JP2003318329A - パッケージ基板の製造方法及びそれにより製造されたパッケージ基板並びにそれを用いた半導体パッケージ - Google Patents
パッケージ基板の製造方法及びそれにより製造されたパッケージ基板並びにそれを用いた半導体パッケージInfo
- Publication number
- JP2003318329A JP2003318329A JP2002117117A JP2002117117A JP2003318329A JP 2003318329 A JP2003318329 A JP 2003318329A JP 2002117117 A JP2002117117 A JP 2002117117A JP 2002117117 A JP2002117117 A JP 2002117117A JP 2003318329 A JP2003318329 A JP 2003318329A
- Authority
- JP
- Japan
- Prior art keywords
- dry film
- plating
- film resist
- package substrate
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 安価でかつ多列化多ピン化の図れるＱＦＮ構
造のパッケージ基板の製造方法を提供すること。 【解決手段】 金属基材１のエッチング工程で、エッチ
ングマスクとして、片面に永久ドライフィルムレジスト
を用い、もう一方の面に剥離型ドライフィルムレジスト
又はボンディング用の貴金属めっきを用いる。これによ
り、エッチング加工後は永久ドライフィルムレジスト５
により金属基材１が支持されることになるので、金属基
材１の変形等の心配がなくなる。また、エッチング及び
ボンディング用めっきを施すのみで半導体素子搭載面と
基板実装面との導通が取れるため、多列化多ピン化を図
ったＱＦＮ構造のパッケージ基板を安価に製造すること
が可能となる。
造のパッケージ基板の製造方法を提供すること。 【解決手段】 金属基材１のエッチング工程で、エッチ
ングマスクとして、片面に永久ドライフィルムレジスト
を用い、もう一方の面に剥離型ドライフィルムレジスト
又はボンディング用の貴金属めっきを用いる。これによ
り、エッチング加工後は永久ドライフィルムレジスト５
により金属基材１が支持されることになるので、金属基
材１の変形等の心配がなくなる。また、エッチング及び
ボンディング用めっきを施すのみで半導体素子搭載面と
基板実装面との導通が取れるため、多列化多ピン化を図
ったＱＦＮ構造のパッケージ基板を安価に製造すること
が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を搭載
するためのパッケージ基板の技術分野に属するものであ
る。
するためのパッケージ基板の技術分野に属するものであ
る。
【０００２】
【従来の技術】近年、半導体の分野では、携帯情報機器
の普及によりＣＳＰ（Chip Size Package 又は Chip Sc
ale Package)と呼ばれる超小型パッケージの開発が進め
られており、例えば、ＱＦＮ（Quad Flatpack Non-lead
ed package) 、ＢＧＡ（Ball Grid Array package)、Ｌ
ＧＡ（Land Grid Array package)のように外部端子がパ
ッケージ内部に内蔵された表面実装型パッケージが急速
に採用されている。
の普及によりＣＳＰ（Chip Size Package 又は Chip Sc
ale Package)と呼ばれる超小型パッケージの開発が進め
られており、例えば、ＱＦＮ（Quad Flatpack Non-lead
ed package) 、ＢＧＡ（Ball Grid Array package)、Ｌ
ＧＡ（Land Grid Array package)のように外部端子がパ
ッケージ内部に内蔵された表面実装型パッケージが急速
に採用されている。
【０００３】このＣＳＰと呼ばれる半導体パッケージ
は、材料構成及び構造上から様々なタイプがあり、パッ
ケージ基板（またはインターポーザとも言う）としてポ
リイミドのテープ材、ガラスエポキシ基材、セラミック
基材３タイプと従来のモールド成形タイプの４種類に分
類され、さらに半導体素子実装基板に対する向きにより
フエースアップ又はフェースダウンに分類される。
は、材料構成及び構造上から様々なタイプがあり、パッ
ケージ基板（またはインターポーザとも言う）としてポ
リイミドのテープ材、ガラスエポキシ基材、セラミック
基材３タイプと従来のモールド成形タイプの４種類に分
類され、さらに半導体素子実装基板に対する向きにより
フエースアップ又はフェースダウンに分類される。
【０００４】
【発明が解決しようとする課題】上記のように種々のタ
イプのＣＳＰの開発が行われているが、有機基板又はセ
ラミック基板を用いたＢＧＡやＬＧＡなどのグリッドア
レイ型の半導体パッケージは、多ピン化の要求に対し
て、２列以上の配列は容易に加工ができるものの、半導
体素子搭載面と外部接続用端子面との導通をとるために
ビアホール加工を施したり、電気的に接合せしめるため
のめっき加工を施したりする必要があることから高価な
部材となる。このため、リードフレームのようなメタル
単体での外部端子の多列化多ピン化の要求が出てきてい
る。
イプのＣＳＰの開発が行われているが、有機基板又はセ
ラミック基板を用いたＢＧＡやＬＧＡなどのグリッドア
レイ型の半導体パッケージは、多ピン化の要求に対し
て、２列以上の配列は容易に加工ができるものの、半導
体素子搭載面と外部接続用端子面との導通をとるために
ビアホール加工を施したり、電気的に接合せしめるため
のめっき加工を施したりする必要があることから高価な
部材となる。このため、リードフレームのようなメタル
単体での外部端子の多列化多ピン化の要求が出てきてい
る。
【０００５】この要求はいわゆるＱＦＮ構造における外
部端子の多列化多ピン化である。ＱＦＮは安価であるも
のの、メタル単体での加工のため、外部端子はパッケー
ジの外周に１列又は２列までの加工が限界とされてお
り、リードフレームはその構造からして変形に充分留意
しながら使用されなければならない。このように、安価
でかつ多列化多ピン化の図れるＱＦＮが求められてはい
るが、変形の問題からＱＦＮ構造では多列化多ピン化の
製造が困難であるという問題点がある。
部端子の多列化多ピン化である。ＱＦＮは安価であるも
のの、メタル単体での加工のため、外部端子はパッケー
ジの外周に１列又は２列までの加工が限界とされてお
り、リードフレームはその構造からして変形に充分留意
しながら使用されなければならない。このように、安価
でかつ多列化多ピン化の図れるＱＦＮが求められてはい
るが、変形の問題からＱＦＮ構造では多列化多ピン化の
製造が困難であるという問題点がある。
【０００６】本発明は、上記のような事情に鑑みてなさ
れたものであり、その目的とするところは、安価でかつ
多列化多ピン化の図れるＱＦＮ構造のパッケージ基板の
製造方法を提供することにある。
れたものであり、その目的とするところは、安価でかつ
多列化多ピン化の図れるＱＦＮ構造のパッケージ基板の
製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係るパッケージ基板の製造方法の第１の
タイプは、グリッドアレイ型の半導体パッケージに用い
られるパッケージ基板の製造方法であって、金属基材の
片面にエッチングマスク兼ソルダーレジスト用の永久ド
ライフィルムレジストを、もう一方の面にエッチングマ
スク用の剥離型ドライフィルムレジストをそれぞれ積層
した後、永久ドライフィルムレジストを外部接続用端子
部のみがパターニングされるようなフォトマスクにより
露光するとともに、剥離型ドライフィルムレジストを配
線引回し用のネガパターンがパターニングされるような
フォトマスクにより露光し、次いで、それぞれを現像し
てから、永久ドライフィルムレジストに保護フィルムで
マスキングをして金属基材にエッチング加工を施した
後、その保護フィルムを剥離するとともに剥離型ドライ
フィルムを剥離し、次いで、金属基材面のボンディング
部にボンディング用の貴金属めっきを施すことを特徴と
する。
めに、本発明に係るパッケージ基板の製造方法の第１の
タイプは、グリッドアレイ型の半導体パッケージに用い
られるパッケージ基板の製造方法であって、金属基材の
片面にエッチングマスク兼ソルダーレジスト用の永久ド
ライフィルムレジストを、もう一方の面にエッチングマ
スク用の剥離型ドライフィルムレジストをそれぞれ積層
した後、永久ドライフィルムレジストを外部接続用端子
部のみがパターニングされるようなフォトマスクにより
露光するとともに、剥離型ドライフィルムレジストを配
線引回し用のネガパターンがパターニングされるような
フォトマスクにより露光し、次いで、それぞれを現像し
てから、永久ドライフィルムレジストに保護フィルムで
マスキングをして金属基材にエッチング加工を施した
後、その保護フィルムを剥離するとともに剥離型ドライ
フィルムを剥離し、次いで、金属基材面のボンディング
部にボンディング用の貴金属めっきを施すことを特徴と
する。
【０００８】また、同様の目的を達成するため、本発明
に係るパッケージ基板の製造方法の第２のタイプは、グ
リッドアレイ型の半導体パッケージに用いられるパッケ
ージ基板の製造方法であって、金属基材の片面にエッチ
ングマスク兼ソルダーレジスト用の永久ドライフィルム
レジストを、もう一方の面にめっきマスク用の剥離型ド
ライフィルムレジストをそれぞれ積層した後、永久ドラ
イフィルムレジストを外部接続用端子部のみがパターニ
ングされるようなフォトマスクにより露光するととも
に、剥離型ドライフィルムレジストを配線引回し用のポ
ジパターンがパターニングされるようなフォトマスクに
より露光し、次いで、それぞれを現像してから、永久ド
ライフィルムレジストに保護フィルムでマスキングをし
て金属基材面のボンディング部にボンディング用の貴金
属めっきを施した後、剥離型ドライフィルムレジストを
剥離し、貴金属めっきをマスクとして金属基材にエッチ
ング加工を施すことを特徴とする。
に係るパッケージ基板の製造方法の第２のタイプは、グ
リッドアレイ型の半導体パッケージに用いられるパッケ
ージ基板の製造方法であって、金属基材の片面にエッチ
ングマスク兼ソルダーレジスト用の永久ドライフィルム
レジストを、もう一方の面にめっきマスク用の剥離型ド
ライフィルムレジストをそれぞれ積層した後、永久ドラ
イフィルムレジストを外部接続用端子部のみがパターニ
ングされるようなフォトマスクにより露光するととも
に、剥離型ドライフィルムレジストを配線引回し用のポ
ジパターンがパターニングされるようなフォトマスクに
より露光し、次いで、それぞれを現像してから、永久ド
ライフィルムレジストに保護フィルムでマスキングをし
て金属基材面のボンディング部にボンディング用の貴金
属めっきを施した後、剥離型ドライフィルムレジストを
剥離し、貴金属めっきをマスクとして金属基材にエッチ
ング加工を施すことを特徴とする。
【０００９】
【発明の実施の形態】図１及び図２は本発明に係る第１
のタイプのパッケージ基板の製造方法を説明するための
工程図である。
のタイプのパッケージ基板の製造方法を説明するための
工程図である。
【００１０】まず、図１（ａ）に示すように、板厚が
０．００５〜０．１２５ｍｍの金属基材１０を準備し、
その片面にエッチングマスク兼ソルダーレジスト用の永
久ドライフィルムレジスト１１を、もう一方の片面にエ
ッチングマスク用の剥離型ドライフィルムレジスト１２
をそれぞれラミネートすることで積層する。金属基材１
０としては通常のリードフレームと同様な銅合金が使用
される。
０．００５〜０．１２５ｍｍの金属基材１０を準備し、
その片面にエッチングマスク兼ソルダーレジスト用の永
久ドライフィルムレジスト１１を、もう一方の片面にエ
ッチングマスク用の剥離型ドライフィルムレジスト１２
をそれぞれラミネートすることで積層する。金属基材１
０としては通常のリードフレームと同様な銅合金が使用
される。
【００１１】次に、図１（ｂ）に示すように、永久ドラ
イフィルムレジスト１１を外部接続用端子部のみがパタ
ーニングされるようなフォトマスク２１により露光する
とともに、図１（ｃ）に示すように、剥離型ドライフィ
ルムレジスト１２を配線引回し用のネガパターンがパタ
ーニングされるようなフォトマスク２２により露光す
る。そして、図１（ｄ）に示すように、永久ドライフィ
ルムレジスト１１を現像するとともに、図１（ｅ）に示
すように、剥離型ドライフィルムレジスト１２を現像す
る。
イフィルムレジスト１１を外部接続用端子部のみがパタ
ーニングされるようなフォトマスク２１により露光する
とともに、図１（ｃ）に示すように、剥離型ドライフィ
ルムレジスト１２を配線引回し用のネガパターンがパタ
ーニングされるようなフォトマスク２２により露光す
る。そして、図１（ｄ）に示すように、永久ドライフィ
ルムレジスト１１を現像するとともに、図１（ｅ）に示
すように、剥離型ドライフィルムレジスト１２を現像す
る。
【００１２】次いで、図２（ａ）に示すように、永久ド
ライフィルムレジスト１１に保護フィルム１３をラミネ
ートすることでマスキングをしてから、図２（ｂ）に示
すように金属基材１０にエッチング加工を施す。
ライフィルムレジスト１１に保護フィルム１３をラミネ
ートすることでマスキングをしてから、図２（ｂ）に示
すように金属基材１０にエッチング加工を施す。
【００１３】続いて、図２（ｃ）に示すように保護フィ
ルム１３を剥離するとともに、図２（ｄ）に示すように
剥離型ドライフィルムレジスト１２を剥離し、図２
（ｅ）に示すように、金属基材１０にボンディング可能
な貴金属めっき１４を施す。このボンディング用の貴金
属めっき１４は、Ｐｄめっき、Ａｕめっき、Ａｇめっき
のうちのいずれかを用いる。
ルム１３を剥離するとともに、図２（ｄ）に示すように
剥離型ドライフィルムレジスト１２を剥離し、図２
（ｅ）に示すように、金属基材１０にボンディング可能
な貴金属めっき１４を施す。このボンディング用の貴金
属めっき１４は、Ｐｄめっき、Ａｕめっき、Ａｇめっき
のうちのいずれかを用いる。
【００１４】図３及び図４は本発明に係る第２のタイプ
のパッケージ基板の製造方法を説明するための工程図で
ある。
のパッケージ基板の製造方法を説明するための工程図で
ある。
【００１５】まず、図３（ａ）に示すように、板厚が
０．００５〜０．１２５ｍｍの金属基材１０を準備し、
その片面にエッチングマスク兼ソルダーレジスト用の永
久ドライフィルムレジスト１１を、もう一方の片面にめ
っきマスク用の剥離型ドライフィルムレジスト１２をそ
れぞれラミネートすることで積層する。金属基材１０と
しては通常のリードフレームと同様な銅合金が使用され
る。
０．００５〜０．１２５ｍｍの金属基材１０を準備し、
その片面にエッチングマスク兼ソルダーレジスト用の永
久ドライフィルムレジスト１１を、もう一方の片面にめ
っきマスク用の剥離型ドライフィルムレジスト１２をそ
れぞれラミネートすることで積層する。金属基材１０と
しては通常のリードフレームと同様な銅合金が使用され
る。
【００１６】次に、図３（ｂ）に示すように、永久ドラ
イフィルムレジスト１１を外部接続用端子部のみがパタ
ーニングされるようなフォトマスク２３により露光する
とともに、図３（ｃ）に示すように、剥離型ドライフィ
ルムレジスト１２を配線引回し用のポジパターンがパタ
ーニングされるようなフォトマスク２４により露光す
る。そして、図１（ｄ）に示すように、永久ドライフィ
ルムレジスト１１を現像するとともに、図１（ｅ）に示
すように、剥離型ドライフィルムレジスト１２を現像す
る。
イフィルムレジスト１１を外部接続用端子部のみがパタ
ーニングされるようなフォトマスク２３により露光する
とともに、図３（ｃ）に示すように、剥離型ドライフィ
ルムレジスト１２を配線引回し用のポジパターンがパタ
ーニングされるようなフォトマスク２４により露光す
る。そして、図１（ｄ）に示すように、永久ドライフィ
ルムレジスト１１を現像するとともに、図１（ｅ）に示
すように、剥離型ドライフィルムレジスト１２を現像す
る。
【００１７】次いで、図４（ａ）に示すように、永久ド
ライフィルムレジスト１１に保護フィルム１３をラミネ
ートすることでマスキングをしてから、図４（ｂ）に示
すように金属基材１０にボンディング可能な貴金属めっ
き１４を施す。このボンディング用の貴金属めっき１４
は、Ｐｄめっき、Ａｕめっき、Ａｇめっきのうちのいず
れかを用いる。
ライフィルムレジスト１１に保護フィルム１３をラミネ
ートすることでマスキングをしてから、図４（ｂ）に示
すように金属基材１０にボンディング可能な貴金属めっ
き１４を施す。このボンディング用の貴金属めっき１４
は、Ｐｄめっき、Ａｕめっき、Ａｇめっきのうちのいず
れかを用いる。
【００１８】続いて、図４（ｃ）に示すように剥離型ド
ライフィルムレジスト１２を剥離した後、図４（ｄ）に
示すように、貴金属めっき１４をマスクとして金属基材
１０にエッチング加工を施す。そして、図４（ｅ）に示
すように、保護フィルム１３を剥離する。
ライフィルムレジスト１２を剥離した後、図４（ｄ）に
示すように、貴金属めっき１４をマスクとして金属基材
１０にエッチング加工を施す。そして、図４（ｅ）に示
すように、保護フィルム１３を剥離する。
【００１９】上記したように製造されるパッケージ基板
は、第１と第２のいずれのタイプの製造方法によって
も、半導体素子搭載面と基板実装面との導通が取れたも
のとなる。そして、端子がパッケージから突出せずチッ
プ表面内に格子配列ができ、かつ一括リフローはんだ付
けができる。
は、第１と第２のいずれのタイプの製造方法によって
も、半導体素子搭載面と基板実装面との導通が取れたも
のとなる。そして、端子がパッケージから突出せずチッ
プ表面内に格子配列ができ、かつ一括リフローはんだ付
けができる。
【００２０】そして、上記の方法で製造されるパッケー
ジ基板は、基板実装面側の永久ドライフィルムレジスト
が、外部接続用端子部の他にダイパッド部も開口されて
いる形態を採ることが好ましい。このような形態にする
ことで、半導体素子の放熱作用が促進されることにな
る。
ジ基板は、基板実装面側の永久ドライフィルムレジスト
が、外部接続用端子部の他にダイパッド部も開口されて
いる形態を採ることが好ましい。このような形態にする
ことで、半導体素子の放熱作用が促進されることにな
る。
【００２１】上記のようにして得られたパッケージ基板
用いた半導体パッケージの一例を図５に示す。
用いた半導体パッケージの一例を図５に示す。
【００２２】図５において、１はパッケージ基板を構成
する金属基材、２はパッケージ基板のダイパッドに搭載
した半導体素子、３は半導体素子の電極とパッケージ基
板の端子部を接続するボンディングワイヤー、４は封止
樹脂である。そして、５は金属基材１を裏側から支持す
る永久ドライフィルムレジスト、６はその永久ドライフ
ィルム５に開けられた外部接続用の端子部、７は金属基
材面のボンディング部に施されたボンディング用のめっ
きである。
する金属基材、２はパッケージ基板のダイパッドに搭載
した半導体素子、３は半導体素子の電極とパッケージ基
板の端子部を接続するボンディングワイヤー、４は封止
樹脂である。そして、５は金属基材１を裏側から支持す
る永久ドライフィルムレジスト、６はその永久ドライフ
ィルム５に開けられた外部接続用の端子部、７は金属基
材面のボンディング部に施されたボンディング用のめっ
きである。
【００２３】この半導体パッケージＰは、パッケージ基
板のダイパッド上に半導体素子２を搭載した後、半導体
素子２の電極と金属基材面のボンディング部に形成した
めっき７との間にワイヤーボンディングを行ってから、
封止樹脂４によりモールドを行い、次いで外装用の半田
部分を形成した後、ダイシングにより個片化することで
製造する。
板のダイパッド上に半導体素子２を搭載した後、半導体
素子２の電極と金属基材面のボンディング部に形成した
めっき７との間にワイヤーボンディングを行ってから、
封止樹脂４によりモールドを行い、次いで外装用の半田
部分を形成した後、ダイシングにより個片化することで
製造する。
【００２４】
【実施例】（実施例１）この実施例では第１のタイプの
パッケージ基板を製造し、それを用いて半導体パッケー
ジを作製した。
パッケージ基板を製造し、それを用いて半導体パッケー
ジを作製した。
【００２５】まず、金属基材として板厚が０．０５ｍｍ
の銅合金（ヤマハオーリンメタニクス製「ＯＬＩＮ７０
２５材」）を準備し、その片面に厚さ０．０５ｍｍのエ
ッチングマスク兼ソルダーレジスト用の永久ドライフィ
ルムレジスト（太陽インキ製造製「ＰＦＲ−８００ Ａ
ＵＳ４０２」）を、もう一方の片面に厚さ０．０１５ｍ
ｍのエッチングマスク用の剥離型ドライフィルムレジス
ト（旭化成製「ＳＵＮＦＯＲＴＡＱ１５５８」）をそれ
ぞれラミネートすることで積層した。
の銅合金（ヤマハオーリンメタニクス製「ＯＬＩＮ７０
２５材」）を準備し、その片面に厚さ０．０５ｍｍのエ
ッチングマスク兼ソルダーレジスト用の永久ドライフィ
ルムレジスト（太陽インキ製造製「ＰＦＲ−８００ Ａ
ＵＳ４０２」）を、もう一方の片面に厚さ０．０１５ｍ
ｍのエッチングマスク用の剥離型ドライフィルムレジス
ト（旭化成製「ＳＵＮＦＯＲＴＡＱ１５５８」）をそれ
ぞれラミネートすることで積層した。
【００２６】次に、永久ドライフィルムレジストを外部
接続用端子部のみがパターニングされるようなフォトマ
スクにより露光し、対向面側は、剥離型ドライフィルム
レジストを配線引回し用のネガパターンがパターニング
されるようなフォトマスクにより露光した。そして、１
％の炭酸ナトリウム水溶液で永久ドライフィルムレジス
トを現像するとともに、剥離型ドライフィルムレジスト
も現像した。
接続用端子部のみがパターニングされるようなフォトマ
スクにより露光し、対向面側は、剥離型ドライフィルム
レジストを配線引回し用のネガパターンがパターニング
されるようなフォトマスクにより露光した。そして、１
％の炭酸ナトリウム水溶液で永久ドライフィルムレジス
トを現像するとともに、剥離型ドライフィルムレジスト
も現像した。
【００２７】次いで、永久ドライフィルムレジストに保
護フィルム（日立化成製「ヒタレックス１３」）をラミ
ネートすることでマスキングをしてから、金属基材に対
して塩化第二鉄液によりエッチング加工を施した。
護フィルム（日立化成製「ヒタレックス１３」）をラミ
ネートすることでマスキングをしてから、金属基材に対
して塩化第二鉄液によりエッチング加工を施した。
【００２８】続いて、保護フィルムを物理的に剥離する
とともに、剥離型ドライフィルムレジストを５％水酸化
ナトリウム水溶液にて剥離し、金属基材にＮｉ／Ｐｄ／
Ａｕをそれぞれ１．５μｍ、０．１μｍ、１００Åとな
るようにボンディング用のめっきを施した。
とともに、剥離型ドライフィルムレジストを５％水酸化
ナトリウム水溶液にて剥離し、金属基材にＮｉ／Ｐｄ／
Ａｕをそれぞれ１．５μｍ、０．１μｍ、１００Åとな
るようにボンディング用のめっきを施した。
【００２９】上記のようにして得られたパッケージ基板
におけるダイパッド上に銀ペーストをディスペンスし、
半導体素子の搭載を行った。そして、１５０℃で３０分
間キュアーした後、金属表面のクリーニング及びソルダ
ーレジストと樹脂の密着性向上のためプラズマ処理を施
した後、金属細線を用いてワイヤーボンディングを行っ
た。次いで、トランスファーモールドにより樹脂封止を
行い、外装用半田めっきを電気的に行い、最後にダイシ
ングにより個片化して半導体パッケージを作製した。
におけるダイパッド上に銀ペーストをディスペンスし、
半導体素子の搭載を行った。そして、１５０℃で３０分
間キュアーした後、金属表面のクリーニング及びソルダ
ーレジストと樹脂の密着性向上のためプラズマ処理を施
した後、金属細線を用いてワイヤーボンディングを行っ
た。次いで、トランスファーモールドにより樹脂封止を
行い、外装用半田めっきを電気的に行い、最後にダイシ
ングにより個片化して半導体パッケージを作製した。
【００３０】（実施例２）この実施例では第２のタイプ
のパッケージ基板を製造し、それを用いて半導体パッケ
ージを作製した。
のパッケージ基板を製造し、それを用いて半導体パッケ
ージを作製した。
【００３１】まず、金属基材として板厚が０．０７ｍｍ
の銅合金（ヤマハオーリンメタニクス製「ＯＬＩＮ７０
２５材」）を準備し、その片面に厚さ０．０７ｍｍのエ
ッチングマスク兼ソルダーレジスト用の永久ドライフィ
ルムレジスト（太陽インキ製造製「ＰＦＲ−８００ Ａ
ＵＳ４０２」）を、もう一方の片面に厚さ０．０４ｍｍ
のめっきマスク用の剥離型ドライフィルムレジスト（東
京応化製「アルファー３４０」）をそれぞれラミネート
することで積層した。
の銅合金（ヤマハオーリンメタニクス製「ＯＬＩＮ７０
２５材」）を準備し、その片面に厚さ０．０７ｍｍのエ
ッチングマスク兼ソルダーレジスト用の永久ドライフィ
ルムレジスト（太陽インキ製造製「ＰＦＲ−８００ Ａ
ＵＳ４０２」）を、もう一方の片面に厚さ０．０４ｍｍ
のめっきマスク用の剥離型ドライフィルムレジスト（東
京応化製「アルファー３４０」）をそれぞれラミネート
することで積層した。
【００３２】次に、永久ドライフィルムレジストを外部
接続用端子部のみがパターニングされるようなフォトマ
スクにより露光し、対向面側は、剥離型ドライフィルム
レジストを配線引回し用のポジパターンがパターニング
されるようなフォトマスクにより露光した。この際、前
のフォトマスクとはネガポジの関係にした。そして、１
％の炭酸ナトリウム水溶液で永久ドライフィルムレジス
トを現像するとともに、剥離型ドライフィルムレジスト
も現像する。
接続用端子部のみがパターニングされるようなフォトマ
スクにより露光し、対向面側は、剥離型ドライフィルム
レジストを配線引回し用のポジパターンがパターニング
されるようなフォトマスクにより露光した。この際、前
のフォトマスクとはネガポジの関係にした。そして、１
％の炭酸ナトリウム水溶液で永久ドライフィルムレジス
トを現像するとともに、剥離型ドライフィルムレジスト
も現像する。
【００３３】次いで、永久ドライフィルムレジストに保
護フィルム１３をラミネートすることでマスキングをし
てから、金属基材にＮｉ／Ｐｄ／Ａｕをそれぞれ１．５
μｍ、０．１μｍ、１００Åとなるようにボンディング
用のめっきを施した。
護フィルム１３をラミネートすることでマスキングをし
てから、金属基材にＮｉ／Ｐｄ／Ａｕをそれぞれ１．５
μｍ、０．１μｍ、１００Åとなるようにボンディング
用のめっきを施した。
【００３４】続いて、剥離型ドライフィルムレジストを
５％水酸化ナトリウム水溶液にて剥離した後、前記Ｎｉ
／Ｐｄ／Ａｕめっきをマスクとして金属基材に対して塩
化第二鉄液でエッチング加工を施した。そして、保護フ
ィルムを剥離した後、塩酸処理により洗浄を行い、所望
のパッケージ基板を得た。
５％水酸化ナトリウム水溶液にて剥離した後、前記Ｎｉ
／Ｐｄ／Ａｕめっきをマスクとして金属基材に対して塩
化第二鉄液でエッチング加工を施した。そして、保護フ
ィルムを剥離した後、塩酸処理により洗浄を行い、所望
のパッケージ基板を得た。
【００３５】上記のようにして得られたパッケージ基板
におけるダイパッド上に銀ペーストをディスペンスし、
半導体素子の搭載を行った。そして、１５０℃で３０分
間キュアーした後、金属表面のクリーニング及びソルダ
ーレジストと樹脂の密着性向上のためプラズマ処理を施
した後、金属細線を用いてワイヤーボンディングを行っ
た。次いで、トランスファーモールドにより樹脂封止を
行い、外装用半田ペーストを印刷法により塗工し、最後
にダイシングにより個片化して半導体パッケージを作製
した。
におけるダイパッド上に銀ペーストをディスペンスし、
半導体素子の搭載を行った。そして、１５０℃で３０分
間キュアーした後、金属表面のクリーニング及びソルダ
ーレジストと樹脂の密着性向上のためプラズマ処理を施
した後、金属細線を用いてワイヤーボンディングを行っ
た。次いで、トランスファーモールドにより樹脂封止を
行い、外装用半田ペーストを印刷法により塗工し、最後
にダイシングにより個片化して半導体パッケージを作製
した。
【００３６】この実施例２では、電気的に各端子が独立
しているため、実施例１のように電気的な手法を用いる
ことができなかった。また、実施例１で製造したパッケ
ージ基板と異なり、ダイシング上には金属が残存しない
ため、効率よくダイシングを行えるようにパターンを構
成することができる。すなわち、めっき後にエッチング
を行うため、リードフレームの形状を完全に分離するよ
うにデザインすることが可能である。
しているため、実施例１のように電気的な手法を用いる
ことができなかった。また、実施例１で製造したパッケ
ージ基板と異なり、ダイシング上には金属が残存しない
ため、効率よくダイシングを行えるようにパターンを構
成することができる。すなわち、めっき後にエッチング
を行うため、リードフレームの形状を完全に分離するよ
うにデザインすることが可能である。
【００３７】
【発明の効果】以上説明したように、本発明のパッケー
ジ基板の製造方法によれば、金属基材のエッチング工程
で、エッチングマスクとして、片面に永久ドライフィル
ムレジストを用い、もう一方の面に剥離型ドライフィル
ムレジスト又はボンディング用の貴金属めっきを用いる
ことにより、エッチング加工後は永久ドライフィルムレ
ジストにより金属基材が支持されることになるので、金
属基材の変形等の心配がなくなる。また、エッチング及
びボンディング用めっきを施すのみで半導体素子搭載面
と基板実装面との導通が取れるため、多列化多ピン化を
図ったＱＦＮ構造のパッケージ基板を安価に製造するこ
とが可能となる。
ジ基板の製造方法によれば、金属基材のエッチング工程
で、エッチングマスクとして、片面に永久ドライフィル
ムレジストを用い、もう一方の面に剥離型ドライフィル
ムレジスト又はボンディング用の貴金属めっきを用いる
ことにより、エッチング加工後は永久ドライフィルムレ
ジストにより金属基材が支持されることになるので、金
属基材の変形等の心配がなくなる。また、エッチング及
びボンディング用めっきを施すのみで半導体素子搭載面
と基板実装面との導通が取れるため、多列化多ピン化を
図ったＱＦＮ構造のパッケージ基板を安価に製造するこ
とが可能となる。
【図１】本発明に係る第１のタイプのパッケージ基板の
製造方法を説明するための前半の工程図である。
製造方法を説明するための前半の工程図である。
【図２】図１に続く後半の工程図である。
【図３】本発明に係る第２のタイプのパッケージ基板の
製造方法を説明するための前半の工程図である。
製造方法を説明するための前半の工程図である。
【図４】図３に続く後半の工程図である。
【図５】本発明に係るパッケージ基板を用いた半導体パ
ッケージの一例を示す断面図である。
ッケージの一例を示す断面図である。
１ 金属基材
２ 半導体素子
３ ボンディングワイヤー
４ 封止樹脂
５ 永久ドライフィルムレジスト
６ 端子部
７ めっき
１０ 金属基材
１１ 永久ドライフィルムレジスト
１２ 剥離型ドライフィルムレジスト
１３ 保護フィルム
１４ 貴金属めっき
２１〜２４ フォトマスク
Claims (12)
- 【請求項１】 グリッドアレイ型の半導体パッケージに
用いられるパッケージ基板の製造方法であって、金属基
材の片面にエッチングマスク兼ソルダーレジスト用の永
久ドライフィルムレジストを、もう一方の面にエッチン
グマスク用の剥離型ドライフィルムレジストをそれぞれ
積層した後、永久ドライフィルムレジストを外部接続用
端子部のみがパターニングされるようなフォトマスクに
より露光するとともに、剥離型ドライフィルムレジスト
を配線引回し用のネガパターンがパターニングされるよ
うなフォトマスクにより露光し、次いで、それぞれを現
像してから、永久ドライフィルムレジストに保護フィル
ムでマスキングをして金属基材にエッチング加工を施し
た後、その保護フィルムを剥離するとともに剥離型ドラ
イフィルムを剥離し、次いで、金属基材面のボンディン
グ部にボンディング用の貴金属めっきを施すことを特徴
とするパッケージ基板の製造方法。 - 【請求項２】 金属基材が銅合金であることを特徴とす
る請求項１に記載のパッケージ基板の製造方法。 - 【請求項３】 ボンディング用の貴金属めっきが、Ｐｄ
めっき、Ａｕめっき、Ａｇめっきのいずれかであること
を特徴とする請求項１又は２に記載のパッケージ基板の
製造方法。 - 【請求項４】 請求項１〜３のいずれかに記載の製造方
法により製造されたことを特徴とするパッケージ基板。 - 【請求項５】 基板実装面側の永久ドライフィルムレジ
ストが、外部接続用端子部の他にダイパッド部も開口さ
れていることを特徴とする請求項４に記載のパッケージ
基板。 - 【請求項６】 請求項４又は５に記載のパッケージ基板
に半導体素子を搭載したことを特徴とする半導体パッケ
ージ。 - 【請求項７】 グリッドアレイ型の半導体パッケージに
用いられるパッケージ基板の製造方法であって、金属基
材の片面にエッチングマスク兼ソルダーレジスト用の永
久ドライフィルムレジストを、もう一方の面にめっきマ
スク用の剥離型ドライフィルムレジストをそれぞれ積層
した後、永久ドライフィルムレジストを外部接続用端子
部のみがパターニングされるようなフォトマスクにより
露光するとともに、剥離型ドライフィルムレジストを配
線引回し用のポジパターンがパターニングされるような
フォトマスクにより露光し、次いで、それぞれを現像し
てから、永久ドライフィルムレジストに保護フィルムで
マスキングをして金属基材面のボンディング部にボンデ
ィング用の貴金属めっきを施した後、剥離型ドライフィ
ルムレジストを剥離し、貴金属めっきをマスクとして金
属基材にエッチング加工を施すことを特徴とするパッケ
ージ基板の製造方法。 - 【請求項８】 金属基材が銅合金であることを特徴とす
る請求項７に記載のパッケージ基板の製造方法。 - 【請求項９】 ボンディング用の貴金属めっきが、Ｐｄ
めっき、Ａｕめっき、Ａｇめっきのいずれかであること
を特徴とする請求項７又は８に記載のパッケージ基板の
製造方法。 - 【請求項１０】 請求項７〜９のいずれかに記載の製造
方法により製造されたことを特徴とするパッケージ基
板。 - 【請求項１１】 基板実装面側の永久ドライフィルムレ
ジストが、外部接続用端子部の他にダイパッド部も開口
されていることを特徴とする請求項１０に記載のパッケ
ージ基板。 - 【請求項１２】 請求項１０又は１１に記載のパッケー
ジ基板に半導体素子を搭載したことを特徴とする半導体
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117117A JP4027147B2 (ja) | 2002-04-19 | 2002-04-19 | パッケージ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117117A JP4027147B2 (ja) | 2002-04-19 | 2002-04-19 | パッケージ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318329A true JP2003318329A (ja) | 2003-11-07 |
| JP4027147B2 JP4027147B2 (ja) | 2007-12-26 |
Family
ID=29534419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117117A Expired - Lifetime JP4027147B2 (ja) | 2002-04-19 | 2002-04-19 | パッケージ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4027147B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141274A (ja) * | 2007-12-10 | 2009-06-25 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP2009158581A (ja) * | 2007-12-25 | 2009-07-16 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| CN102324414A (zh) * | 2011-09-13 | 2012-01-18 | 江苏长电科技股份有限公司 | 有基岛预填塑封料先镀后刻引线框结构及其生产方法 |
| CN102324415A (zh) * | 2011-09-13 | 2012-01-18 | 江苏长电科技股份有限公司 | 无基岛预填塑封料先刻后镀引线框结构及其生产方法 |
| CN102324413A (zh) * | 2011-09-13 | 2012-01-18 | 江苏长电科技股份有限公司 | 有基岛预填塑封料先刻后镀引线框结构及其生产方法 |
| CN102324412A (zh) * | 2011-09-13 | 2012-01-18 | 江苏长电科技股份有限公司 | 无基岛预填塑封料先镀后刻引线框结构及其生产方法 |
| WO2013037188A1 (en) * | 2011-09-13 | 2013-03-21 | Jiangsu Changjiang Electronics Technology Co. Ltd | Pre-encapsulated islandless lead frame structures and manufacturing method |
-
2002
- 2002-04-19 JP JP2002117117A patent/JP4027147B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141274A (ja) * | 2007-12-10 | 2009-06-25 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP2009158581A (ja) * | 2007-12-25 | 2009-07-16 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| CN102324414A (zh) * | 2011-09-13 | 2012-01-18 | 江苏长电科技股份有限公司 | 有基岛预填塑封料先镀后刻引线框结构及其生产方法 |
| CN102324415A (zh) * | 2011-09-13 | 2012-01-18 | 江苏长电科技股份有限公司 | 无基岛预填塑封料先刻后镀引线框结构及其生产方法 |
| CN102324413A (zh) * | 2011-09-13 | 2012-01-18 | 江苏长电科技股份有限公司 | 有基岛预填塑封料先刻后镀引线框结构及其生产方法 |
| CN102324412A (zh) * | 2011-09-13 | 2012-01-18 | 江苏长电科技股份有限公司 | 无基岛预填塑封料先镀后刻引线框结构及其生产方法 |
| WO2013037186A1 (en) * | 2011-09-13 | 2013-03-21 | Jiangsu Changjiang Electronics Technology Co. Ltd | Islandless pre-encapsulated plating-then-etching lead frame structures and manufacturing method |
| WO2013037188A1 (en) * | 2011-09-13 | 2013-03-21 | Jiangsu Changjiang Electronics Technology Co. Ltd | Pre-encapsulated islandless lead frame structures and manufacturing method |
| WO2013037184A1 (en) * | 2011-09-13 | 2013-03-21 | Jiangsu Changjiang Electronics Technology Co. Ltd | Islandless pre-encapsulated etching-then-plating lead frame structures and manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4027147B2 (ja) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| US6828688B2 (en) | Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
| KR20120085761A (ko) | Ｉｃ 패키지 및 이의 제조방법 | |
| WO2010116622A1 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| JP2009141274A (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| JP4027147B2 (ja) | パッケージ基板の製造方法 | |
| KR101648602B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| TW459321B (en) | A semiconductor apparatus and a manufacturing method thereof | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| JP2002231871A (ja) | リードフレームの製造方法及びリードフレーム | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3678883B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR20040098170A (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP2011205153A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JP5807815B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060922 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4027147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |