KR20120085761A - Ｉｃ 패키지 및 이의 제조방법 - Google Patents

Ｉｃ 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR20120085761A
KR20120085761A KR1020127008136A KR20127008136A KR20120085761A KR 20120085761 A KR20120085761 A KR 20120085761A KR 1020127008136 A KR1020127008136 A KR 1020127008136A KR 20127008136 A KR20127008136 A KR 20127008136A KR 20120085761 A KR20120085761 A KR 20120085761A
Authority
KR
South Korea
Prior art keywords
leadframe
metal
metal leadframe
contact pads
package
Prior art date
Application number
KR1020127008136A
Other languages
English (en)
Other versions
KR101668141B1 (ko
Inventor
퉁록 리
Original Assignee
카이씬, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카이씬, 인코포레이티드 filed Critical 카이씬, 인코포레이티드
Publication of KR20120085761A publication Critical patent/KR20120085761A/ko
Application granted granted Critical
Publication of KR101668141B1 publication Critical patent/KR101668141B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

제1 면에 부분적으로 에칭된 금속 스트립을 포함하는 집적회로(IC) 패키지에 사용하기 위한 리드프레임. 이 리드프레임은 상부에 올려지는 IC 칩 및, 리드프레임 및 IC 칩에 전기적으로 커플링되는 다수의 전기적 접촉부를 위해 rn성될 수 있다. IC 칩을 포함하는 IC 패키지는 리드프레임 위에 장착된 IC 칩 및 IC 칩에 전기적으로 커플링된 다수의 전기 접촉부를 포함한다. IC 칩, 전기적 접촉부, 및 금속 리드프레임의 부분은 캡슐화 화합물로 덮여지며, 캡슐화 화합물의 하부 표면으로부터 돌출되는 전기적 접촉부의 부분들을 갖는다. 각종 양태에서, 리드프레임의 하부 표면은 제조 공정 동안에 1회 이상 에칭되어 상부에 배치된 언터컷팅 및/또는 패턴 접촉 패드를 감소시킬 수 있다.

Description

ＩＣ 패키지 및 이의 제조방법{IC PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
관련 출원의 교차-참조
본원은 2009년 9월 2일자로 출원된 미국 가 특허원 제61/239,421호의 우선권을 청구하며, 이 문헌은 본원에서 참조로 포함된다.
배경
기술 분야
본 출원은 일반적으로 집적 회로(IC) 패키징 기술 및, 특히 이에 제한되지는 않지만 IC 패키징 리드프레임(IC packaging leadframe)을 패턴화하는 방법에 관한 것이다.
배경
IC 패키징은 IC 장치의 제작에 포함된 최종 단계들 중의 하나이다. IC 패키징 동안에, 하나 이상의 IC 칩을 패키지 기판 위에 올려놓고, 전기적 접촉에 연결한 후, 에폭시 또는 실리콜 성형 화합물과 같은 전기적 절연체를 포함하는 캡슐화 물질(encapsulationg material)로 피복한다. 수득되는 IC 패키지는 이후에 인쇄 회로판(PCB) 위에 올려놓고/놓거나 기타 전기적 성분에 연결시킬 수 있다.
종종, 리드리스(leadless) IC 패키지는 외부 리드보다는 전기적 접촉부를 포함할 수 있으며, 여기서 전기적 접촉부는 캡슐화 물질에 의해 상부에 덮여지고 IC 패키지의 하부에 노출되어 이들이 IC 패키지의 하부에 위치한 전기적 성분들에 연결될 수 있도록 한다. 종종, IC 패키지의 일부를 형성하기 위한 금속 리드프레임을 사용하는 것은 적층된 보드 또는 테이프 물질을 사용하는 것 보다 더 비용 면에서 효과적인데, 그 이유는, 예를 들면, 보다 비용 효과적인 물질, 예를 들면, 구리, 니켈 또는 기타 금속 또는 금속 합금을 사용할 수 있고, 이러한 물질을 사용하는 경우, 다단계 적층 공정보다 스탬핑(stamping) 또는 에칭(etching)과 같은 더 비용효과적인 제조공정이 사용될 수 있도록 할 수 있기 때문이다.
과거에, 리드리스 IC 패키지는 전기적 신호를 IC 칩의 I/O 포트(port)로 통과시키고 이로부터 통과시키는 데 이용될 수 있는 터미널(terminal)의 최대 수가 Die-Attach Pad (DAP)의 주위 둘레에 위치할 수 있는 터미널의 수로 한정된다는 점에서 제한해 왔다. DAP의 주위 둘레에 터미널을 더 많이 맞추도록 하기 위해 터미널들 사이의 거리를 증가시키고 DAP의 주변 둘레에 배치된 터미널들의 열(row)들의 수를 증가시키는 것을 포함하여, IC 칩의 I/O 포트와 전기적 연결시키는 데 이용할 수 있는 터미널의 수를 증가시키기 위한 시도들이 있어왔다. 그러나, 터미널의 열의 수를 증가시키는 것은 IC 칩의 크기를 증가시키거나 IC 패키지의 크기를 증가시키는 것을 필요로 한다. 추가로, 터미널들 사이의 거리의 양이 감소될 수 있고 비교적 큰, PCB 위의 연결 점들 사의의 최소 거리로 한정된다.
요약
본 출원에 기재된 각종 양태들을 고려한다.
본 발명의 상기 요약은 본 발명의 각각의 양태 또는 모든 국면을 나타내려는 의도는 아니다.
본 발명의 각종 양태들에 대한 더 완전한 이해는 첨부한 도면들과 함께 고려하는 경우 하기 상세한 설명을 참조로 하여 수득할 수 있다.
설명적인 양태들의 상세한 설명
본 발명의 각종 양태들은 이제 첨부한 도면들을 참조로 하여 보다 더 완전하게 기술할 것이다. 그러나, 본 발명은 많은 상이한 형태로 구현될 수 있으며, 본원에 나타낸 양태들로 한정하는 것으로 해석하여서는 안되며, 이보다는 이러한 양태들은 이러한 기재내용이 철저하고 완전하게 되도록 제공될 것이며, 본 발명의 영역을 당업자에게 완전히 전달할 것이다.
이제, 도 1을 참조하면, 예를 들면, IC 패키지 제조공정에서 사용할 수 있는 유형의 금속 스트립(metal strip; 100)이 나타난다. 금속 스트립(100)은 상부에 부착된 다수의 장치 영역(101)을 포함한다. 일부 양태에서, 금속 스트립(100)은 구리 또는 다른 금속 또는 금속 합금일 수 있으며 두께는 5 mil, 5 mil 이상 또는 5 mil 미만일 수 있다. 각종 양태에서, 장치 영역(101)은 크기가 변할 수 있으며 금속 스트립(100) 위의 장치 영역(101)의 수도 또한 변할 수 있다. 예를 들면, 일부 양태에서, 금속 스트립(100) 위의 장치 영역(101)의 수는 100 미만 내지 1000 초과의 임의의 수일 수 있다. IC 제조공정 동안에, 하나 이상의 IC 칩을 각각의 장치 영역(101)에 부착시키고 캡슐화 화합물 내에 캡슐화할 수 있다. 각종 양태에서, IC 칩은 플립-칩 형태(flip-chip configuration)로 이에 직접 또는 와이어 본드(wire bond)를 통해 장치 영역(101)에 전기적으로 커플링될 수 있다. IC 제조 공정은 또한 장치 영역(101)을 서로 싱귤레이팅(singulating)하여, PCB와 같은 외부 장치에 장착되도록 구성할 수 있는 다수의 IC 패키지를 형성할 수 있다. IC 패키지가 PCB에 장착되는 경우, IC 칩은 IC 패키지의 하부 표면에 부착된 접촉 영역을 통해 PCB에 전기적으로 커플링될 수 있다.
이제, 도 2a 내지 도 2e를 언급하면, IC 패키지의 하나의 양태의 국면들은 제조 공정의 각종 단계에서 나타낸다. 설명할 목적으로, 제조 공정은 단일 IC 패키지에 대하여 기술되지만, 각종 양태에서, 제조 공정의 단계들은, 도 1에 나타낸 금속 스트립(100)과 같은 리드프레임 스트립의 다수의 장치 영역들 중의 일부 또는 전부에 적용할 수 있다. 이제 도 2a를 언급하면, 공정은, 금속 스트립의 장치 영역과 같은 에칭되지 않은 리드프레임(200)으로 시작한다. 도 2b에서, 리드 프레임(200)은 부분적으로 에칭되어 이의 상부 표면에 금속 트레이스(trace; 222)를 한정하는 리세스(recess; 226)의 패턴을 형성해 왔다. 나타낸 양태에서, 금속 도금은 금속 트레이스(222)의 상부 표면에 배치된 접합 영역(218)에 적용해 왔다. 접합 영역(218)의 금속 도금은 금속 트레이스(222), 예를 들면, 도금된 또는 클래딩(cladding)된 금속, 예를 들면, 은(Ag), 금(Au), 주석(Sn), 구리(Cu), 또는 기타 물질에 접합성 또는 납땜성 물질(solderable material)을 적용함으로써 형성시킬 수 있다. 일부 양태에서, 금속 트레이스(222)의 하부 표면의 부분은, 예를 들면, 금속 도금을 위한 납땜성 물질로 피복할 수 있다. 하기에 보다 상세히 기술하는 바와 같이, 이후에 접촉 패드(206)가 될 하부 표면의 영역이 이 양태에서 도금되어 왔다. 도 2c에서, IC 칩(204)은, 접착성 물질, 예를 들면, 와이어 본드(214)를 통해, 접합 영역(218)에 전기적으로 커플링된 접착성 물질, 예를 들면, 에폭시를 사용하여 리드프레임(200)의 상부 표면에 고정시켜 왔으며, 캡슐화 화합물(208)(음영처리된 영역으로 나타냄)을 IC 칩(204) 및 와이어 본드(214)를 캡슐화하도록 적용시켜 왔다. 또한, 캡슐화 화합물(208)은 또한, IC 칩(204)하부에 배치된 리쎄스(226)를 포함하는 리쎄스(226)에 충전시켜왔다.
도 2d에서, 리드프레임(200)의 하부 표면은 에칭 제거(etched away)하였다. 나타낸 양태에서, 리드프레임(200)은 이의 전체 하부 표면을 가로질러 에칭시켜서 이의 부분(200a)을 제거하였다. 각종 양태에서, 전체 하부 표면의 소세트는 에칭 제거할 수 있다. 도 2c와 비교하여 도 2d에서 알 수 있는 바와 같이, 리드프레임의 두께를 감소시켜왔다. 하기에 보다 상세히 기술되는 바와 같이, 이로부터의 전체 하부 표면을 가로질러 리드프레임(200)의 두께를 감소시킴으로써, 더 적은 물질이, 존재하는 경우, 이후의 부분적 또는 패턴화된 에칭 동안에 에칭 제거할 필요가 있으며, 이는 언더컷팅(undercutting)을 감소시키고 이에 따라 전기 전도성을 증진시킬 수 있으며, 일부 양태에서, 더 얇은 접촉 패드가 형성되도록 할 수 있다. 예를 들면, 일부 양태에서, 리드프레임(200)은 4 mil 정도의 두께를 가질 수 있으며, 이 두께는 1 mil 이상의 정도로 감소될 수 있다.
이제, 도 2e를 참조하면, 리드프레임(200)의 하부 표면은 부분적으로 에칭되어 그 안에 패턴을 형성해 왔다. 각종 양태에서, 리드 프레임(200)의 하부 표면에 부착된 접촉 패드(206)는 금속 도금으로 도금될 수 있다. 각종 양태에서, 하부 표면의 에칭은 영역들에서 리드프레임(200)을 통해 완전히 에칭하기 위한 리드프레임(200)의 상부 표면에 형성되었고, 일부 위치에서, 캡슐화 화합물(208)의 하부 표면에 노출되는 리쎄스(226)에 상응하는 리드프레임(200)의 에칭 부분(226a)을 포함할 수 있다. 각종 양태에서, 에칭은 리쎄스(226) 하부의 금속 트레이스(222)들 사이의 리드프레임(200)의 부분(226a)인 영역 외에도 금속 트레이스(222)들 중의 일부의 영역(222a)을 제거할 수 있다. 일부 양태에서, 보호 코팅(229)은 금속 트레이스(222)의 하부 표면의 부분에 가할 수 있다.
이제, 도 3a를 참조하면, 리드프레임(300)의 평면도는, IC 칩이 상부에 올려지기 전에 나타낸다. 나타낸 양태에서, 리드프레임(300)은 이의 상부 표면 내로 에칭된 다수의 리쎄스(326)(음영이 없는 부분으로 나타냄)를 가지며, 여기서 리쎄스(326)는 리드프레임(300)의 상부 표면에 다수의 금속 트레이스(322)(음영 부분으로 나타냄)를 형성한다. 금속 트레이스(322)는 임의의 크기의 임의의 너비를 갖도록 형성될 수 있으며, 예를 들면, 일부 양태에서, 금속 트레이스(322)의 너비는 1.5 mil의 정도일 수 있으며 이들 트레이스는 서로 4 mil의 정도로 이격될 수 있다. 특별한 패턴을 갖는 하나의 양태가 나타나 있지만, 패턴들 중의 임의의 수는 리드프레임(300) 내로 에칭될 수 있다. IC 칩에 대한 와이어(wire) 접합을 위한 접합 영역(318)은 리드프레임(300) 둘레 주변의 금속 트레이스(322)의 부분을 포함할 수 있으며, 상부에 금속 도금(나타내지 않음)을 포함할 수 있다. 설명 목적으로, IC 칩을 PCB 위의 상응하는 접촉 점에 전기적으로 커플링하기 위한 리드프레임(300)의 하부 표면에 배치된 접촉 패드(306)의 위치는 접합 영역(318)으로부터의 금속 트레이스(322)의 반대편 말단에 배치된 음영이 없는 사각형으로 나타낸다. 리쎄스(326)들 사이의 리드프레임(300)의 에칭되지 않은 부분들 중의 일부를 사용하여, 리드프레임(300)의 하부 표면의 접촉 패드(306) 및 리드프레임(300)의 상부 표면의 접합 영역(318)들 사이의 경로 신호에 대한 전기적 경로를 제공하고/하거나 상부에 장착될 수 있는 IC 칩에 대한 지지체를 제공할 수 있다. 접촉 패드(306)의 모두는 접합 영역(318)에 대하여 내부적으로 배치되지만, 접촉 패드(306)의 일부 또는 전부는 접합 영역(318)의 하부에 직접 배치될 수 있거나 접합 영역(318)으로부터 리드프레임(300)의 주변을 향해 바깥방향으로 배치될 수 있다.
도 3b는 도 3a의 상세한 사항으로부터의 리드프레임(300)의 부분의 확대된 단면의 측면도이다. 이러한 도면으로부터, 리드프레임(300)의 상부 표면으로 형성된 리쎄스(326)는 이들 사이에 배치된 금속 트레이스(322)와 접합 영역(318)과 함께 나타낼 수 있다. 리쎄스(326)는 특정한 깊이와 너비를 갖는 것으로 나타났지만, 각종 양태에서, 리쎄스(326)는 디자인 기준에 좌우되어 임의의 깊이 및 임의의 너비 중의 것일 수 있다. 각종 양태에서, 접합 영역(318) 및 금속 트레이스(322)가 리드프레임(300)의 상부 표면에서 패턴을 부분적으로 에칭함으로써 형성되며, 언터컷팅(undercutting)은, 금속 트레이스(322)의 측면들의 부분(322a)이 제거됨으로서 하부 표면 밑의 금속 트레이스(322)의 부분이 하부 표면보다 더 협소해지도록 하는 경우 발생할 수 있다.
이제, 도 4a를 참조하면, 당해 도면에는 이의 상부 표면 내로 에칭된 패턴을 갖는 리드프레임(400)의 양태의 평면도가 도시되어 있다. 설명적 목적으로, 상부에 장착된 IC 칩(404)의 개요가 도시되어 있다. 당해 양태에서, 리쎄스(426)는 리드프레임(400)의 상부 표면의 부분들을 에칭으로 제거하여 접합 영역(416) 및 금속 트레이스(422)를 한정함으로써 형성시켜 왔다. 나타낸 양태에서, 다이-부착 영역(DA 영역; die-attach area)은, IC 칩(404)이 장착될 영역 하부의 리드프레임의 부분이며 다이-부착 패드 및 금속 트레이스(422)의 부분 둘 다를 포함할 수 있다.
계속해서 도 4a를 참조하면, 설명적 목적으로, 접촉 영역이 에칭 단계 동안 리드프레임(400)의 하부 표면에 배치될 수 있는 영역의 개요는 빗금을 갖는 원으로 나타낸다. 알 수 있는 바와 같이, 리드프레임(400)의 상부 표면은 부분적으로 에칭되어 접합 영역(416) 및 (418)의 2개의 열이 형성되도록 해왔다. 나타낸 양태에서, 접합 영역(418)의 내부 열의 크기 및 형태는 접합 영역(416)의 외부 열의 크기및 형태와 상이하다. 나타낸 양태에서, 어떠한 금속 트레이스도 접합 영역(416)의 외부 열에 커플링되지 않는 데, 그 이유는, 알 수 있는 바와 같이, 접합 영역(416)이 접촉 패드 위에 직접 배치되기 때문이다. 이러한 배향에서, 접합 영역(416)의 중앙선은 접촉 패드의 중앙선들 사이의 거리와 동일한 거리로 이격되어야만 한다. 그러나, 내부 열에서, 접합 영역(418)은 함께 더 근접하게 이격되었는 데, 그 이유는 접촉 패드들 중의 일부가 상응하는 접합 영역(418) 하부에 직접 배치되지 않기 때문이다.
이제, 도 4b를 참조하면, 도 4a의 리드프레임(400)의 대안적인 양태가 도시되어 있다. 이 양태에서, 접합 영역(416)의 외부 열은 하부에 직접 배치되는 것으로 나타낸 접촉 패드(406)보다 실질적으로 더 작게 형성되었다.
이제, 도 5를 참조하면, 도 4a의 상세한 사항 A 및 상세한 사항 B에 상응하는 측단면도가 제조공정의 각종 단계에서 나타내어져 있다. 단계 s501에서, 내부식성 물질(etch-resist material)이 금속 리드프레임(500)의 상부 표면에 선택적으로 적용되고 리쎄스(526)가 리드프레임(500)의 상부 표면 내로 부분적으로 에칭되어 여기에 패턴을 형성시켰다. 일부 양태에서, 내부식성 코팅은 접합 영역(516)에 대해 나타낸 바와 같이, 리드프레임(500)의 상부 및 하부 표면 둘 다에 선택적으로 가해질 수 있다. 일부 양태에서, 내부식성 코팅은 금속 도금일 수 있거나 금속 도금은 리쎄스(526)가 형성된 후에 적용될 수 있다. 단계 s503에서, 리드프레임(500)의 상부 표면은 캡슐화 화합물(508)로 덮었다. 각종 양태에서, 와이어 접합부(나타내지 않음)는, 캡슐화 화합물(508)이 적용된 후에 접합 영역(516) 및 (518)에 접합시킬 수 있다. 단계 s505에서, 리드프레임(500)의 하부 표면을 부분적으로 에칭시켜 이의 특정 부분을 제거함으로써 내부에 측벽(506a)을 갖는 접촉 패드(506)를 한정할 수 있다. 알 수 있는 바와 같이, 접촉 영역(506)을 한정하기 위해 리드프레임(500)의 하부 표면을 에칭시키면 에칭에 의해 제거되거나 언더컷(undercut)되는 이의 측벽(506a)의 부분들을 생성시킨다.
계속해서 도 5를 참조하면, 상세한 사항 A에 해당되는 측면도는, 둘 다 실질적으로 동일한 직경을 갖는, 접합 영역(516) 바로 밑에 부착되는 접촉 패드(506)를 나타낸다. 종종, PCB 장착 요건은 접촉 영역(506)의 최소 직경과, 이들이 이격되어야 하는 거리(피치)를 나타낸다. 따라서, 상응하는 접합 영역(516) 바로 밑에 접촉 영역(506)을 부착시키는 것은 접합 영역(516)이 이러한 동일한 PCB 제한을 충족하는 것을 필요로 한다. 대조적으로, 상세한 사항 B에 상응하는 측면도는 접합 영역(518a) 하부에 배치되는 2개의 외부 접촉 패드(506)를 나타내는 반면 접합 영역(518b)에 상응하는 접촉 패드(나타내지 않음)는 이로부터 멀리 배치되며 금속 트레이스(522)를 통해 이에 커플링된다. 접합 영역(518b)에 상응하는 접촉 패드를 멀리 배치시킴으로써, 접합 영역(518a) 및 (518b)는 더 작은 너비를 가질 수 있으며 상세한 사항 A에 나타낸 접합 영역보다 함께 더 근접하게 이격될 수 있으면서 상응하는 접촉 패드(506)에 대한 PCB 이격 요건을 여전히 충족한다. 예를 들면, 일부 양태에서, 접합 영역(518a) 및 (518b)는 2.5 mil의 정도의 너비를 가질 수 있으며 4 mil의 정도로 이격될 수 있는 반면 접촉 패드(506)는 6 mil의 정도의 직경을 가질 수 있으며 4 mil의 이상 정도로 이격될 수 있다.
이제, 도 6a 및 6b를 참조하면, 2개의 상이한 IC 패키지 제조공정의 각종 단계에서의 IC 패키지의 측면도가 도시되어 있다. 이제, 도 6a를 참조하면, 단계 s601에서, 상부에 다수의 접합 영역을 한정하고 이에 가해진 캡슐화 층을 갖는 이의 상부 표면에 다수의 리쎄스를 갖는 리드프레임(600)의 측면도가 도시된다. 단계 s603에서, 코팅(660)은 리드프레임(600)의 하부 표면, 예를 들면, 금속 도금, 내부식성 코팅, 또는 기타 물질에 선택적으로 가해졌다. 단계 s605에서, 리드프레임(600)의 하부 표면은 부분적으로 에칭되어 상부에 선택적 코팅(660)을 갖지 않는 부분에 상응하는 내부에 리쎄스를 형성하였다. 나타낸 양태에서, 리쎄스는 측벽(606a)을 갖는 다수의 접촉 패드를 한정하며, 여기서 부분 에칭은 에칭된 언더컷을 측벽(606a) 내로 유발되도록 한다. 각종 양태에서, 리드프레임(600)이 두꺼워질수록, 언더컷이 더 깊어져서 접촉 패드의 측벽(606a) 내로 연장될 것이다.
이제, 도 6b를 참조하면, 단계 s601'에서, 상부에 다수의 접합 영역을 한정하는 이의 상부 표면에 다수의 리쎄스를 갖고 이에 가해진 캡슐화 층을 갖는 리드프레임(600)의 측면도가 도시되어 있다. 나타낸 양태에서, 리드프레임(600)의 하부 부분(600a)이 제거되며, 이에 따라 리드프레임(600)의 두께가 제1 양으로부터 제2 양으로 감소한다. 각종 양태에서, 하부 부분(600a)은 기계적 또는 화학적 에칭 또는 밀링 공정을 통해 제거될 수 있다. 단계 s603'에서, 코팅(660)은 리드프레임(600)의 하부 표면, 예를 들면, 금속 도금, 내에칭성 코팅 또는 다른 물질에 선택적으로 적용되었다. 단계 s605'에서, 리드프레임(600)의 하부 표면은 부분적으로 에칭되어 선택적 코팅(660)에 의해 덮여지지 않은 리드프레임(600)의 부분을 제거하여 리쎄스를 리드프레임(600) 내로 형성시킨다. 나타낸 양태에서, 리쎄스는 측벽(606a')을 갖는 다수의 접촉 패드를 한정하며, 여기서 부분 에칭이, 에칭된 언더컷이 측벽(606a') 내로 형성되도록 한다. 알 수 있는 바와 같이, 부분(606a)이 리드프레임(600)의 하부 표면으로부터 제거되기 때문에, 측벽(606a')의 언터컷팅의 양은 도 6a에 나타낸 언더컷팅에 비해 감소되었다.
이제, 도 7a를 참조하면, 제조공정의 각종 단계에서 금속 리드프레임(700)의 측단면도가 도시되어 있다. 단계 s703에서, 금속 코팅(760)은 금속 리드프레임(700)의 하부 표면에 선택적으로 적용되었다. 단계 s705에서, 금속 리드프레임(700)의 하부 표면을 부분적으로 에칭하여 이의 하부 표면에 형성된 패턴을 각각 갖는 접촉 패드(706)을 한정하였다. 나타낸 양태에서, 접촉 패드(706)는 각각 내부에 형성된 만입부(763)를 갖는데, 이 만입부(763)는 일반적으로 포물선 모양의 오목한 형태이다.
이제, 도 7b를 참조하면, 도 7a의 접촉 패드(706)들 중의 하나가 보다 상세히 기술되어 있다. 단계 707s에서, 이에 상대적으로 배치된 땜납제(soldering agent; 765)(설명적 목적으로 땜납 볼(solder ball)로서 나타냄)를 갖는 접촉 영역(706)의 사시도 및 측면도가 도시되어 있다. 각종 양태에서, 땜남제(765)는 땜납 실크-스크린 프린팅 방법(solder silk-screen printing method), 땜납 딥(solder dip), 땜납 페이스트, 땜납 볼, 또는 다른 땜납 가공 공정을 사용하여 적용할 수 있다. 알 수 있는 바와 같이, 접촉 패드(706)의 하부 표면의 만입부(763)를 알맞게 조절하여 땜납제(765)를 사용한 접합을 위한 증가된 표면적을 제공할 수 있다. 각종 양태에서, 땜납제(765)는 땜납 볼, 땜납 와이어, 땜납 페이스트, 또는 다른 부착 물질일 수 있다. 단계 s709에서, 땜납제(765)는 접촉 패드(706)의 만입부(763)의 표면에 접합시켰다. 일부 양태에서, 땜납제(765)를, PCB로 장착하기 전에 또는 장착 공정 동안에 접촉 패드(706)에 적용할 수 있다.
이제, 도 8a를 참조하면, 제조공정의 각종 단계에서 금속 리드프레임(800)의 측단면도가 도시된다. 단계 s803에서, 금속 코팅(860)을 금속 리드프레임(800)의 하부 표면에 선택적으로 적용하였다. 단계 s805에서, 금속 리드프레임(800)의 하부 표면을 선택적으로 에칭하여 이의 하부 표면에 형성된 패턴을 각각 갖는 접촉 패드(806)를 한정한다. 나타낸 양태에서, 접촉 패드(806)는 각각 내부에 형성된 다수의 만입부(863)을 갖는다.
이제, 도 8b를 참조하면, 도 8a의 접촉 패드(806)들 중의 하나는 보다 상세히 기술한다. 단계 s807에서, 이에 상대적으로 배치된 땜납제(865)를 갖는 접촉 패드(806)의 사시도가 도시된다. 당해 양태에서 알 수 있는 바와 같이, 접촉 패드(806)의 하부는 오목한 형태의 만입부(863a)를 둘러싸는 환형 채널 만입부(863b)를 포함한다. 단계 s809에서, 땜남제(865)는 접촉 패드(806)의 만입부(863)에 일치하도록 용융시켰다. 각종 양태에서, 다수의 만입부(863)를 갖는 것은 접촉 패드(806)와 땜납제(865) 사이의 접촉부의 증가된 표면적을 제공한다.
이제, 도 9를 참조하면, IC 패키지 제조공정(900)의 하나의 양태의 플로우 차트가 도시된다. 이 공정은 에칭되지 않은 리드프레임, 예를 들면, 구리의 금속 스트립으로 단계 902에서 시작한다. 단계 904에서, 리드프레임은 상부 표면에서 부분적으로 에칭되어 상부에 금속 트레이스를 한정하는 내부의 리쎄스를 생성한다. 부분 에칭은 임의의 수의 에칭 공정, 예를 들면, 리드프레임의 상부 표면을 광-영상화가능한 에폭시와 같은 광-영상화가능한 에칭 레지스트의 층으로 코팅 또는 라미네이팅함으로써 수행할 수 있다. 예를 들면, 포토레지스트(photoresist)는 리드프레임 위로 스핀-코팅(spin-coating)한 다음, 포토-툴(photo-tool)을 사용하여 자외선에 노출시킬 수 있으며, 여기서 노출된 부분은 이후에 현상 공정에서 제거한. 에칭 레지스트는 이에 의해 패턴화되어 리드프레임의 상부 표면에 리쎄스를 제공한다. 리드프레임은 이후에, 예를 들면, 침지 또는 가압 스프레이로 에칭하여 금속 트레이스를 부분적으로 패턴화한다. 일부 양태에서, 에칭은 하프-에칭(half-etch)되어, 리드프레임 속에 형성된 리쎄스가 이를 통해 중간으로 연장되도록 할 수 있다. 예를 들면, 4 mil 리드프레임에서, 하프-에칭은 2 mil 에칭일 수 있다. 각종 양태에서, 리드프레임은 이를 통해 중간 초과 또는 미만으로 에칭할 수 있다. 예를 들면, 일부 양태에서, 부분 에칭은 3 mil +/- 0.5 mil의 정도의 깊이일 수 있다. 에칭시킨 후에, 에칭 레지스트는 스트링핑하여 제거할 수 있다.
단계 906에서, 부분 에칭된 리드프레임을, 예를 들면, 이의 상부 표면의 접합 영역을 도금함으로써 선택적으로 도금할 수 있다. 접합 영역의 금속 도금은 접합가능한 물질을 금속 트레이스에 적용함으로써 형성시킬 수 있다. 각종 양태에서, 표면 접착 증진 처리("AE 처리"), 예를 들면, 접착성을 증가시키기 위한 표면의 조악화(roughening) 및/또는 세정은 금속 도금을 따를 수 있다.
단계 908에서, IC 칩은 접착성 물질, 예를 들면, 에폭시를 사용하여 리드프레임에 장착한다. IC 칩이 리드프레임에 장착된 후에, IC 칩은, 예를 들면, 와이어 접합을 통해, 다이-부착 영역의 외부에 배치된 접합 영역에 전기적으로 커플링시킬 수 있다. 각종 양태에서, 플립-칩 형태(flip-chip configuration)를 이용할 수 있으며 와이어 접합은 필요하지 않을 수 있다. 이후에, 성형 화합물을 적용하여 IC 칩을 캡슐화하고 와이어를 단계 910에서 접합한다. 단계 912에서, 리드프레임의 하부 표면을 에칭한다. 일부 양태에서, 단계 912에서 어떠한 에칭도 수행하지 않는다. 일부 양태에서, 리드프레임은 이의 전체 하부 표면을 가로질러 에칭되어 리드프레임의 두께를 감소시킨다. 이의 전체 하부 표면을 가로지르는 리드프레임의 두께를 감소시킴으로써, 존재하는 경우, 이후에 부분 또는 패턴화된 에칭 동안에 에칭으로 제거될 필요가 있는 물질이 적어져서 언터컷팅을 감소시킨다. 각종 양태에서, 단계 912에서, 전체 하부 표면 보다는 단지 소세트가, 예를 들면, 소정의 패턴에서와 같이 다시 에칭될 수 있다.
각종 양태에서, 공정(900)은 단계 912 후에 종료될 수 있다. 일부 양태에서, 공정(900)은 단계(914)로 진행된다. 일부 양태에서, 전체 금속 도금을, 공정(900)이 단계(914)로 진행되기 전에 리드프레임의 하부 표면에 적용한다. 단계 914에서, 리드프레임의 하부 표면을 물질로 선택적으로 코팅한다. 일부 양태에서, 코팅 물질은 리드프레임의 하부 표면에 프린팅된 땜납 마스크(solder mask)일 수 있다. 땜납 마스크가 노출되고 현상된 후에, 공정(900)을 종료할 수 있다. 일부 양태에서, 코팅 물질은, 예를 들면, 에칭제, 예를 들면, FeCl3로 에칭되는 패턴의 이미지를 이동시키기 위한 청색-잉크 프린팅과 같은 리드프레임의 하부 표면에 적용된 에칭-레지스트일 수 있다. 일부 양태에서, 코팅 물질은 단계 912 후에 리드프레임의 하부 표면에 적용된 금속 도금, 예를 들면, NiPdAu 도금이다. 일부 양태에서, 공정(900)은 금속 도금 후에 종료할 수 있거나, 상기한 땜납 마스크 프린팅 단계로 진행할 수 있거나, 또는 상기한 에칭-레지스트 단계로 진행할 수 있다.
일부 양태에서, 리드프레임의 하부 표면이 물질로 코팅된 후에, 공정(900)은 단계(916)로 진행된다. 단계(916)에서, 리드프레임의 하부 표면은 부분적으로 에칭되어 내부에 패턴을 형성한다. 금속 도금이 리드프레임의 하부 표면에 선택적으로 가해지는 양태에서, 에칭-레지스트는 필요하지 않을 수 있거나, 금속 도금 위에 적용될 필요가 없을 수 있거나, 또는 금속 도금 위에 적용될 수 있다. 부분 에칭 후에, "데 블리드(de bleed)" 단계를 수행하여, 존재하는 경우, 청색-잉크 오버행(blue-ink overhang)을 제거할 수 있다. 일부 양태에서, 청색 잉크는, 가해지는 경우, 금속 도금 위에 잔류할 수 있거나 금속 도금에 가해져서 이후의 가공 단계들로부터 금속 도금을 보호할 수 있다. 각종 양태에서, 하부 표면의 백 에칭(back etching)은 리드프레임의 상부 표면에 형성된 리쎄스에 상응하는 리드프레임의 에칭 부분을 포함하여 이들 영역에서 리드프레임을 통해 완전히 에칭됨으로써 캡슐화 화합물의 하부 표면을 노출시킬 수 있다. 각종 양태에서, 백 에칭은 금속 트레이스들 사이의 리드프레임의 영역들 외에도 금속 트레이스들 중의 일부의 영역들을 제거하는 것을 포함할 수 있다. 각종 양태에서, 백 에칭은, 특정의 디자인 기준에 필요할 수 있는 바와 같이, 다수회로 반복할 수 있다.
일부 양태에서, 보호 피복을 리드프레임의 하부 표면의 부분에 가할 수 있다. 예를 들면, 일부 양태에서, 단계(918)에서, 땜납 마스크는 금속 트레이스의 하부 표면의 부분 위로 프린팅하여 이의 노출된 부분을 덮을 수 있다. 이후에, 공정(900)은 단계(920)에서 화학적 데 플래슁(chemical de flashing)을 포함하여 접촉 영역 위에 임의의 땜납 레지스트를 제거하면서 노출된 금속 트레이스 위에 땜납 레지스트를 남길 수 있다. 이후에, 땜남 레지스트는, 예를 들면, UV 경화를 통해 경화시켜 땜납 레지스트가 땜납과 화학물질을 레지스트하도록 할 수 있다. 단계(922)에서, 나머지 청색 잉크는, 존재하 경우, 이후에 스트리핑하여, 존재하는 경우, 추가의 표면 장착 처리를 위한 접촉 표면의 영역을 노출시킬 수 있다.
이제, 도 10을 참조하면, 도 9의 IC 패키지 제조공정의 대안적인 양태의 플로우차트가 도시된다. 도 9의 공정과 유사하게, 나타낸 양태의 IC 제조 공정(1000)은 에칭되지 않은 리드프레임을 사용하여 단계(1002)에서 시작한 다음 단계(1004)에서 부분 에칭이 따른다. 단계(1006)에서, 부분 에칭된 리드프레임은 이의 상부 및 하부 표면 둘 다에 선택적으로 에칭될 수 있다. 이후에, 단계(1008)에서, IC 칩은 리드프레임에 장착되고 이에 전기적으로 커플링된다. 이후에, 성형 화합물을 적용하여 단계(1010)에서 IC 칩 및 와이어 접합부를 캡슐화한다. 단계(1012)에서, 리드프레임의 하부 표면을 부분 에칭시킨다. 각종 양태에서, 단계(1014)에서, 워터 제트 또는 다른 접착제 공정을 리드프레임의 하부 표면에 적용할 수 있다.
각종 양태에서, 공정(1000)은 단계(1014) 후에 종료할 수 있다. 일부 양태에서, 공정(1000)은 단계(1016)로 진행되고 땜납 마스크가 상부에 프린팅되는 반면, 기타 양태에서 공정(1000)이 단계(1016')로 진행될 수 있고 에칭 레지스트가 적용될 수 있다. 단계(1016)로부터, 공정(1000)의 각종 양태는 도 9에서 상기한 단계들과 유사한 화학적 데 플래쉬(단계 1018), UV 경화(단계 1020) 및/또는 청색 잉크 스트리핑(단계 1022)을 포함할 수 있다. 단계(1016')로부터, 공정(1000)의 각종 양태는 도 9에서 상기한 단계들과 유사한 땜납 마스크 프린팅(단계 1018'), 노출(단계 1020') 및/또는 현상(단계 1022')을 포함할 수 있다.
본 발명의 방법 및 시스템의 각종 양태들을 첨부한 도면들에서 설명하였고 상기한 상세한 설명에서 기술하였지만, 본 발명은 기술된 양태들로 제한되지 않지만, 본원에 나타낸 본 발명의 정신으로부터 벗어나지 않고 수많은 재배열, 변형 및 치환이 가능함을 이해할 것이다.
도 1은 IC 패키지 제조방법에서 사용하기 위한 리드프레임 스트립의 하나의 양태를 설명한다.
도 2a 내지 2e는 제조방법의 각종 단계에서 리드리스 IC 패키지의 하나의 양태들의 국면을 설명한다.
도 3a 및 3b는 이의 상부 표면에 형성된 다수의 금속 트레이스를 갖는 금속 리드프레임의 한 가지 양태의 2개의 도면이다.
도 4a 및 4b는 이의 주위 둘레에 접합 영역의 2개의 열들을 갖는 2개의 리드프레임의 양태들의 평면도이다.
도 5는 제조공정의 각종 단계에서 도 4a의 리드프레임의 양태의 세부사항 A 및 B를 설명한다.
도 6a 및 6b는 2개의 제조공정의 각종 단계에서 IC 패키지의 하나의 양태의 각종 국면들의 측면도를 설명한다.
도 7a 및 7b는 접촉 패드를 패턴화하는 제조공정의 각종 단계에서 IC 패키지의 하나의 양태의 각종 국면들의 측면도를 설명한다.
도 8a 및 8b는 접촉 패드를 패턴화하는 제조공정의 각종 단계에서 IC 패키지의 하나의 양태의 각종 국면의 측면도를 설명한다.
도 9는 IC 패키지를 제조하는 공정의 하나의 양태의 플로우차트이다.
도 10은 IC 패키지를 제조하는 공정의 각종 양태의 플로우차트이다.

Claims (21)

  1. 제1 밸브의 두께를 갖는 금속 리드프레임(metal leadframe)을 제공하고;
    금속 리드프레임의 상부 표면을 패턴화하여 내부에 리쎄스(recess)를 형성시키며, 여기서 상부 표면 리쎄스가 다수의 접합 영역을 한정하고;
    상부 표면을 선택적으로 도금하고;
    IC 칩을 상부 표면 위로 장착시키고;
    IC 칩을 다수의 접합 영역에 전기적으로 커플링시키고;
    IC 칩을 캡슐화 화합물 속에 캡슐화시키고;
    금속 리드프레임의 하부 표면으로부터 금속 층을 제거함으로써 제2 밸브에 대한 금속 리드프레임의 두께를 감소시키고;
    금속 리드프레임의 하부 표면을 선택적으로 도금하여 상부에 패턴을 형성시키며, 여기서 패턴은 에칭되는 금속 리드프레임의 부분들을 한정하고;
    금속 리드프레임의 부분들을 선택적으로 에칭하여 이의 하부 표면 내에 리쎄스를 형성시키며, 여기서 하부 표면 리쎄스는 내부에 에칭된 언더컷(etched undercut)을 갖는 리드프레임의 하부 표면에 대한 측벽을 갖는 다수의 접촉 패드를 한정하는 것을 포함하여, IC 패키지를 형성시키는 방법으로서, 여기서 금속 리드프레임의 두께를 제2의 양으로 감소시킴으로써 언더컷팅(undercutting)의 깊이가 감소되는, IC 패키지를 형성시키는 방법.
  2. 제1항에 있어서, 선택적인 에칭이 다수의 접촉 패드의 하부 표면으로의 다수의 만입부(indentation)를 형성하는 방법.
  3. 제2항에 있어서, 선택적인 에칭이 다수의 만입부의 하나 이상을 둘러싸는 하나 이상의 환형 채널을 형성하는 방법.
  4. 제2항에 있어서, 전기 전도성 땜납가능한 물질을 다수의 다수의 만입부에 적용시키는 것을 추가로 포함하는 방법.
  5. 제1항에 있어서, 금속 리드프레임의 두께의 제1 밸브가 5 mil의 정도 미만인 방법.
  6. 제1항에 있어서, 제1 밸브와 제2 밸브 사이의 두께가 1 mil의 정도 초과인 방법.
  7. 금속 리드프레임의 실질적으로 전체 하부 표면으로부터 금속의 층을 제거하여 이의 표면을 노출시키고;
    에칭-레지스트 물질(etch-resist material)을 금속 리드프레임의 노출된 표면에 적용시켜, 에칭되는 금속 리드프레임의 부분들을 한정하는 상부에 패턴을 형성시키고;
    패턴에 의해 한정된 금속 리드프레임의 부분들을 선택적으로 에칭하여 다수의 접촉 패드를 전기적으로 분리시키고 다수의 접촉 패드의 하부 표면에 만입부를 형성시킴[여기서, 다수의 접촉 패드는 내부에 에칭된 언터컷을 갖는 측벽을 갖는다]을 포함하는 방법으로서,
    여기서 금속 리드프레임의 실질적으로 전체 하부 표면으로부터 금속의 층을 제거시킴으로써, 측벽내의 에칭된 언터컷의 깊이가 감소되는 것을 포함하여,
    금속 리드프레임에 장착되고 금속 리드프레임의 상부 표면에 배치된 접합 영역에 전기적으로 커플링된 집적회로(IC) 칩[여기서, 당해 IC 칩은 캡슐화 화합물 중에 캡슐화된다]을 갖는 유형의 IC 패키지의 하부 표면을 패턴화하는 방법.
  8. 이의 상부 표면 및 하부 표면에 리쎄스의 패턴을 갖는 금속 리드프레임[여기서, 다수의 접합 영역을 한정하는 상부 표면 위의 리쎄스 및 다수의 접촉 패드를 한정하는 이의 하부 표면 위의 리쎄스는 접합 영역에 전기적으로 커플링되며, 각각의 접촉 패드는 이의 하부 표면내로 에칭된 만입부를 갖는다];
    금속 리드프레임에 장착되고 접합 영역에 전기적으로 커플링된 집적회로(IC) 칩[여기서, IC 칩은 캡슐화 화합물 내에 캡슐화된다]; 및
    각각의 접촉 패드의 만입부를 충전하는 전기 전도성 땜납가능한 물질을 포함하는 집적회로(IC) 패키지.
  9. 제8항에 있어서, 다수의 접촉 패드들 중의 하나 이상의 접촉 패드가 만입부를 둘러싸고 이의 하부 표면 내로 에칭된 환형 채널(ring-shaped channel)을 갖는 IC 패키지.
  10. 제8항에 있어서, 하나 이상의 접촉 영역의 표면 영역이 이에 전기적으로 커플링된 접촉 패드의 표면 영역보다 작은 IC 패키지.
  11. 제8항에 있어서, 하나 이상의 접촉 패드 내로 에칭된 만입부가 일반적으로 포물선 모양의 오목한 형태인 IC 패키지.
  12. 에칭-레지스트 층을 집적회로(IC) 패키지의 금속 리드프레임의 하부 표면에 적용시켜, 에칭되는 금속 리드프레임의 부분들을 한정하는 상부에 패턴을 형성시키고;
    패턴에 의해 한정된 금속 리드프레임의 부분을 선택적으로 에칭하여 다수의 접촉 패드를 전기적으로 분리시키고 다수의 접촉 패드의 하부 표면에 만입부를 형성시키며;
    전기 전도성 땜납가능한 물질을 다수의 접촉 패드의 하부 표면에 적용시키는 것을 포함하여,
    금속 리드프레임에 장착되고 금속 리드프레임의 상부 표면에 배치된 접합 영역에 전기적으로 커플링된 집적회로(IC) 칩[여기서, 당해 IC 칩은 캡슐화 화합물 내에 캡슐화된다]을 갖는 유형의 IC 패키지의 하부 표면을 패턴화하는 방법.
  13. 제12항에 있어서, 에칭-레지스트 층이 이에 적용되기 전에 이의 실질적으로 전체 하부 표면을 가로질러 금속 리드프레임의 층을 제거하는 것을 추가로 포함하는 방법.
  14. 제12항에 있어서, 에칭-레지스트 층이 금속 도금을 적용하는 것을 포함하는 방법.
  15. 제12항에 있어서, 에칭-레지스트를 적용하는 것이 에칭-레지스트 층을 금속 리드프레임의 상부 표면 및 하부 표면 둘 다에 적용하는 것을 포함하는 방법.
  16. 제12항에 있어서, 에칭-레지스트를 적용하는 것이 외부 둘레 및 내부 둘레를 갖는 에칭-레지스트의 하나 이상의 환(ring)을 형성하는 것을 포함하는 방법.
  17. 제16항에 있어서, 선택적 에칭이 환의 외부 둘레에 의해 한정된 다수의 접촉 패드들 중의 하나의 접촉 패드의 외부 가장자리(edge)를 형성하고 환의 내부 둘레에 의해 한정된 만입부를 형성하는 방법.
  18. 제16항에 있어서, 외부 둘레 및 내부 둘레가 원주인 방법.
  19. 제12항에 있어서, 에칭-레지스트를 적용하는 것이 에칭-레지스트의 내부 환 및, 하나 이상의 내부 환과 동심적인 에칭-레지스트의 외부 환을 형성하는 것을 포함하는 방법.
  20. 제19항에 있어서, 선택적 에칭이 외부 환의 외부 둘레에 의해 한정된 다수의 접촉 패드들 중의 하나의 접촉 패드의 외부 가장자리, 내부 환의 외부 둘레의 의해 한정된 만입부, 및 내부 환과 외부 환 사이의 영역에 의해 한정된 환형 채널을 형성하는 방법.
  21. 제12항에 있어서, IC 패키지의 스트립으로부터 IC 패키지를 싱귤레이팅(singulating)하는 방법.
KR1020127008136A 2009-09-02 2009-11-26 Ｉｃ 패키지 및 이의 제조방법 KR101668141B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US23942109P 2009-09-02 2009-09-02
US61/239,421 2009-09-02
PCT/CN2009/001320 WO2011026261A1 (en) 2009-09-02 2009-11-26 Ic package and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120085761A true KR20120085761A (ko) 2012-08-01
KR101668141B1 KR101668141B1 (ko) 2016-10-20

Family

ID=43648828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127008136A KR101668141B1 (ko) 2009-09-02 2009-11-26 Ｉｃ 패키지 및 이의 제조방법

Country Status (5)

Country Link
US (1) US9362138B2 (ko)
KR (1) KR101668141B1 (ko)
CN (1) CN102576701B (ko)
TW (1) TWI431699B (ko)
WO (1) WO2011026261A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
US8557638B2 (en) * 2011-05-05 2013-10-15 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
MY176915A (en) * 2012-02-13 2020-08-26 Semiconductor Components Ind Llc Method of forming an electronic package and structure
US9468108B2 (en) * 2012-09-07 2016-10-11 Abacus Finance Group LLC Method and structure for forming contact pads on a printed circuit board using zero under cut technology
CN102867805A (zh) * 2012-09-24 2013-01-09 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9105620B1 (en) 2012-12-27 2015-08-11 Stats Chippac Ltd. Integrated circuit packaging system with routable traces and method of manufacture thereof
US20140242777A1 (en) * 2013-02-26 2014-08-28 Varughese Mathew Method for Bonding Semiconductor Devices
US9165878B2 (en) 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9087777B2 (en) 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8916422B2 (en) 2013-03-15 2014-12-23 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9190349B1 (en) 2013-06-28 2015-11-17 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
US9620480B1 (en) 2013-06-28 2017-04-11 STATS ChipPAC Pte. Ltd Integrated circuit packaging system with unplated leadframe and method of manufacture thereof
US9177897B1 (en) 2013-06-28 2015-11-03 Stats Chippac Ltd. Integrated circuit packaging system with trace protection layer and method of manufacture thereof
FR3012204B1 (fr) 2013-10-18 2015-10-30 Valeo Vision Systeme de connexion electrique d'au moins une source de lumiere a un systeme d'alimentation electrique
US9934989B1 (en) * 2016-09-30 2018-04-03 Texas Instruments Incorporated Process for forming leadframe having organic, polymerizable photo-imageable adhesion layer
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム
CN107507780B (zh) * 2017-08-09 2020-05-12 杰群电子科技（东莞）有限公司 一种半导体封装方法及半导体结构
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
DE102019127791B4 (de) 2019-10-15 2022-09-01 Infineon Technologies Ag Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
US20080012110A1 (en) * 2006-07-17 2008-01-17 Micron Technology, Inc. Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
JP2008160148A (ja) * 2002-04-29 2008-07-10 Unicef (Mauritius) Holdings Ltd 電子パッケージの形成方法
US20090194854A1 (en) * 2008-02-01 2009-08-06 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468994A (en) 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
JP2735509B2 (ja) 1994-08-29 1998-04-02 アナログ デバイセス インコーポレーテッド 改善された熱放散を備えたｉｃパッケージ
US5661337A (en) 1995-11-07 1997-08-26 Vlsi Technology, Inc. Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
CN1222252A (zh) 1996-04-18 1999-07-07 德塞拉股份有限公司 制造半导体封装的方法
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
SG60102A1 (en) 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
US6670222B1 (en) 1997-06-14 2003-12-30 Jds Uniphase Corporation Texturing of a die pad surface for enhancing bonding strength in the surface attachment
KR100300666B1 (ko) 1997-08-04 2001-10-27 기타지마 요시토시 수지밀봉형반도체장치와거기에사용되는회로부재및회로부재의제조방법
JPH1168006A (ja) 1997-08-19 1999-03-09 Mitsubishi Electric Corp リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US7247526B1 (en) 1998-06-10 2007-07-24 Asat Ltd. Process for fabricating an integrated circuit package
US6498099B1 (en) 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6585905B1 (en) 1998-06-10 2003-07-01 Asat Ltd. Leadless plastic chip carrier with partial etch die attach pad
US6294100B1 (en) 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
US7270867B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US7049177B1 (en) 2004-01-28 2006-05-23 Asat Ltd. Leadless plastic chip carrier with standoff contacts and die attach pad
JP3764587B2 (ja) 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
JP3780122B2 (ja) 1999-07-07 2006-05-31 株式会社三井ハイテック 半導体装置の製造方法
JP2001077287A (ja) 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置用リードフレーム
US20080029888A1 (en) * 1999-11-01 2008-02-07 International Business Machines Corporation Solder Interconnect Joints For A Semiconductor Package
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
EP1122778A3 (en) 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US6238952B1 (en) 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
JP3759572B2 (ja) 2000-03-28 2006-03-29 三洋電機株式会社 半導体装置
JP3883784B2 (ja) 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US6545347B2 (en) 2001-03-06 2003-04-08 Asat, Limited Enhanced leadless chip carrier
JP3470111B2 (ja) 2001-06-28 2003-11-25 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
SG120858A1 (en) 2001-08-06 2006-04-26 Micron Technology Inc Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same
US6664615B1 (en) 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
EP1500136A1 (en) 2002-04-11 2005-01-26 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
SG105544A1 (en) * 2002-04-19 2004-08-27 Micron Technology Inc Ultrathin leadframe bga circuit package
US6777265B2 (en) 2002-04-29 2004-08-17 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7790500B2 (en) 2002-04-29 2010-09-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6940154B2 (en) 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
JP2004071670A (ja) 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
US7309923B2 (en) 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
WO2005059995A2 (en) 2003-12-18 2005-06-30 Rf Module And Optical Design Limited Semiconductor package with integrated heatsink and electromagnetic shield
JP2005303039A (ja) 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
KR101070890B1 (ko) 2004-04-16 2011-10-06 삼성테크윈 주식회사 다열리드형 반도체 팩키지 제조 방법
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US6995458B1 (en) 2004-06-17 2006-02-07 Mindspeed Technologies, Inc. Cavity down no lead package
US7186588B1 (en) 2004-06-18 2007-03-06 National Semiconductor Corporation Method of fabricating a micro-array integrated circuit package
US7064419B1 (en) 2004-06-18 2006-06-20 National Semiconductor Corporation Die attach region for use in a micro-array integrated circuit package
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
US7161232B1 (en) 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US20080285251A1 (en) 2005-04-07 2008-11-20 Jiangsu Changiang Electronics Technology Co., Ltd. Packaging Substrate with Flat Bumps for Electronic Devices and Method of Manufacturing the Same
KR100618898B1 (ko) 2005-05-24 2006-09-01 삼성전자주식회사 리드 본딩시 크랙을 방지하는 테이프 패키지
KR101146973B1 (ko) 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
JP3947750B2 (ja) 2005-07-25 2007-07-25 株式会社三井ハイテック 半導体装置の製造方法及び半導体装置
JP4032063B2 (ja) 2005-08-10 2008-01-16 株式会社三井ハイテック 半導体装置の製造方法
US7361977B2 (en) * 2005-08-15 2008-04-22 Texas Instruments Incorporated Semiconductor assembly and packaging for high current and low inductance
CN100485893C (zh) 2005-09-09 2009-05-06 鸿富锦精密工业（深圳）有限公司 影像感测芯片封装的制程和结构
US7410830B1 (en) 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
US8163604B2 (en) 2005-10-13 2012-04-24 Stats Chippac Ltd. Integrated circuit package system using etched leadframe
JP4199774B2 (ja) 2006-02-09 2008-12-17 京セラ株式会社 電子部品搭載構造体
US7834435B2 (en) 2006-12-27 2010-11-16 Mediatek Inc. Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
JP5543058B2 (ja) 2007-08-06 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
US7671452B1 (en) 2007-08-17 2010-03-02 National Semiconductor Corporation Microarray package with plated contact pedestals
US7749809B2 (en) 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US7786557B2 (en) 2008-05-19 2010-08-31 Mediatek Inc. QFN Semiconductor package
US7888259B2 (en) * 2008-08-19 2011-02-15 Ati Technologies Ulc Integrated circuit package employing predetermined three-dimensional solder pad surface and method for making same
EP2248161B1 (en) * 2009-03-06 2019-05-01 Kaixin Inc. Leadless integrated circuit package having high density contacts

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
JP2008160148A (ja) * 2002-04-29 2008-07-10 Unicef (Mauritius) Holdings Ltd 電子パッケージの形成方法
US20080012110A1 (en) * 2006-07-17 2008-01-17 Micron Technology, Inc. Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US20090194854A1 (en) * 2008-02-01 2009-08-06 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package

Also Published As

Publication number Publication date
TW201126618A (en) 2011-08-01
TWI431699B (zh) 2014-03-21
CN102576701B (zh) 2016-08-17
KR101668141B1 (ko) 2016-10-20
CN102576701A (zh) 2012-07-11
US9362138B2 (en) 2016-06-07
WO2011026261A1 (en) 2011-03-10
US20120181680A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
KR101668141B1 (ko) Ｉｃ 패키지 및 이의 제조방법
US7482690B1 (en) Electronic components such as thin array plastic packages and process for fabricating same
US6964918B1 (en) Electronic components such as thin array plastic packages and process for fabricating same
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7247526B1 (en) Process for fabricating an integrated circuit package
US9673150B2 (en) EMI/RFI shielding for semiconductor device packages
US9431273B2 (en) Method for manufacturing a resin-encapsulated semiconductor device
US7081403B1 (en) Thin leadless plastic chip carrier
US7858443B2 (en) Leadless integrated circuit package having standoff contacts and die attach pad
US6498099B1 (en) Leadless plastic chip carrier with etch back pad singulation
EP1952440B1 (en) Metal cuboid semiconductor device and method
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US8618641B2 (en) Leadframe-based semiconductor package
US7595225B1 (en) Leadless plastic chip carrier with contact standoff
US7410830B1 (en) Leadless plastic chip carrier and method of fabricating same
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
JP3137323B2 (ja) 半導体装置及びその製造方法
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
CN111199924B (zh) 半导体封装结构及其制作方法
US20010001069A1 (en) Metal stud array packaging
KR100800135B1 (ko) 칩 사이즈 패키지 제조방법
JP4068729B2 (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
WO2006127696A2 (en) Process for fabricating an integrated circuit package

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191107

Year of fee payment: 4