CN107507780B - 一种半导体封装方法及半导体结构 - Google Patents

一种半导体封装方法及半导体结构 Download PDF

Info

Publication number
CN107507780B
CN107507780B CN201710677128.5A CN201710677128A CN107507780B CN 107507780 B CN107507780 B CN 107507780B CN 201710677128 A CN201710677128 A CN 201710677128A CN 107507780 B CN107507780 B CN 107507780B
Authority
CN
China
Prior art keywords
lead
chip
pin
pins
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710677128.5A
Other languages
English (en)
Other versions
CN107507780A (zh
Inventor
徐振杰
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201710677128.5A priority Critical patent/CN107507780B/zh
Publication of CN107507780A publication Critical patent/CN107507780A/zh
Application granted granted Critical
Publication of CN107507780B publication Critical patent/CN107507780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明公开一种半导体封装方法及半导体结构，其中，半导体封装方法包括以下步骤：S10、提供一引线框，引线框具有相对的第一表面和第二表面，对第一表面进行半蚀刻处理，在第一表面成型第一半蚀刻区域、至少一个L形的第一引线和若干管脚；S20、对经过半蚀刻处理的第一表面进行绝缘处理；S30、将芯片焊接在经过绝缘处理的第一引线上并使第一引线的两端部外露于芯片，S40、若干管脚环设于芯片外部，将金属导线一端与芯片电极焊接，另一端与管脚或外露于芯片的第一引线焊接；S50、对焊接金属导线后的引线框进行后处理，完成半导体封装；第一引线一端与一个管脚电连接。本发明通过在芯片的下方布线，可以缩小产品的封装面积，以制得小型化的半导体结构。

Description

一种半导体封装方法及半导体结构
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体封装方法及半导体结构。
背景技术
随着半导体的技术发展和应用需求，半导体元器件朝着轻、薄、短、小的方向发展，以实现半导体器件小型化的发展趋势，这就要求封装设计者最大限度地利用封装空间，缩小产品。传统的半导体元器件中，如图1所示，由于芯片2′需要和引线框1′绝缘，引线框1′布线不能通过芯片2′下方，必须围绕在芯片2′的四周，导致产品的封装面积较大。对于某些不得不把线布在芯片下方的半导体器件，现有技术中通常采用多层PCB取代引线框架，由于多层PCB加工复杂，且价格远远高于引线框架，导致半导体元器件的生产成本非常高。
发明内容
本发明的一个目的在于提供一种半导体封装方法，以制得小型化的半导体结构。
本发明的另一个目的在于提供一种半导体结构，其封装面积小。
为达此目的，本发明采用以下技术方案：
一方面，提供一种半导体封装方法，包括以下步骤：
S10、提供一引线框，所述引线框具有相对的第一表面和第二表面，对所述第一表面进行半蚀刻处理，在所述第一表面成型第一半蚀刻区域以及第一非蚀刻区域，所述第一非蚀刻区域包括至少一个L形的第一引线和若干管脚；
S20、对经过半蚀刻处理的所述第一表面进行绝缘处理；
S30、将芯片焊接在经过绝缘处理的所述第一引线上并使所述第一引线的两端部外露于所述芯片，
S40、若干所述管脚环设于所述芯片的外部，将金属导线的一端与所述芯片的电极焊接，另一端与所述管脚或外露于所述芯片的所述第一引线焊接；
S50、对焊接金属导线后的所述引线框进行后处理，完成半导体封装；
其中，所述第一引线的一端与一个所述管脚电连接。
作为半导体封装方法的一种优选方案，所述第一非蚀刻区域还包括被动元件座，所述管脚包括第一管脚和第二管脚，所述第一管脚成型于所述引线框相对的两端，所述第二管脚成型于所述被动元件座与所述芯片之间；
步骤S40还包括：将被动元件焊接在经过绝缘处理的所述被动元件座上。
作为半导体封装方法的一种优选方案，在所述第一表面还成型有若干第二引线，所述第二引线邻近所述引线框的端部，所述第一引线位于所述第二管脚与所述第二引线之间。
作为半导体封装方法的一种优选方案，步骤S20具体包括：向所述第一表面涂覆绝缘材料，使所述绝缘材料覆盖所述第一半蚀刻区域及所述第一引线的用于安装所述芯片的区域。
作为半导体封装方法的一种优选方案，步骤S50具体包括以下步骤：
S51、对所述第一表面注塑环氧树脂封装材料；
S52、对所述第二表面进行半蚀刻；
S53、对所述第二表面进行绝缘处理。
作为半导体封装方法的一种优选方案，所述第二表面包括待蚀刻的第一区域和与所述管脚相对的第二区域；
步骤S52具体包括：对所述第一区域进行半蚀刻，在所述第二表面上成型第二半蚀刻区域，使所述芯片外周的若干所述管脚之间分离、所述第一引线和所述第二引线之间分离以及若干所述第二引线之间分离。
作为半导体封装方法的一种优选方案，步骤S53具体包括：在所述第二表面涂覆绝缘材料，使所述绝缘材料完全覆盖所述第二半蚀刻区域。
另一方面，还提供一种采用所述的半导体封装方法制得的半导体结构，包括：
引线框，所述引线框具有相对的第一表面和第二表面，所述引线框上通过蚀刻成型有管脚和引线，所述引线包括第一引线和第二引线，所述第一引线呈L 型，所述管脚包括第一管脚和第二管脚，所述第一管脚间隔排布于所述引线框相对的两端，所述引线的一端与所述第一管脚或所述第二管脚电连接；
芯片，所述芯片焊接于所述第一引线上，所述第一引线沿其长度方向的两端外露于所述芯片，且所述芯片与所述第一引线之间设置有第一绝缘层，所述芯片上的电极通过金属导线与相应的所述管脚或所述引线电连接。
作为半导体结构的一种优选方案，半导体结构还包括焊接在所述第一表面的被动元件，所述被动元件与所述芯片之间设置有所述第二管脚，所述第二引线邻近所述引线框的一端部，且所述芯片位于所述第二管脚与所述第二引线之间。
作为半导体结构的一种优选方案，所述第一表面封装有环氧树脂层，所述芯片、所述引线和所述被动元件均密封于所述环氧树脂层内；
所述第二表面涂覆有第二绝缘层。
本发明的有益效果：本发明中的芯片焊接在第一引线的上方，且芯片通过金属导线与第一引线电连接，相当于在芯片的下方布线，可以缩小产品的封装面积，以制得小型化的半导体结构。与现有技术相比，可以缩短引线的长度，避免引线与其他的引线交叉接触而影响半导体结构的使用性能。
附图说明
图1为现有的半导体结构的内部结构示意图。
图2为本发明实施例的半导体封装方法的流程图。
图3a为本发明实施例的引线框的第一表面半蚀刻后的第一表面结构示意图。
图3b为图3a的A-A向示意图。
图4a为本发明实施例的引线框的第一表面绝缘处理后的第一表面结构示意图。
图4b为图4a的B-B向示意图。
图5a为本发明实施例的引线框的第一表面焊接芯片和被动元件后的第一表面结构示意图。
图5b为图5a的C-C向示意图。
图6a为本发明实施例的引线框的第一表面焊接金属导线后的第一表面结构示意图。
图6b为图6a的D-D向示意图。
图7a为本发明实施例的引线框的第一表面注塑封装材料后的第一表面结构示意图。
图7b为图7a的E-E向示意图。
图8a为本发明实施例引线框的第一表面注塑封装材料后并且引线框的第二表面半蚀刻后的第二表面结构示意图。
图8b为图8a的F-F向示意图。
图9a为本发明实施例引线框的第二表面半蚀刻并进行绝缘处理后的第二表面结构示意图。
图9b为图9a的G-G向示意图。
图10为本发明实施例的半导体结构的结构示意图。
图1中：
1′、引线框；2′、芯片。
图2～10中：
1、引线框；11、第一半蚀刻区域；12、第二半蚀刻区域；21、第一引线； 22、第二引线；31、第一管脚；32、第二管脚；4、芯片；5、金属导线；6、被动元件座；7、被动元件；8、第一绝缘层；9、环氧树脂层；10、第二绝缘层。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
在本发明的描述中，需要理解的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
在本发明的描述中，除非另有明确的规定和限定，术语“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征之“上”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征之“下”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图2～9b所示，本发明的实施例提供一种半导体封装方法，包括以下步骤：
S10、提供一引线框1，所述引线框1具有相对的第一表面和第二表面，对所述第一表面进行半蚀刻处理，在所述第一表面成型第一半蚀刻区域11以及第一非蚀刻区域，所述第一非蚀刻区域至少一个L型的第一引线21和若干管脚；
S20、对经过半蚀刻处理的所述第一表面进行绝缘处理；
S30、将芯片4焊接在经过绝缘处理的所述第一引线21上并使所述第一引线21的两端部外露于所述芯片4；
S40、若干所述管脚环设于所述芯片4的外部，将金属导线5的一端与所述芯片4的电极焊接，另一端与所述管脚或外露于所述芯片的所述第一引线21焊接；
S50、对焊接金属导线5后的所述引线框1进行后处理，完成半导体封装；
其中，所述第一引线21的一端与一个所述管脚电连接。
本实施例中，通过对引线框1的第一表面进行半蚀刻处理，在第一表面上成型至少一个L型的第一引线21和管脚，其中，第一引线21相当于管脚的延长部分，在第一表面涂覆绝缘层之后，使焊接在第一引线21上的芯片4与第一引线21绝缘，同时使第一引线21的两端外露于芯片4，以便于芯片4上的某个电极通过金属导线5与该第一引线2电连接，与现有技术相比，可以缩短引线5 的长度，避免引线5与其他的引线交叉接触而影响半导体结构的使用性能；本实施例中的芯片4焊接在第一引线21的上方，且芯片4通过金属导线5与第一引线21电连接，相当于在芯片4的下方布线，可以缩小封装面积，以制得小型化的半导体结构。
本实施例中，第一引线21的形状不限于L型，也可以为T型或者圆弧形等，只要能满足支撑芯片4即可。
步骤S10中，对所述第一表面进行半蚀刻处理后，形成的所述第一非蚀刻区域还包括被动元件座6，所述管脚包括第一管脚31和第二管脚32，所述第一管脚31成型于所述引线框1相对的两端，所述第二管脚32成型于所述被动元件座6与所述芯片4之间，芯片4上的相应的电极通过金属导线5与该管脚电连接时，可以缩短金属导线5的长度，减小产品的封装面积。
步骤S40还包括：将被动元件7焊接在经过绝缘处理的所述被动元件座6 上。相对于主动元件来说，被动元件7是指不影响信号基本特征，而仅令讯号通过而未加以更动的电路元件，例如电阻、电容、电感、陶振、晶振、变压器等。
在所述第一表面还成型有若干第二引线22，所述第二引线22邻近所述引线框1的端部，所述第一引线21位于所述第二管脚32与所述第二引线22之间，以方便金属导线5的焊接，避免金属导线5之间交叉。
步骤S20具体包括：向所述第一表面涂覆绝缘材料，使所述绝缘材料覆盖所述第一半蚀刻区域11及所述第一引线21用于安装所述芯片4的区域，使芯片4和位于芯片4下方的第一引线21完全绝缘。其中，绝缘材料固化后才能进行后续的步骤。
步骤S50具体包括以下步骤：
S51、对所述第一表面注塑环氧树脂封装材料；
S52、对所述第二表面进行半蚀刻；
S53、对所述第二表面进行绝缘处理，以制得半导体结构。
本实施例中，所述第二表面包括待蚀刻的第一区域和与所述管脚相对的第二区域；第二区域即第二非蚀刻区域。
其中，步骤S52具体包括：对所述第一区域进行半蚀刻，在所述第二表面上成型第二半蚀刻区域12，使所述芯片4外周的若干所述管脚之间分离、所述第一引线21和第二引线22之间分离以及若干所述第二引线22之间分离。
步骤S53具体包括：在所述第二表面涂覆绝缘材料，使所述绝缘材料完全覆盖所述第二半蚀刻区域12。
本实施例中，第二表面涂覆绝缘材料固化后还需要进行以下步骤：
S54、电镀；
S55、分离成单颗。
其中，步骤S54和步骤S55均为本技术领域的常规技术，在此不再赘述。
采用本实施例的方法制得的导体封装结构的封装面积小，以适应半导体器件小型化的发展趋势。相对于传统的采用基岛支撑芯片的半导体结构，本实施例的导体封装结构的封装面积可以缩小20％～30％。
如图10所示，本发明的实施例还提供一种采用上述实施例所述的半导体封装方法制得的半导体结构，包括：引线框1，所述引线框1具有相对的第一表面和第二表面，所述引线框1上通过蚀刻成型有管脚和引线，所述引线包括第二引线22和L型的第一引线21，所述管脚包括第一管脚31和第二管脚32，所述第一管脚31间隔排布于所述引线框1相对的两端，所述引线的一端与所述第一管脚31或所述第二管脚32电连接；芯片4，所述芯片4焊接于所述第一引线 21上，所述第一引线21沿其长度方向的两端外露于所述芯片4，且所述芯片4与所述第一引线21之间设置有第一绝缘层8，所述芯片4上的电极通过金属导线5与相应的所述管脚或所述引线电连接。与现有技术相比，本实施例的半导体结构取消了基岛的设计，将L型的第一引线21与相应的管脚通过蚀刻的方式一体连接成型，在第一引线21上涂覆绝缘层8之后，将芯片4焊接在第一引线 21上，同时使第一引线21的两端外露于芯片4，芯片4上原本需要与该相应的管脚电连接的电极，可以通过金属导线5与外露于芯片4的第一引线21电连接，即芯片4上的电极通过第一引线21与相应的管脚电连接，可以缩短金属导线5 的连接长度，从而可以减小半导体结构的封装面积，同时避免多个金属导线5 交叉接触而影响半导体结构的使用性能。
本实施例的半导体结构还包括焊接在所述第一表面的被动元件7，所述被动元件7与所述芯片4之间设置有所述第二管脚32，所述第二引线22邻近所述引线框1的一端部，且所述芯片4位于所述第二管脚32与所述第二引线22之间，以方便芯片4上的电极通过金属导线5与相应的管脚就近电连接，进一步缩小产品的封装面积。
所述第一表面封装有环氧树脂层9，所述芯片4、所述引线和所述被动元件 7均密封于所述环氧树脂层9内，同时，环氧树脂层9还可以避免芯片4和被动元件7发生移动而影响产品的稳定性；所述第二表面涂覆有第二绝缘层10，用于对外露于第二表面的各引线进行密封。
在本发明一个具体的实施方式中，如图10所示，引线框1沿其宽度方向的两端各间隔排布有6个第一管脚31，被动元件7与芯片4之间设置有两个第二管脚32，参考图10，按照由右往左的顺序，引线框1的一端的第二个第一管脚 31与第一引线21电连接，即第一引线21沿其长度方向的一端与该第一管脚31 电连接，另一端延伸至外露于芯片4且靠近引线框1沿其长度方向的一端；按照由右往左的顺序，两个第二引线22分别右边第一个第一管脚31电连接，具体地，即第二引线22沿其长度方向的一端与相应的第一管脚31电连接，另一端朝向引线框1的宽度方向延伸至靠近第一引线21，芯片4焊接在L型的第一引线21上，且芯片4上的电极分别与相应的第一管脚31、第二管脚32、第一引线21或第二引线22电连接。
本实施例的半导体结构的封装面积小，其与现有技术中的同类型的半导体结构相比，其封装面积可缩小20％～30％。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理，在本发明所公开的技术范围内，任何熟悉本技术领域的技术人员所容易想到的变化或替换，都应涵盖在本发明的保护范围内。
以上通过具体的实施例对本发明进行了说明，但本发明并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (9)

1.一种半导体封装方法，其特征在于，包括以下步骤：
S10、提供一引线框，所述引线框具有相对的第一表面和第二表面，对所述第一表面进行半蚀刻处理，在所述第一表面成型第一半蚀刻区域以及第一非蚀刻区域，所述第一非蚀刻区域包括至少一个L形的第一引线和若干管脚，所述第一非蚀刻区域还包括被动元件座，所述管脚包括第一管脚和第二管脚，所述第一管脚成型于所述引线框相对的两端，所述第二管脚成型于所述被动元件座与芯片之间；
S20、对经过半蚀刻处理的所述第一表面进行绝缘处理；
S30、将所述芯片焊接在经过绝缘处理的所述第一引线上并使所述第一引线的两端部外露于所述芯片；
S40、若干所述管脚环设于所述芯片的外部，将金属导线的一端与所述芯片的电极焊接，另一端与所述管脚或外露于所述芯片的所述第一引线焊接，将被动元件焊接在经过绝缘处理的所述被动元件座上；
S50、对焊接金属导线后的所述引线框进行后处理，完成半导体封装；
其中，所述第一引线的一端与一个所述管脚电连接。
2.根据权利要求1所述的半导体封装方法，其特征在于，在所述第一表面还成型有若干第二引线，所述第二引线邻近所述引线框的端部，所述第一引线位于所述第二管脚与所述第二引线之间。
3.根据权利要求1所述的半导体封装方法，其特征在于，步骤S20具体包括：向所述第一表面涂覆绝缘材料，使所述绝缘材料覆盖所述第一半蚀刻区域及所述第一引线用于安装所述芯片的区域。
4.根据权利要求2所述的半导体封装方法，其特征在于，步骤S50具体包括以下步骤：
S51、对所述第一表面注塑环氧树脂封装材料；
S52、对所述第二表面进行半蚀刻；
S53、对所述第二表面进行绝缘处理。
5.根据权利要求4所述的半导体封装方法，其特征在于，所述第二表面包括待蚀刻的第一区域和与所述管脚相对的第二区域；
步骤S52具体包括：对所述第一区域进行半蚀刻，在所述第二表面上成型第二半蚀刻区域，使所述芯片外周的若干所述管脚之间分离、所述第一引线和所述第二引线之间分离以及若干所述第二引线之间分离。
6.根据权利要求5所述的半导体封装方法，其特征在于，步骤S53具体包括：在所述第二表面涂覆绝缘材料，使所述绝缘材料完全覆盖所述第二半蚀刻区域。
7.一种采用权利要求1至6任一项所述的半导体封装方法制得的半导体结构，其特征在于，包括：
引线框，所述引线框具有相对的第一表面和第二表面，所述引线框上通过蚀刻成型有管脚和引线，所述引线包括第一引线和第二引线，所述第一引线呈L型，所述管脚包括第一管脚和第二管脚，所述第一管脚间隔排布于所述引线框相对的两端，所述引线的一端与所述第一管脚或所述第二管脚电连接；
芯片，所述芯片焊接于所述第一引线上，所述第一引线沿其长度方向的两端外露于所述芯片，且所述芯片与所述第一引线之间设置有第一绝缘层，所述芯片上的电极通过金属导线与相应的所述管脚或所述引线电连接。
8.根据权利要求7所述的半导体结构，其特征在于，还包括焊接在所述第一表面的被动元件，所述被动元件与所述芯片之间设置有所述第二管脚，所述第二引线邻近所述引线框的一端部，且所述芯片位于所述第二管脚与所述第二引线之间。
9.根据权利要求8所述的半导体结构，其特征在于，所述第一表面封装有环氧树脂层，所述芯片、所述引线和所述被动元件均密封于所述环氧树脂层内；
所述第二表面涂覆有第二绝缘层。
CN201710677128.5A 2017-08-09 2017-08-09 一种半导体封装方法及半导体结构 Active CN107507780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710677128.5A CN107507780B (zh) 2017-08-09 2017-08-09 一种半导体封装方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710677128.5A CN107507780B (zh) 2017-08-09 2017-08-09 一种半导体封装方法及半导体结构

Publications (2)

Publication Number Publication Date
CN107507780A CN107507780A (zh) 2017-12-22
CN107507780B true CN107507780B (zh) 2020-05-12

Family

ID=60688923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710677128.5A Active CN107507780B (zh) 2017-08-09 2017-08-09 一种半导体封装方法及半导体结构

Country Status (1)

Country Link
CN (1) CN107507780B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201623156U (zh) * 2010-03-11 2010-11-03 苏州固锝电子股份有限公司 一种qfn/dfn无基岛芯片封装结构
CN201681933U (zh) * 2010-04-30 2010-12-22 江苏长电科技股份有限公司 芯片与无源器件直接置放引脚方式封装结构
CN102356462A (zh) * 2009-03-17 2012-02-15 凸版印刷株式会社 半导体元件用基板的制造方法及半导体器件
CN102576701A (zh) * 2009-09-02 2012-07-11 李同乐 Ic封装件及其制造方法
CN203339147U (zh) * 2013-05-20 2013-12-11 江苏长电科技股份有限公司 金属板多层线路基板芯片直放封装结构
CN104034935A (zh) * 2013-03-08 2014-09-10 迈来芯科技有限公司 电流传感器
CN206154557U (zh) * 2016-08-31 2017-05-10 无锡市玉祁红光电子有限公司 一种引线框架塑封模的凹模板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102356462A (zh) * 2009-03-17 2012-02-15 凸版印刷株式会社 半导体元件用基板的制造方法及半导体器件
CN102576701A (zh) * 2009-09-02 2012-07-11 李同乐 Ic封装件及其制造方法
CN201623156U (zh) * 2010-03-11 2010-11-03 苏州固锝电子股份有限公司 一种qfn/dfn无基岛芯片封装结构
CN201681933U (zh) * 2010-04-30 2010-12-22 江苏长电科技股份有限公司 芯片与无源器件直接置放引脚方式封装结构
CN104034935A (zh) * 2013-03-08 2014-09-10 迈来芯科技有限公司 电流传感器
CN203339147U (zh) * 2013-05-20 2013-12-11 江苏长电科技股份有限公司 金属板多层线路基板芯片直放封装结构
CN206154557U (zh) * 2016-08-31 2017-05-10 无锡市玉祁红光电子有限公司 一种引线框架塑封模的凹模板

Also Published As

Publication number Publication date
CN107507780A (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
US9780081B2 (en) Chip package structure and manufacturing method therefor
US11769621B2 (en) Inductor with an electrode structure
US8304268B2 (en) Fabrication method of semiconductor package structure
JP2010267728A (ja) 半導体パッケージ、リードフレーム、及び半導体パッケージの製造方法
US20020135049A1 (en) Electronic package with surface-mountable device built therein
KR100373569B1 (ko) 반도체장치
JP2009194059A (ja) 半導体装置及びその製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
US8981540B2 (en) Electronic device and package structure thereof
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
CN107507780B (zh) 一种半导体封装方法及半导体结构
US11017934B2 (en) Electronic module
TWI582905B (zh) 晶片封裝結構及其製作方法
JP2018006464A (ja) 半導体装置およびその製造方法
JP7380750B2 (ja) リードフレームおよび半導体装置
JP4676252B2 (ja) 回路装置の製造方法
US20220351901A1 (en) Low Cost In-Package Power Inductor
KR20120043867A (ko) 반도체 패키지 및 이의 제조 방법
JP2013021052A (ja) 半導体装置及び半導体装置の製造方法
JP2007012731A (ja) 回路装置およびその製造方法
JP2012209314A (ja) 半導体装置および半導体装置の製造方法
KR20100127925A (ko) 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법
JPH08111495A (ja) 半導体装置及びその製造方法
JPH10150141A (ja) 半導体装置及びこの半導体装置の実装方法
JP2018164046A (ja) インダクタ、半導体デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant