JP2018164046A - インダクタ、半導体デバイス - Google Patents
インダクタ、半導体デバイス Download PDFInfo
- Publication number
- JP2018164046A JP2018164046A JP2017061545A JP2017061545A JP2018164046A JP 2018164046 A JP2018164046 A JP 2018164046A JP 2017061545 A JP2017061545 A JP 2017061545A JP 2017061545 A JP2017061545 A JP 2017061545A JP 2018164046 A JP2018164046 A JP 2018164046A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- leads
- core
- bonding wires
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】インダクタンスを増加できるインダクタ、及びこれを備えた半導体デバイスを提供する。
【解決手段】インダクタ1は、複数のインダクタ用リード21と、コア3と、複数のインダクタ用ボンディングワイヤ41と、封止部材5と、を備えている。コア3は、複数のインダクタ用リード21に配置されている。複数のインダクタ用ボンディングワイヤ41は、コア3に跨るように設けられ、複数のインダクタ用リード21を電気的に接続する。封止部材5は、コア3と複数のインダクタ用ボンディングワイヤ41を封止する。複数のインダクタ用リード21と複数のインダクタ用ボンディングワイヤ41とで、コア3の周りに螺旋状の電路であるコイル部6が形成されている。
【選択図】図1
【解決手段】インダクタ1は、複数のインダクタ用リード21と、コア3と、複数のインダクタ用ボンディングワイヤ41と、封止部材5と、を備えている。コア3は、複数のインダクタ用リード21に配置されている。複数のインダクタ用ボンディングワイヤ41は、コア3に跨るように設けられ、複数のインダクタ用リード21を電気的に接続する。封止部材5は、コア3と複数のインダクタ用ボンディングワイヤ41を封止する。複数のインダクタ用リード21と複数のインダクタ用ボンディングワイヤ41とで、コア3の周りに螺旋状の電路であるコイル部6が形成されている。
【選択図】図1
Description
本発明は、一般にインダクタ、半導体デバイスに関し、より詳細には封止部材で封止されたインダクタ、及びこれを備えた半導体デバイスに関する。
従来、インダクタを備えた半導体パッケージ(半導体デバイス)が開示されている(例えば、特許文献1参照)。
特許文献1の半導体パッケージは、デカップリング用のインダクタを備えている。このインダクタは、半導体パッケージ上に配線を用いて形成されている。
特許文献1の半導体パッケージは、配線のみでインダクタを形成しているため、コアを設けることができず、インダクタンスを増加できないという問題があった。
本発明は、上記事由に鑑みてなされており、その目的は、インダクタンスを増加できるインダクタ、及びこれを備えた半導体デバイスを提供することにある。
本発明の第1態様に係るインダクタは、複数のリードと、コアと、複数のボンディングワイヤと、封止部材と、を備えている。前記コアは、前記複数のリードに配置されている。前記複数のボンディングワイヤは、前記コアに跨るように設けられ、前記複数のリードを電気的に接続する。前記封止部材は、前記コアと前記複数のボンディングワイヤを封止する。前記複数のリードと前記複数のボンディングワイヤとで、前記コアの周りに螺旋状の電路を形成している。
本発明の第2態様に係るインダクタでは、第1態様において、前記複数のリードのうち2つ以上のリードの各々は、インナリード部と、アウタリード部とを有する。前記インナリード部は、前記コアが配置され前記封止部材に封止されている。前記アウタリード部は、前記封止部材から突出している。
本発明の第3態様に係るインダクタでは、第1又は第2態様において、前記コアの形状は、棒状である。
本発明の第4態様に係るインダクタは、第1〜第3態様のいずれかにおいて、前記コアである第1コアとは別の第2コアを更に備えている。前記第1コアと前記第2コアとで閉磁路を形成している。
本発明の第5態様に係るインダクタでは、第1〜第4態様のいずれかにおいて、前記複数のボンディングワイヤは、複数の第1ボンディングワイヤと、複数の第2ボンディングワイヤと、を含んでいる。前記複数の第1ボンディングワイヤは、前記複数のリードのうち複数の第1リードを電気的に接続している。前記複数の第2ボンディングワイヤは、前記複数のリードのうち前記複数の第1リードとは異なる複数の第2リードを電気的に接続している。前記複数の第1リードと前記複数の第1ボンディングワイヤとで、前記コアの周りに螺旋状の第1電路を形成している。前記複数の第2リードと前記複数の第2ボンディングワイヤとで、前記コアの周りに螺旋状の第2電路を形成している。
本発明の第6態様に係る半導体デバイスは、第1〜第5態様のいずれかのインダクタと、前記封止部材に封止された半導体チップと、を備える。
本発明の第7態様に係る半導体デバイスでは、第6態様において、前記複数のリードのうち少なくとも1つのリードは、前記半導体チップと電気的に接続されている。
本発明のインダクタ、半導体デバイスでは、インダクタのインダクタンスを増加できるという効果がある。
以下、本発明の実施の形態を図面に基づいて説明する。ただし、以下に説明する実施形態は、本発明の様々な実施形態の一つに過ぎない。下記の実施形態は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。なお、以下の実施形態において説明する各図は、模式的な図であり、各構成要素の寸法比が必ずしも実際の寸法比を反映しているとは限らない。
<概要>
図1に、本実施形態の半導体デバイス100の要部を拡大した斜視図、図2Aに、半導体デバイス100の平面図、図2Bに、半導体デバイス100の要部を拡大した平面図を示す。図1では、封止部材5の一部を破断している。
図1に、本実施形態の半導体デバイス100の要部を拡大した斜視図、図2Aに、半導体デバイス100の平面図、図2Bに、半導体デバイス100の要部を拡大した平面図を示す。図1では、封止部材5の一部を破断している。
本実施形態の半導体デバイス100は、半導体パッケージの種類がQFP(Quad Flat Package)であり、矩形板状に形成された封止部材5の各側面から複数(本実施形態では、16本)のリード2が突出している。半導体デバイス100が有する半導体チップ10は、矩形板状に形成されており、ダイパッド20にダイボンドで固定されている。半導体チップ10は、例えば、電力制御を行うパワー半導体デバイス、演算処理を実行するCPU(Central ProcessingUnit)、マイコン(マイクロコンピュータ)等である。なお、半導体チップ10の種類は特に限定されず、他の種類(例えばディスクリート素子等)であってもよい。
本実施形態の半導体デバイス100は、インダクタ1を更に備えている。インダクタ1は、複数のリード2(インダクタ用リード21)と、コア3と、複数のボンディングワイヤ4(インダクタ用ボンディングワイヤ41)と、封止部材5と、を備えている。コア3は、複数のインダクタ用リード21上に配置されている。複数のインダクタ用ボンディングワイヤ41は、コア3を跨ぎ、複数のインダクタ用リード21を電気的に接続している。複数のインダクタ用リード21と、複数のインダクタ用ボンディングワイヤ41とで、コア3の周りに螺旋状の電路を形成している。つまり、複数のインダクタ用リード21と、複数のインダクタ用ボンディングワイヤ41とで、コイル部6を構成している。
インダクタ1は、例えばインピーダンスのマッチング調整、デカップリング等に用いることができる。なお、インダクタ1の用途は特に限定されず、他の用途で用いられてもよい。
<詳細>
以下に、本実施形態のインダクタ1、及び半導体デバイス100の詳細な構成について説明する。以下の説明では、複数のインダクタ用リード21が並ぶ方向をX軸方向(図2Aでは左右方向)、インダクタ用リード21の長手方向をY軸方向(図2Aでは上下方向)、X軸方向及びY軸方向に直交する半導体チップ10の厚さ方向をZ軸方向として説明する。
以下に、本実施形態のインダクタ1、及び半導体デバイス100の詳細な構成について説明する。以下の説明では、複数のインダクタ用リード21が並ぶ方向をX軸方向(図2Aでは左右方向)、インダクタ用リード21の長手方向をY軸方向(図2Aでは上下方向)、X軸方向及びY軸方向に直交する半導体チップ10の厚さ方向をZ軸方向として説明する。
半導体デバイス100が有する複数(64本)のリード2は、複数のデバイス用リード22と、複数のインダクタ用リード21に分けられる。インダクタ用リード21は、半導体デバイス100が有する複数のリード2のうち、コア3が配置されたリード2である。本実施形態では、半導体デバイス100が有する複数(64本)のリード2のうち6本のリード2がインダクタ用リード21であり、残りの58本のリード2がデバイス用リード22である。デバイス用リード22とインダクタ用リード21とを区別しない場合、単にリード2という。
6本のインダクタ用リード21は、一方向に連続して並ぶように設けられている。本実施形態では、6本のインダクタ用リード21は、封止部材5の一側面51(図1参照)から突出した16本のリード2のうち、X軸方向の一端側(図2A,2Bでは左側)から順にX軸方向に並ぶ6本のリード2である。
複数のリード2の各々は、矩形板状に形成されており、インナリード部23とアウタリード部24とを有する。インナリード部23は、リード2における封止部材5に封止された部分である。アウタリード部24は、リード2における封止部材5から突出した部分である。言い換えれば、封止部材5は、リード2におけるインナリード部23のみを封止している。アウタリード部24は、先端部が、半導体デバイス100を実装する実装基板に沿うように略L字状に曲げ加工されている。なお、各リード2の形状は一例であり、例えば、アウタリード部24が略J字状に形成されていてもよいし、複数のリード2でインナリード部23の形状が互いに異なっていてもよい。
インダクタ用リード21のインナリード部23(以降、インダクタ用インナリード部231ともいう)には、コア3が配置されている。コア3は、例えばフェライト、圧粉磁心(ダストコア)等の磁性材料で構成されている。コア3は、X軸方向を長手方向とする棒状に形成されている。本実施形態では、コア3は、断面形状が四角形の角棒状に形成されている。コア3は、複数のインダクタ用リード21のうちX軸方向の一端側に位置するインダクタ用リード21から他端側に位置するインダクタ用リード21にわたって配置されている。つまり、コア3は、6本のインダクタ用リード21各々のインダクタ用インナリード部231の一面と接触するように配置されている。したがって、コア3は、複数のインダクタ用リード21の各々と交差している。コア3は、接着剤等によりインダクタ用リード21に固定されていることが好ましい。また、接着剤は、電気絶縁性を有し、コア3とインダクタ用リード21とを電気的に絶縁していることが好ましい。コア3の断面形状は、四角形に限らず、円形、あるいは四角形以外の多角形(例えば六角形等)であってもよい。
また、各リード2のインナリード部23にはボンディングワイヤ4が接続されている。ボンディングワイヤ4は、金、アルミニウム、銅等の線材で構成されており、ワイヤボンディング装置によりインナリード部23と電気的及び機械的に接続されている。
具体的には、複数のインダクタ用インナリード部231には、複数のインダクタ用リード21を電気的に接続する複数のボンディングワイヤ4(以降、インダクタ用ボンディングワイヤ41ともいう)が接続されている。インダクタ用ボンディングワイヤ41は、コア3をY軸方向に跨るようにして、X軸方向に隣り合う一対のインダクタ用リード21同士を繋ぐように接続されている。インダクタ用インナリード部231は、インダクタ用ボンディングワイヤ41が接続される部分である第1パッド部251、第2パッド部252を有している(図2B参照)。第1パッド部251は、コア3に対して半導体チップ10側にあり、第2パッド部252がコア3に対してアウタリード部24側にある。インダクタ用ボンディングワイヤ41は、X軸方向に隣り合う一対のインダクタ用リード21のうち、X軸方向の一方側(図2A,2Bでは左側)のインダクタ用リード21の第2パッド部252と、X軸方向の他方側(図2A,2Bでは右側)のインダクタ用リード21の第1パッド部251とを繋ぐように接続されている。複数(6本)のインダクタ用リード21と複数(5本)のインダクタ用ボンディングワイヤ41とで、コア3の周りに形成された螺旋状の電路であるコイル部6を構成している。
また、複数のインダクタ用リード21のうち、X軸方向の一端側(図2A,2Bでは左側)のインダクタ用リード21には、インダクタ用ボンディングワイヤ41とは別のボンディングワイヤ4(以降、接続用ボンディングワイヤ43ともいう)が接続されている。接続用ボンディングワイヤ43は、X軸方向の一端側に位置するインダクタ用リード21と、半導体チップ10の表面電極とを電気的に接続している。したがって、X軸方向の一端側に位置するインダクタ用リード21のインダクタ用インナリード部231には、インダクタ用ボンディングワイヤ41と接続用ボンディングワイヤ43との2本のボンディングワイヤ4が接続されている。接続用ボンディングワイヤ43により、インダクタ1(コイル部6)の一端が半導体チップ10と電気的に接続されている。
また、複数のデバイス用リード22それぞれのインナリード部23には、デバイス用リード22と半導体チップ10の表面電極とを電気的に接続するボンディングワイヤ4(デバイス用ボンディングワイヤ42)が接続されている。
封止部材5は、図1、図2Aに示すように、複数のリード2のインナリード部23、ダイパッド20、半導体チップ10、複数のボンディングワイヤ4、コア3を一体に封止している。つまり、封止部材5は、半導体チップ10の封止と、インダクタ1(コイル部6)の封止とを兼用している。封止部材5は、電気絶縁性を有する樹脂(例えばエポキシ樹脂等)で構成されており、モールド成形により矩形板状に形成されている。
上述したように、本実施形態の半導体デバイス100は、半導体パッケージにインダクタ1を内蔵した構成である。言い換えれば、本実施形態のインダクタ1のパッケージは、半導体パッケージで構成されている。
<製造方法>
次に、本実施形態の半導体デバイス100の製造方法について説明する。本実施形態における半導体デバイス100の製造方法は、準備工程、第1マウンティング工程、第1ワイヤボンディング工程、第2マウンティング工程、第2ワイヤボンディング工程、封止工程、及び切断工程を有する。
次に、本実施形態の半導体デバイス100の製造方法について説明する。本実施形態における半導体デバイス100の製造方法は、準備工程、第1マウンティング工程、第1ワイヤボンディング工程、第2マウンティング工程、第2ワイヤボンディング工程、封止工程、及び切断工程を有する。
準備工程では、複数のリード2、及びダイパッド20が枠部に連結されたリードフレームを準備する。リードフレームには、複数の半導体デバイス100に対応するように、複数のリード2及びダイパッド20の組が枠部に複数連結されている。
第1マウンティング工程は、コア3を配置する工程である。第1マウンティング工程では、例えばピックアップツールにより、リードフレームにおける複数のリード2のうち複数のインダクタ用リード21にコア3を配置する。
第1ワイヤボンディング工程は、複数のインダクタ用ボンディングワイヤ41を接続する工程である。第1ワイヤボンディング工程では、ワイヤボンディング装置により、複数のインダクタ用ボンディングワイヤ41を、コア3に跨るように複数のインダクタ用リード21に接続する。この第1ワイヤボンディング工程によりコイル部6が形成される。
第2マウンティング工程は、半導体チップ10を配置する工程である。第2マウンティング工程では、例えばピックアップツールにより、リードフレームにおけるダイパッド20に半導体チップ10を配置する。
第2ワイヤボンディング工程では、接続用ボンディングワイヤ43及び複数のデバイス用ボンディングワイヤ42を接続する工程である。第2ワイヤボンディング工程では、ワイヤボンディング装置により、複数のインダクタ用リード21のうち1本のインダクタ用リード21と半導体チップ10とを接続用ボンディングワイヤ43で接続する。また、第2ワイヤボンディング工程では、ワイヤボンディング装置により、複数のデバイス用リード22と半導体チップ10とを複数のデバイス用ボンディングワイヤ42で接続する。
封止工程は、封止部材5で半導体チップ10及びコイル部6等を封止する工程である。封止工程では、モールド成形により複数のリード2のインナリード部23、ダイパッド20、半導体チップ10、複数のボンディングワイヤ4、及びコア3を封止部材5で封止する。
切断工程は、リードフレームを切断する工程である。切断工程では、リードフレームにおけるリード2同士を連結している連結部(タイバー)等を切断する。これにより、リードフレームの枠部から個々の半導体デバイス100が分離される。また、この切断工程において、各リード2のアウタリード部24の曲げ加工が行われる。
このように、本実施形態の半導体デバイス100の製造方法では、インダクタ1の製造工程である第1マウンティング工程、及び第1ワイヤボンディング工程を行った後に、半導体チップ10を配置する第2マウンティング工程を行っている。なお、上述した工程の順序は一例であり、コア3及び半導体チップ10を配置した後に、第1ワイヤボンディング工程と第2ワイヤボンディング工程を行ってもよい。
<利点>
次に、本実施形態の半導体デバイス100、インダクタ1の利点について説明する。
次に、本実施形態の半導体デバイス100、インダクタ1の利点について説明する。
上述したように、本実施形態のインダクタ1は、複数のインダクタ用リード21にコア3が配置されている。そして、インダクタ1は、複数のインダクタ用リード21と、複数のインダクタ用リード21同士を接続する複数のインダクタ用ボンディングワイヤ41とで、コア3の回りに螺旋状の電路であるコイル部6を構成している。
したがって、本実施形態のインダクタ1は、コア3の周りにおいて、複数のインダクタ用リード21と複数のインダクタ用ボンディングワイヤ41とでコイル部6を構成しているので、配線のみでコイル部が形成されコアを備えていない構成に比べてインダクタンスが増加する。
また、インダクタ1は、複数のインダクタ用リード21を含んでコイル部6が構成されており、接続用ボンディングワイヤ43で半導体チップ10と電気的に接続されている。つまり、インダクタ1は、半導体チップ10の近傍に形成されるので、インダクタ1と半導体チップ10との間のインピーダンスが低減する。
また、インダクタ1のコイル部6は、半導体デバイス100が一般的に備えているリード2と、ボンディングワイヤ4とを含んでいる。インダクタ1のコア3は、リードフレームのダイパッド20上に配置(マウント)された半導体チップ10と同様に、リードフレームの複数のリード2上に配置(マウント)されている。封止部材5は、半導体チップ10の封止と、インダクタ1(コイル部6)の封止とを兼用している。したがって、インダクタ1は、半導体デバイス100の製造設備と同様の設備(例えば、ピックアップツール、ワイヤボンディング装置、モールド装置等)で、製造することができる。一方、インダクタが例えばチップインダクタで構成されている場合、チップインダクタを半導体チップ上に実装するための装置が別途必要となる。
また、本実施形態の半導体デバイス100は、半導体パッケージにインダクタ1を内蔵しているので、外付けのインダクタの数を低減することができ、実装基板の小型化を図ることができる。
また、螺旋状の電路であるコイル部6は、複数のインダクタ用リード21を含んで構成されているので、インダクタ用リード21の本数に応じて巻数が異なり、インダクタ用リード21の本数が増えるにつれて巻数が増加する。つまり、複数のインダクタ用リード21の各々と、半導体チップ10との間におけるインダクタンスの大きさが互いに異なる。本実施形態では、複数のインダクタ用リード21の各々が、実装基板上の構成要素と電気的に接続可能なアウタリード部24を有している。複数のインダクタ用リード21のうちいずれのインダクタ用リード21を、実装基板上の構成要素と電気的に接続するかに応じて、当該構成要素と半導体チップ10との間のインダクタンスの大きさが異なる。すなわち、本実施形態のインダクタ1は、インダクタンスの大きさを容易に調整することができる。なお、複数のインダクタ用リード21のうち、2本以上のインダクタ用リード21が、実装基板上の2つ以上の構成要素と電気的に接続されてもよい。
<変形例>
次に、本実施形態のインダクタ1の変形例について説明する。なお、上述の実施形態のインダクタ1と同様の構成には、同一符号を付して説明を省略する。
次に、本実施形態のインダクタ1の変形例について説明する。なお、上述の実施形態のインダクタ1と同様の構成には、同一符号を付して説明を省略する。
《第1変形例》
インダクタ1の第1変形例の平面図を図3に示す。
インダクタ1の第1変形例の平面図を図3に示す。
本変形例のインダクタ1は、コア3の周りに2つのコイル部6(第1コイル部61、第2コイル部62)を形成している点が、上述の実施形態のインダクタ1と異なる。
本変形例のインダクタ1は、12本のインダクタ用リード21を備えている。12本のインダクタ用リード21は、封止部材5の一側面51から突出した16本のリード2のうち、X軸方向の一端側(図3では左側)から順にX軸方向に並ぶ12本のリード2である。また、12本のインダクタ用リード21のうち、X軸方向の一端側(図3では左側)の6本のインダクタ用リード21が第1インダクタ用リード211、X軸方向の他端側(図3では右側)の6本のインダクタ用リード21が第2インダクタ用リード212である。6本の第1インダクタ用リード211のうち、X軸方向の一端側(図3では左側)の第1インダクタ用リード211は、接続用ボンディングワイヤ43で半導体チップ10の表面電極と電気的に接続されている。6本の第2インダクタ用リード212のうち、X軸方向の一端側(図3では左側)の第2インダクタ用リード212は、接続用ボンディングワイヤ43で半導体チップ10の表面電極と電気的に接続されている。
コア3は、12本のインダクタ用リード21のインナリード部23(インダクタ用インナリード部231)にわたって配置されている。
6本の第1インダクタ用リード211には、6本の第1インダクタ用リード211を電気的に接続する5本のインダクタ用ボンディングワイヤ41(第1インダクタ用ボンディングワイヤ411)が接続されている。また、6本の第2インダクタ用リード212には、6本の第2インダクタ用リード212を電気的に接続する5本のインダクタ用ボンディングワイヤ41(第2インダクタ用ボンディングワイヤ412)が接続されている。図3に示すように、第1インダクタ用リード211と第2インダクタ用リード212とは、ボンディングワイヤ4で接続されていない。これにより、コア3の周りに第1コイル部61と第2コイル部62とが形成される。第1コイル部61は、6本の第1インダクタ用リード211と5本の第1インダクタ用ボンディングワイヤ411とで、コア3の周りに形成された螺旋状の電路(第1電路)である。第2コイル部62は、6本の第2インダクタ用リード212と5本の第2インダクタ用ボンディングワイヤ412とで、コア3の周りに形成された螺旋状の電路(第2電路)である。第1コイル部61と第2コイル部62とは、共にコア3の周りに形成されており、互いに磁気的に結合されている。
このように、本変形例のインダクタ1では、コア3の周りに2つのコイル部6(第1コイル部61、第2コイル部62)を形成しており、第1コイル部61と第2コイル部62とを磁気的に結合することができる。
なお、本変形例では、コア3の周りに2つのコイル部6が形成されているが、3つ以上のコイル部6が形成されていてもよい。
《第2変形例》
次に、インダクタ1の第2変形例の正面図を図4A、側面図を図4Bに示す。
次に、インダクタ1の第2変形例の正面図を図4A、側面図を図4Bに示す。
本変形例のインダクタ1は、コア3(以降、第1コア3ともいう)とは別の第2コア32を更に備えている点が、上述の実施形態のインダクタ1と異なる。
第2コア32は、例えばフェライト、圧粉磁心(ダストコア)等の磁性材料で構成されている。第2コア32は、X軸方向を長手方向とする棒状に形成されている。本変形例では、第2コア32は、断面形状が四角形の角棒状に形成されている。第2コア32は、6本のインダクタ用リード21に対して第1コア3とは反対側に接着剤等で固定されている。つまり、第1コア3と第2コア32とは6本のインダクタ用リード21を介してZ軸方向に対向している。第2コア32は、封止部材5で封止されている。
このように、本変形例のインダクタ1では、インダクタ用リード21に対して第1コア3とは反対側に第2コア32が設けられており、第1コア3と第2コア32とで閉磁路を形成している。これにより、インダクタ1のインダクタンスが増加する。
なお、本変形例では、第1コア3と第2コア32とが同じ形状に形成されているが、互いに異なる形状であってもよい。また、第2コア32が設けられる位置は、インダクタ用リード21に対して第1コア3と反対側の位置に限らず、例えば第1コア3に対してY軸方向に並ぶように設けられていてもよい。この場合、インダクタ用リード21における第1コア3と第2コア32との間の部分にインダクタ用ボンディングワイヤ41が接続されるパッド部がある。また、第2コア32は、封止部材5から一部が露出するように設けられていてもよいし、封止部材5の外側に設けられていてもよい。
《その他の変形例》
次に、インダクタ1のその他の変形例について説明する。
次に、インダクタ1のその他の変形例について説明する。
上述した例では、一方向に並ぶ複数のインダクタ用リード21のうち端に位置するインダクタ用リード21のみが接続用ボンディングワイヤ43で半導体チップ10の表面電極と電気的に接続されているが、この構成に限らない。一方向に並ぶ複数のインダクタ用リード21のうち、中間に位置するインダクタ用リード21が接続用ボンディングワイヤ43で半導体チップ10と電気的に接続されていてもよい。また、複数のインダクタ用リード21のうち、2本以上のインダクタ用リード21が接続用ボンディングワイヤ43で半導体チップ10と電気的に接続されていてもよい。また、複数のインダクタ用リード21のいずれもが、接続用ボンディングワイヤ43で半導体チップ10と電気的に接続されていなくてもよい。
また、上述した例では、複数のインダクタ用リード21の各々が、封止部材5から突出したアウタリード部24を有しているが、この構成に限らない。複数のインダクタ用リード21の各々は、アウタリード部24を有しておらず、インナリード部23のみで構成されていてもよい。また、複数のインダクタ用リード21は、インナリード部23及びアウタリード部24を有するインダクタ用リード21と、インナリード部23のみを有するインダクタ用リード21との両方が含まれていてもよい。
また、上述した例では、コア3が棒状に形成されているが、この構成に限らない。例えば、コア3は、リング状に形成され、コア3の内側と外側とに跨るようにインダクタ用ボンディングワイヤ41が接続されていてもよい。
また、上述した例では、半導体デバイス100が1つのインダクタ1を備えているが、複数のインダクタ1を備えた構成であってもよい。
また、上述したインダクタ用リード21の本数は、一例であって他の本数であってもよい。
また、半導体パッケージの種類は、QFPに限らず、例えばQFN(Quad Flat Non-leaded package)、SOP(Small Outline Package)、DIP(Dual In-line Package)等の他の種類の半導体パッケージであってもよい。
<まとめ>
本発明の第1態様に係るインダクタ(1)は、複数のリード(インダクタ用リード)(21,211,212)と、コア(3)と、複数のボンディングワイヤ(インダクタ用ボンディングワイヤ)(41,411,412)と、封止部材(5)と、を備えている。コア(3)は、複数のリード(21,211,212)に配置されている。複数のボンディングワイヤ(41,411,412)は、コア(3)に跨るように設けられ、複数のリード(21,211,212)を電気的に接続する。封止部材(5)は、コア(3)と複数のボンディングワイヤ(41,411,412)を封止する。複数のリード(21,211,212)と複数のボンディングワイヤ(41,411,412)とで、コア(3)の周りに螺旋状の電路(コイル部)(6,61,62)を形成している。
本発明の第1態様に係るインダクタ(1)は、複数のリード(インダクタ用リード)(21,211,212)と、コア(3)と、複数のボンディングワイヤ(インダクタ用ボンディングワイヤ)(41,411,412)と、封止部材(5)と、を備えている。コア(3)は、複数のリード(21,211,212)に配置されている。複数のボンディングワイヤ(41,411,412)は、コア(3)に跨るように設けられ、複数のリード(21,211,212)を電気的に接続する。封止部材(5)は、コア(3)と複数のボンディングワイヤ(41,411,412)を封止する。複数のリード(21,211,212)と複数のボンディングワイヤ(41,411,412)とで、コア(3)の周りに螺旋状の電路(コイル部)(6,61,62)を形成している。
上記構成により、リード(21,211,212)に配置されたコア(3)の周りに、複数のリード(21,211,212)と複数のボンディングワイヤ(41,411,412)とで螺旋状の電路(6,61,612)が形成される。これにより、配線のみでコイル部が形成されコアを備えていない構成に比べてインダクタンスが増加する。
本発明の第2態様に係るインダクタ(1)では、第1態様において、複数のリード(21,211,212)のうち2つ以上のリード(21,211,212)の各々は、インナリード部(23,231)と、アウタリード部(24)とを有する。インナリード部(23,231)は、コア(3)が配置され封止部材(5)に封止されている。アウタリード部(24)は、封止部材(5)から突出している。
上記構成により、インダクタ(1)のインダクタンスの大きさを容易に調整することができる。
本発明の第3態様に係るインダクタ(1)では、第1又は第2態様において、コア(3)の形状は、棒状である。
上記構成により、コア(3)を跨ぐようにボンディングワイヤ(41,411,412)を設けやすくなる。
本発明の第4態様に係るインダクタ(1)は、第1〜第3態様のいずれかにおいて、コア(第1コア)(3)とは別の第2コア(32)を更に備えている。第1コア(3)と第2コア(32)とで閉磁路を形成している。
上記構成により、インダクタ(1)のインダクタンスを増加することができる。
本発明の第5態様に係るインダクタ(1)では、第1〜第4態様のいずれかにおいて、複数のボンディングワイヤ(41,411,412)は、複数の第1ボンディングワイヤ(411)と、複数の第2ボンディングワイヤ(412)と、を含んでいる。複数の第1ボンディングワイヤ(411)は、複数のリード(21,211,212)のうち複数の第1リード(211)を電気的に接続している。複数の第2ボンディングワイヤ(412)は、複数のリード(21,211,212)のうち複数の第1リード(211)とは異なる複数の第2リード(212)を電気的に接続している。複数の第1リード(211)と複数の第1ボンディングワイヤ(411)とで、コア(3)の周りに螺旋状の第1電路(61)を形成している。複数の第2リード(212)と複数の第2ボンディングワイヤ(412)とで、コア(3)の周りに螺旋状の第2電路(62)を形成している。
上記構成により、第1電路(61)と第2電路(62)とが磁気的に結合された磁気結合型のインダクタ(1)を構成することができる。
本発明の第6態様に係る半導体デバイス(100)は、第1〜第5態様のいずれかのインダクタ(1)と、封止部材(5)に封止された半導体チップ(10)と、を備える。
上記構成により、インダクタ(1)を半導体パッケージに内蔵した半導体デバイス(100)を構成することができる。
本発明の第7態様に係る半導体デバイス(100)では、第6態様において、複数のリード(21,211,212)のうち少なくとも1つのリード(21,211,212)は、半導体チップ(10)と電気的に接続されている。
上記構成により、インダクタ(1)と半導体チップ(10)との間のインピーダンスを低減させることができる。
1 インダクタ
10 半導体チップ
100 半導体デバイス
21 インダクタ用リード(リード)
211 第1インダクタ用リード(第1リード)
212 第2インダクタ用リード(第2リード)
231 インダクタ用インナリード部(インナリード部)
24 アウタリード部
3 コア(第1コア)
32 第2コア
41 インダクタ用ボンディングワイヤ(ボンディングワイヤ)
411 第1インダクタ用ボンディングワイヤ(第1ボンディングワイヤ)
412 第2インダクタ用ボンディングワイヤ(第2ボンディングワイヤ)
5 封止部材
6 コイル部(電路)
61 第1コイル部(第1電路)
62 第2コイル部(第2電路)
10 半導体チップ
100 半導体デバイス
21 インダクタ用リード(リード)
211 第1インダクタ用リード(第1リード)
212 第2インダクタ用リード(第2リード)
231 インダクタ用インナリード部(インナリード部)
24 アウタリード部
3 コア(第1コア)
32 第2コア
41 インダクタ用ボンディングワイヤ(ボンディングワイヤ)
411 第1インダクタ用ボンディングワイヤ(第1ボンディングワイヤ)
412 第2インダクタ用ボンディングワイヤ(第2ボンディングワイヤ)
5 封止部材
6 コイル部(電路)
61 第1コイル部(第1電路)
62 第2コイル部(第2電路)
Claims (7)
- 複数のリードと、
前記複数のリードに配置されたコアと、
前記コアに跨るように設けられ、前記複数のリードを電気的に接続する複数のボンディングワイヤと、
前記コアと前記複数のボンディングワイヤを封止する封止部材と、を備え、
前記複数のリードと前記複数のボンディングワイヤとで、前記コアの周りに螺旋状の電路を形成している
ことを特徴とするインダクタ。 - 前記複数のリードのうち2つ以上のリードの各々は、前記コアが配置され前記封止部材に封止されたインナリード部と、前記封止部材から突出したアウタリード部と、を有する
ことを特徴とする請求項1に記載のインダクタ。 - 前記コアの形状は、棒状である
ことを特徴とする請求項1又は2に記載のインダクタ。 - 前記コアである第1コアとは別の第2コアを更に備え、
前記第1コアと前記第2コアとで閉磁路を形成している
ことを特徴とする請求項1〜3のいずれか1項に記載のインダクタ。 - 前記複数のボンディングワイヤは、前記複数のリードのうち複数の第1リードを電気的に接続する複数の第1ボンディングワイヤと、前記複数のリードのうち前記複数の第1リードとは異なる複数の第2リードを電気的に接続する複数の第2ボンディングワイヤと、を含み、
前記複数の第1リードと前記複数の第1ボンディングワイヤとで、前記コアの周りに螺旋状の第1電路を形成し、
前記複数の第2リードと前記複数の第2ボンディングワイヤとで、前記コアの周りに螺旋状の第2電路を形成している
ことを特徴とする請求項1〜4のいずれか1項に記載のインダクタ。 - 前記請求項1〜5のいずれか1項に記載のインダクタと、
前記封止部材に封止された半導体チップと、を備える
ことを特徴とする半導体デバイス。 - 前記複数のリードのうち少なくとも1つのリードは、前記半導体チップと電気的に接続されている
ことを特徴とする請求項6記載の半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017061545A JP2018164046A (ja) | 2017-03-27 | 2017-03-27 | インダクタ、半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017061545A JP2018164046A (ja) | 2017-03-27 | 2017-03-27 | インダクタ、半導体デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018164046A true JP2018164046A (ja) | 2018-10-18 |
Family
ID=63859407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017061545A Pending JP2018164046A (ja) | 2017-03-27 | 2017-03-27 | インダクタ、半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018164046A (ja) |
-
2017
- 2017-03-27 JP JP2017061545A patent/JP2018164046A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9780081B2 (en) | Chip package structure and manufacturing method therefor | |
US8184453B1 (en) | Increased capacity semiconductor package | |
JP4814639B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9443794B2 (en) | Semiconductor device | |
US20070215990A1 (en) | Method for making QFN package with power and ground rings | |
JP2016072376A (ja) | 半導体装置 | |
JP2014143373A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20150109284A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20150105923A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2008501242A (ja) | 可撓性リードフレーム構造および集積回路パッケージの形成方法 | |
US20170004914A1 (en) | Module and method for manufacturing the module | |
TWI768289B (zh) | 線圈及其製造方法 | |
JP2010186831A (ja) | 半導体装置 | |
JP5375891B2 (ja) | 半導体装置 | |
US20100295160A1 (en) | Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof | |
WO2006074312A2 (en) | Dual flat non-leaded semiconductor package | |
JP2023537272A (ja) | 集積された磁気アセンブリ | |
US11017934B2 (en) | Electronic module | |
JP2018164046A (ja) | インダクタ、半導体デバイス | |
JP2519806B2 (ja) | 樹脂封止型半導体装置 | |
TWI745525B (zh) | 用於半導體封裝物之導電夾連接佈置 | |
JP2017183417A (ja) | 半導体装置 | |
JP2018163983A (ja) | インダクタ、インダクタの製造方法 | |
JP2003234234A (ja) | トランス及びインダクタ並びにそれらの製造方法 | |
CN107507780B (zh) | 一种半导体封装方法及半导体结构 |