CN203339147U - 金属板多层线路基板芯片直放封装结构 - Google Patents

金属板多层线路基板芯片直放封装结构 Download PDF

Info

Publication number
CN203339147U
CN203339147U CN2013202779139U CN201320277913U CN203339147U CN 203339147 U CN203339147 U CN 203339147U CN 2013202779139 U CN2013202779139 U CN 2013202779139U CN 201320277913 U CN201320277913 U CN 201320277913U CN 203339147 U CN203339147 U CN 203339147U
Authority
CN
China
Prior art keywords
wiring board
multilayer wiring
metallic plate
pin
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2013202779139U
Other languages
English (en)
Inventor
梁志忠
陈灵芝
王新潮
梁新夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Xinzhilian Electronic Technology Co ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN2013202779139U priority Critical patent/CN203339147U/zh
Application granted granted Critical
Publication of CN203339147U publication Critical patent/CN203339147U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本实用新型涉及一种金属板多层线路基板芯片直放封装结构，它包括引脚（1），所述引脚（1）由多层金属线路层构成，相邻两层金属线路层之间通过导电柱子（3）相连接，所述引脚（1）正面电镀有第一金属层（4），所述引脚（1）背面设置有第二金属层（5），所述引脚（1）正面正装有芯片（2），所述芯片（2）正面与引脚（1）正面之间通过金属线（9）相连接，所述引脚（1）与引脚（1）之间以及引脚（1）外围的区域填充有多层不导电胶膜层（6）或环氧树脂层（7），所述导电柱子（3）底部与不导电胶膜层（6）或环氧树脂层（7）相齐平，所述芯片（2）和第一金属层（4）外围均包封有塑封料（8）。

Description

金属板多层线路基板芯片直放封装结构
技术领域
本实用新型涉及一种金属板多层线路基板芯片直放封装结构，属于半导体封装技术领域。
背景技术
传统多层线路基板的材质采用昂贵的有机板材作为主要的结构基板材料，然后在有机基板的单面或双面进行铜箔压粘→涂覆光阻剂→曝光、显影、开窗→蚀刻（保留线路）→进行铜箔蚀刻→剥除光阻剂→再进行第二层线路的铜箔压粘→涂覆光阻剂→曝光、显影、开窗→蚀刻（保留线路）→剥除光阻剂→进行第二层铜箔与第一层铜箔钻孔→金属材电镀填孔→研磨→涂覆绝缘绿漆→曝光、显影、开窗→镀上镍金或是镍钯金材。
传统的多层线路基板表面绝缘材料使用的是绿漆材料，然后在其绿漆的表面进行后续的装片、金属丝键合、环氧树脂塑封、植金属球以及塑封体切割成完整且单独的集成电路塑封体。
上述传统工艺方法存在以下不足和缺陷：
1、有机板材的成本要比金属板材贵出至少2~3倍的价格；
2、有机板材属于抗强酸碱性的耐腐蚀材料，所以对环境会造成严重的污染；
3、有机板材在多层线路的结构下容易产生不规则翘曲，所以要做到超薄（0.1mm）又要控制在低翘曲尺寸是相当难，在进行后需封装过程中的高温、高压以及不同材料融合的澎胀系数差异，无形中又增加了更多的不良率、成本以及报废所产生的环境的污染。
4、有机多层线路基板表面是因为采用了绿漆的材料，而绿漆材料的特性是遇到高温的时候绿漆本身就会开始发泡，所以有机基板就容易吸潮，当绿漆经过高低温冲击之后湿气会在高低温冲击的瞬间发生爆炸而开裂，所以封装结构体的可靠性等级始终都达不到第一级，勉强能够到第二级正常是在第三级的能力。
5、有机多层线路基板表面因为采用了绿漆的材料，而绿漆材料特性是遇到高温的时候绿漆本身就会开始发泡，所以有机多层线路基板表面就容易产生粉层，而在此基础上再进行后续热固型环氧树脂塑封，就会造成塑封体与有机多层线路基板之间发生开裂的缺陷。
发明内容
本实用新型的目的在于克服上述不足，提供一种金属板多层线路基板芯片直放封装结构，其基板采用金属材料，金属线路层采用化学镀金属物质打基础再进行电镀，不需要使用昂贵的有机物基板，大幅度降低了制作成本与环境的污染。 
本实用新型的目的是这样实现的：一种金属板多层线路基板芯片直放封装结构，它包括引脚，所述引脚由多层金属线路层构成，相邻两层金属线路层之间通过导电柱子相连接，所述引脚正面电镀有第一金属层，所述引脚背面设置有第二金属层，所述引脚正面正装有芯片，所述芯片正面与引脚正面之间通过金属线相连接，所述引脚与引脚之间以及引脚外围的区域填充有多层不导电胶膜层或环氧树脂层，所述导电柱子底部与不导电胶膜层或环氧树脂层底部相齐平，所述芯片和第一金属层外围均包封有塑封料。
所述引脚与引脚正面之间跨接有被动元件。
所述引脚与引脚之间设置有静电释放圈，所述芯片倒装于引脚和静电释放圈正面。
所述芯片上方设置有散热器。
所述引脚正面设置有多个芯片，所述芯片与芯片之间通过金属线相连接。
所述引脚背面的第二金属层采用金属球代替。
所述引脚及环氧树脂层背面覆盖有不导电胶膜或绿漆，所述金属球露出不导电胶膜或绿漆外。
所述环氧树脂层采用热固型环氧树脂。
与现有技术相比，本实用新型具有以下有益效果：
1、金属板多层线路基板板材的成本要比金属板材低非常的多；
2、金属板多层线路基板板材属于环保性绿色材料，所以不会对环境造成污染；
3、金属板多层线路基板所有层面都采用的是热固型环氧树脂，因其材料特性的稳定不会因为高温、高压等冲击而产生发泡现象吸收大量的潮气，当然经过高低温冲击之后湿气不会在高低温冲击的瞬间发生爆炸而开裂，所以封装结构体的可靠性能力就容易达到很好的效果；
4、金属板多层线路基板所有层面都采用的是热固型环氧树脂，与后续要在进行热固型环氧树脂塑封所使用的材料几乎完全相同，所以不会因为不同物质不同的材料特性而造成应力破坏的问题。
附图说明
图1为本实用新型一种金属板多层线路基板芯片直放封装结构实施例1的示意图。
图2为图1的俯视图。
图3为本实用新型一种金属板多层线路基板芯片直放封装结构实施例2的示意图。
图4为图3的俯视图。
图5为本实用新型一种金属板多层线路基板芯片直放封装结构实施例3的示意图。
图6为图5的俯视图。
图7为本实用新型一种金属板多层线路基板芯片直放封装结构实施例4的示意图。
图8为图7的俯视图。
图9为本实用新型一种金属板多层线路基板芯片直放封装结构实施例5的示意图。
图10为图9的俯视图。
图11为本实用新型一种金属板多层线路基板芯片直放封装结构实施例6的示意图。
图12为图11的俯视图。
图13为本实用新型一种金属板多层线路基板芯片直放封装结构实施例7的示意图。
图14为图13的俯视图。
图15为本实用新型一种金属板多层线路基板芯片直放封装结构实施例8的示意图。
图16为图15的俯视图。
图17为本实用新型一种金属板多层线路基板芯片直放封装结构实施例9的示意图。
图18为图17的俯视图。
其中：
引脚1
芯片2
导电柱子3
第一金属层4
第二金属层5
不导电胶膜层6
环氧树脂层7
塑封料8
金属线9
被动元件10
静电释放圈11
散热器12
金属球13
不导电胶膜或绿漆14。
具体实施方式
实施例1：单芯片直放四面无引脚
参见图1、图2，本实用新型一种金属板多层线路基板芯片直放封装结构，它包括引脚1，所述引脚1由多层金属线路层构成，相邻两层金属线路层之间通过导电柱子3相连接，所述引脚1正面电镀有第一金属层4，所述引脚1背面设置有第二金属层5，所述引脚1正面正装有芯片2，所述芯片2正面与引脚1正面之间通过金属线9相连接，所述引脚1与引脚1之间以及引脚1外围的区域填充有多层不导电胶膜层6或环氧树脂层7，所述导电柱子3底部与不导电胶膜层6或环氧树脂层7底部相齐平，所述芯片2和第一金属层4外围均包封有塑封料8。
所述不导电胶膜层6或环氧树脂层7采用热固型环氧树脂。
实施例2：单芯片直放四面无引脚+被动元件
参见图3、图4，实施例2与实施例1的区别在于所述引脚1与引脚1正面之间跨接有被动元件10。
实施例3：单芯片直放四面无引脚+静电释放圈
参见图5、图6，实施例3与实施例1的区别在于所述引脚1与引脚1之间设置有静电释放圈11，所述芯片2直装于引脚1和静电释放圈11正面，所述芯片2正面与静电释放圈11正面之间通过金属线9相连接。
实施例4：单芯片直放四面无引脚+散热器
参见图7、图8，实施例4与实施例1的区别在于：所述芯片2上方设置有散热器12。
实施例5：单芯片直放四面无引脚+被动元件+静电释放圈
参见图9、图10，实施例5与实施例2的区别在于所述引脚1与引脚1之间设置有静电释放圈11，所述芯片2直装于引脚1和静电释放圈11正面，所述芯片2正面与静电释放圈11正面之间通过金属线9相连接。
实施例6：单芯片直放四面无引脚+被动元件+散热器
参见图11、图12，实施例6与实施例2的区别在于所述芯片2上方设置有散热器12。
实施例7：单芯片直放四面无引脚+被动元件+散热器+静电释放圈
参见图13、图14，实施例7与实施例6的区别在于所述引脚1与引脚1之间设置有静电释放圈11，所述芯片2直装于引脚1和静电释放圈11正面，所述芯片2正面与静电释放圈11正面之间通过金属线9相连接。
实施例8：多芯片直装四面无引脚
参见图15、图16，实施例8与实施例1的区别在于所述引脚1正面设置有多个芯片2，所述芯片2正面与芯片2正面之间通过金属线9相连接。
实施例9：单芯片直放球栅阵列
参见图17、图18，实施例9与实施例1的区别在于所述引脚1背面的第二金属层5采用金属球13代替。
所述引脚1及环氧树脂层7背面覆盖有不导电胶膜或绿漆14，所述金属球13露出不导电胶膜或绿漆14外。

Claims (19)

1.一种金属板多层线路基板芯片直放封装结构，其特征在于：它包括引脚（1），所述引脚（1）由多层金属线路层构成，相邻两层金属线路层之间通过导电柱子（3）相连接，所述引脚（1）正面电镀有第一金属层（4），所述引脚（1）背面设置有第二金属层（5），所述引脚（1）正面正装有芯片（2），所述芯片（2）正面与引脚（1）正面之间通过金属线（9）相连接，所述引脚（1）与引脚（1）之间以及引脚（1）外围的区域填充有多层不导电胶膜层（6）或环氧树脂层（7），所述导电柱子（3）底部与不导电胶膜层（6）或环氧树脂层（7）相齐平，所述芯片（2）和第一金属层（4）外围均包封有塑封料（8）。
2.根据权利要求1所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）与引脚（1）正面之间跨接有被动元件（10）。
3.根据权利要求1或2所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）与引脚（1）之间设置有静电释放圈（11），所述芯片（2）直装于引脚（1）和静电释放圈（11）正面，所述芯片（2）正面与静电释放圈（11）正面之间通过金属线（9）相连接。
4.根据权利要求1或2所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述芯片（2）上方设置有散热器（12）。
5.根据权利要求3所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述芯片（2）上方设置有散热器（12）。
6.根据权利要求1或2所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）正面设置有多个芯片（2），所述芯片（2）与芯片（2）之间通过金属线（9）相连接。
7.根据权利要求3所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）正面设置有多个芯片（2），所述芯片（2）与芯片（2）之间通过金属线（9）相连接。
8.根据权利要求4所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）正面设置有多个芯片（2），所述芯片（2）与芯片（2）之间通过金属线（9）相连接。
9.根据权利要求5所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）正面设置有多个芯片（2），所述芯片（2）与芯片（2）之间通过金属线（9）相连接。
10.根据权利要求1或2所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）背面的第二金属层（5）采用金属球（13）代替。
11.根据权利要求3所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）背面的第二金属层（5）采用金属球（13）代替。
12.根据权利要求4所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）背面的第二金属层（5）采用金属球（13）代替。
13.根据权利要求5所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）背面的第二金属层（5）采用金属球（13）代替。
14.根据权利要求6所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）背面的第二金属层（5）采用金属球（13）代替。
15.根据权利要求7所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）背面的第二金属层（5）采用金属球（13）代替。
16.根据权利要求8所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）背面的第二金属层（5）采用金属球（13）代替。
17.根据权利要求9所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）背面的第二金属层（5）采用金属球（13）代替。
18.根据权利要求1或2所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述引脚（1）及环氧树脂层（7）背面覆盖有不导电胶膜或绿漆（14），所述金属球（13）露出不导电胶膜或绿漆（14）外。
19.根据权利要求1所述的一种金属板多层线路基板芯片直放封装结构，其特征在于：所述不导电胶膜层（6）或环氧树脂层（7）采用热固型环氧树脂。
CN2013202779139U 2013-05-20 2013-05-20 金属板多层线路基板芯片直放封装结构 Expired - Lifetime CN203339147U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013202779139U CN203339147U (zh) 2013-05-20 2013-05-20 金属板多层线路基板芯片直放封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013202779139U CN203339147U (zh) 2013-05-20 2013-05-20 金属板多层线路基板芯片直放封装结构

Publications (1)

Publication Number Publication Date
CN203339147U true CN203339147U (zh) 2013-12-11

Family

ID=49707809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013202779139U Expired - Lifetime CN203339147U (zh) 2013-05-20 2013-05-20 金属板多层线路基板芯片直放封装结构

Country Status (1)

Country Link
CN (1) CN203339147U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507780A (zh) * 2017-08-09 2017-12-22 杰群电子科技（东莞）有限公司 一种半导体封装方法及半导体结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507780A (zh) * 2017-08-09 2017-12-22 杰群电子科技（东莞）有限公司 一种半导体封装方法及半导体结构
CN107507780B (zh) * 2017-08-09 2020-05-12 杰群电子科技（东莞）有限公司 一种半导体封装方法及半导体结构

Similar Documents

Publication Publication Date Title
CN103489792A (zh) 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103456645B (zh) 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
CN103390563A (zh) 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
CN205039151U (zh) 一种堆叠型芯片封装结构
CN105161466A (zh) 高功率器件扇出型封装结构及生产工艺
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN105161474A (zh) 扇出型封装结构及其生产工艺
CN203339147U (zh) 金属板多层线路基板芯片直放封装结构
CN103400770A (zh) 先封后蚀芯片倒装凸点三维系统级金属线路板及工艺方法
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN203339159U (zh) 金属板多层线路基板芯片倒装封装结构
CN107093588B (zh) 一种芯片双面垂直封装结构及封装方法
CN205039150U (zh) 一种芯片封装结构
CN203339156U (zh) 金属板多层线路基板结构
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN203339158U (zh) 金属板多层线路基板多芯片堆叠封装结构
CN204348708U (zh) 一种扇出型圆片级芯片倒装封装结构
CN207183250U (zh) 一种生物识别芯片的封装结构
CN202678302U (zh) 一种扇出型圆片级芯片封装结构
CN203339157U (zh) 金属板多层线路基板芯片正装封装结构
CN103441078A (zh) 先封后蚀三维系统级芯片正装堆叠封装结构及工艺方法
CN204375727U (zh) 一种高散热芯片嵌入式重布线封装结构
CN103311216B (zh) 高密度多层线路芯片倒装封装结构及制作方法
CN103824820A (zh) 引线框区域阵列封装技术
CN102856290B (zh) 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160429

Address after: 214434 Jiangyin, Jiangsu, Chengjiang city street, Long Hill Road, No. 78

Patentee after: Jiangyin Xinzhilian Electronic Technology Co.,Ltd.

Address before: 214434 Jiangyin, Jiangsu Province, the development of mountain road, No. 78, No.

Patentee before: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20131211