CN105161466A - 高功率器件扇出型封装结构及生产工艺 - Google Patents

高功率器件扇出型封装结构及生产工艺 Download PDF

Info

Publication number
CN105161466A
CN105161466A CN201510398907.2A CN201510398907A CN105161466A CN 105161466 A CN105161466 A CN 105161466A CN 201510398907 A CN201510398907 A CN 201510398907A CN 105161466 A CN105161466 A CN 105161466A
Authority
CN
China
Prior art keywords
chip
layer
dielectric material
laminate
blind hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510398907.2A
Other languages
English (en)
Other versions
CN105161466B (zh
Inventor
郭学平
郝虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510398907.2A priority Critical patent/CN105161466B/zh
Publication of CN105161466A publication Critical patent/CN105161466A/zh
Application granted granted Critical
Publication of CN105161466B publication Critical patent/CN105161466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种高功率器件扇出型封装结构及生产工艺，其特征是包括芯板，芯板上的槽体中设置芯片；所述芯板、芯片、下层介质材料和上层介质材料压合在一起；所述上层介质材料位于芯板背面的正上方，上层介质材料的表面设有金属层，在上层介质材料上设有开口，开口位于芯片背面的正上方，在开口中填充热沉；在所述下层介质材料的下表面设有阻焊层，在阻焊层中布置RDL线路层，RDL线路层的焊盘上设有BGA球；在所述下层介质材料上设有激光盲孔，激光盲孔中填充电镀金属，RDL线路层通过激光盲孔中的电镀金属与芯片正面的焊盘互连。在所述芯片的表面包覆树脂层。本发明解决了高功率器件进行扇出型封装的散热问题；并且工艺简单与多数芯片相兼容。

Description

高功率器件扇出型封装结构及生产工艺
技术领域
本发明涉及一种高功率器件扇出型封装结构及生产工艺，属于微电子先进封装技术领域。
背景技术
传统的扇出型封装结构件器件埋置在树脂中，通过正面进行散热，该结构热阻比较大，适用于低功率器件的封装。
目前主流的扇出型封装还是基于晶圆工艺基础上的注塑（molding）方式，其中主要的扇出的RDL应用溅射金属薄膜作为种子层或圆片的方式，该结构所制作的封装的热管理性能有很大的限制；另外工艺方面也是具有成本高，工艺复杂等特点，所以导致了成本高和性能不高等特点。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种高功率器件扇出型封装结构，解决了高功率器件进行扇出型封装的散热问题。
本发明还提供一种高功率器件扇出型封装结构的生产工艺，解决了芯片没有背金属的情况也可以通过化铜电镀的方式进行制作热沉，工艺简单与多数芯片相兼容。
按照本发明提供的技术方案，所述高功率器件扇出型封装结构，其特征是：包括芯板，芯板上开设有连通芯板正反面的槽体，槽体中设置芯片；所述芯板、芯片、位于芯片正面的下层介质材料和位于芯片背面的上层介质材料压合在一起，芯片正面的焊盘嵌入下层介质材料中；所述上层介质材料位于芯板背面的正上方，上层介质材料的表面设有金属层，在上层介质材料上设有开口，开口位于芯片背面的正上方，在开口中填充热沉；在所述下层介质材料的下表面设有阻焊层，在阻焊层中布置RDL线路层，RDL线路层的焊盘上设有BGA球；在所述下层介质材料上设有激光盲孔，激光盲孔中填充电镀金属，RDL线路层通过激光盲孔中的电镀金属与芯片正面的焊盘互连。
进一步的，在所述芯片的表面包覆树脂层。
进一步的，所述槽体的高度和宽度与芯片相匹配。
所述高功率器件扇出型封装结构的生产工艺，其特征是，包括以下步骤：
（1）在芯片表面制作树脂层；
（2）在制作树脂层后的芯片背面贴装临时结合的耐高温胶膜；
（3）使用和芯片厚度相匹配的芯板，在芯板上制作与芯片厚度和宽度相匹配的槽体，将芯片嵌入到槽体内；
（4）压合备料：将已经嵌入芯片的芯板放置于上层层压板和下层层压板中间，上层层压板和下层层压板采用带铜箔的介质材料或不带铜箔的介质材料；
（5）将步骤（4）的压合备料层叠好后压合在一起，将芯片正面的焊盘嵌入下层层压板的介质材料中；
（6）将上层层压板和下层层压板表面的铜全部减掉；
（7）在下层层压板上对应芯片焊盘的位置制作激光盲孔，激光盲孔由下层层压板的表面延伸至焊盘的表面；
（8）在激光盲孔的内壁进行金属化，再通过电镀将激光盲孔全部填充引出芯片上I/O，在下层层压板的表面表面形成金属层；同时，在上层压板的表面电镀金属层；
（9）在金属层上制作扇出的RDL线路层；
（10）在上层层压板的介质材料上通过激光划槽的方式钻孔，孔位于槽体边缘的正上方；
（11）将上层层压板的介质材料以及临时键合的耐高温胶膜剥离，裸露出芯片的背面，在上层层压板上形成开口；
（12）在开口处电镀用于散热的热沉；
（13）在下层层压板的外表面压合阻焊层；
（14）在阻焊层上开窗口，露出用于植球的焊盘；
（15）在步骤（14）露出的焊盘上进行植BGA球，从形成整个封装结构。
进一步的，所述上层层压板和下层层压板采用带铜箔的RCC材料、不带铜箔的ABF材料或半固化材料。
进一步的，所述槽体内壁和芯片之间的间隙与钻孔连通。
本发明具有以下优点：
（1）本发明所述封装结构具有高的散热性能，能够适用于高功率器件；
（2）本发明工艺简单，对于芯片的种类的兼容性比较好，直接通过芯片整体的亚胺化避免的在芯片的背面进行金属化处理等步骤，节约成本；
（3）本发明所述封装结构中，芯片的焊盘嵌入到介质材料中，然后通过化铜电镀盲孔的方式进行扇出，通过这种方式能够很好的控制其良率和可靠性，另外该结构采用的是嵌入式的结构，从而可以解决了器件封装过程对贴片工艺设备的依赖，可以节约其设备的成本也适合于大尺寸板级封装；
（4）本发明基于有机基板工艺开展的板级扇出型封装技术具有成本低，可适用于大规模生产等特点。
附图说明
图1为芯片亚胺化后的示意图。
图2为在芯片背面贴装耐高温胶膜的示意图。
图3为将芯片嵌入芯板的示意图。
图4为压合备料的示意图。
图5为层压后的示意图。
图6为减铜后的示意图。
图7为制作激光盲孔的示意图。
图8为填孔电镀后的示意图。
图9为制作RDL线路层的示意图。
图10为在芯片背面层压板上开孔的示意图。
图11为芯片背面介质材料和耐高温胶膜剥离后的示意图。
图12为制作热沉的示意图。
图13为表面阻焊压合的示意图。
图14为在阻焊层开窗的示意图。
图15为本发明所述封装结构的示意图。
图中序号：芯片1、树脂层2、耐高温胶膜3、芯板4、槽体5、上层层压板6-1、下层层压板6-2、焊盘7、激光盲孔8、金属层9、RDL线路层10、孔11、开口12、热沉13、阻焊层14、BGA球15、下层介质材料16、上层介质材料17。
具体实施方式
下面结合具体附图对本发明作进一步说明。
下文将参考附图更完整地描述本公开内容，其中在附图中显示了本公开内容的实施方式。但是这些实施方式可以用许多不同形式来实现并且不应该被解释为限于本文所述的实施方式。相反地，提供这些实例以使得本公开内容将是透彻和完整的，并且将全面地向本领域的熟练技术人员表达本公开内容的范围。应当注意，虽然在下文将描述一个相对完整的芯片封装器件的制作工艺，但是其中有的工艺步骤是可选的，并且存在替换的实施方式。
如图15所示，所述高功率器件扇出型封装结构，包括芯板4，芯板4上开设有连通芯板4正反面的槽体5，槽体5中设置芯片1，槽体5的高度和宽度与芯片1相匹配；所述芯板4、芯片1、位于芯片1正面的下层介质材料16和位于芯片1背面的上层介质材料17压合在一起，芯片1正面的焊盘7嵌入下层介质材料16中；所述上层介质材料17位于芯板4背面的正上方，上层介质材料17的表面设有金属层9，在上层介质材料17上设有开口12，开口12位于芯片1背面的正上方，在开口12中填充热沉13；在所述下层介质材料16的下表面设有阻焊层14，在阻焊层14中布置RDL线路层10，RDL线路层10的焊盘上设有BGA球15；在所述下层介质材料16上设有激光盲孔8，激光盲孔8中填充电镀金属，RDL线路层10通过激光盲孔8中的电镀金属与芯片1正面的焊盘7互连；
在所述芯片1的侧表面（除焊盘7与激光盲孔8连通的区域以外）包覆树脂层2；该树脂层2可以采用聚酰亚胺经亚胺化后得到的亚胺化层或其他树脂层。
所述高功率器件扇出型封装结构的生产工艺，包括以下步骤：
（1）芯片表面树脂层制作：如图1所示，在芯片表面制作树脂层，具体可以采用喷涂等方式，树脂可以采用聚酰亚胺等；具体如：将芯片浸泡在流动性非常好的聚酰亚胺胶体内，在芯片1的表面形成一层很薄的均匀的聚酰亚胺胶体，高温度处理在芯片1表面形成树脂层2；
（2）芯片背面临时耐高温保护：如图2所示，在步骤（1）处理后的芯片1背面贴装临时结合的耐高温胶膜3，胶膜采用耐高温材质，如高温胶带等；在芯片背面贴装耐高温胶膜的目的是保护芯片背面的亚胺化表面以及能够在后期的压合后将芯片背面的介质层剥离，起到临时保护和临时键合的作用；
（3）芯片的嵌入贴装：如图3所示，使用和芯片1厚度相匹配的芯板4，通过激光等方式在芯板4上制作与芯片1相匹配的槽体5，将芯片1嵌入到槽体5内；该槽体5一方面能够将芯片1很好地固定，另一方面也可以保证芯片1的贴装精度；
（4）压合备料：如图4所示，将已经嵌入芯片1的芯板4放置于上层层压板6-1和下层层压板6-2中间，上层层压板6-1和下层层压板6-2采用带铜箔的介质材料或不带铜箔的介质材料，如带铜箔的RCC材料或不带铜箔的ABF材料；
（5）层压：如图5所示，使用高温压机或真空压机将步骤（4）的压合备料层叠好后进行层压，从而将芯片1正面的焊盘7嵌入下层层压板6-2的介质材料中；
（6）减铜：如图6所示，将上层层压板6-1和下层层压板6-2表面的铜全部减掉；
（7）激光盲孔：如图7所示，在下层层压板6-2上对应芯片1焊盘7的位置制作激光盲孔8，激光盲孔8一方面要将下层层压板6-2的介质层去除干净另外还要将芯片1焊盘7表面的树脂层2清除干净；
（8）填孔电镀：如图8所示，通过化铜方式在激光盲孔8的内壁进行金属化然后再通过电镀的方式将激光盲孔8全部填充引出芯片上I/O，在下层层压板6-2的表面表面形成金属层9；同时，在上层压板6-1的表面电镀金属层9；
（9）扇出线路制作：如图9所示，在金属层9上制作扇出的RDL线路层10；
（10）激光开槽：如图10所示，在上层层压板6-1的介质材料上通过激光划槽的方式钻孔11，钻孔11位于芯板4上槽体5的边缘正上方，并且槽体5内壁和芯片1之间的间隙与钻孔11连通；
（11）介质层剥离：如图11所示，将上层层压板6-1的介质材料以及临时键合的耐高温胶膜3进行剥离，裸露出芯片1的背面，在上层层压板6-1上形成开口12；
（12）背面热沉制作：如图12所示，通过化铜电镀的方式在开口12处单面电镀用于散热的热沉13，从而形成高散热性能的封装结构；
（13）阻焊压合：如图13所示，在下层层压板6-2的外表面压合阻焊层14，阻焊层14可以采用阻焊绿油；
（14）阻焊层开窗：如图14所示，在阻焊层14上开窗口，露出用于植球的焊盘；
（15）植球：如图15所示，在焊盘上进行植BGA球15，从形成整个封装结构。
本发明具有以下优点：
（1）本发明所述封装结构具有高的散热性能，能够适用于高功率器件；
（2）本发明工艺简单，对于芯片的种类的兼容性比较好，直接通过芯片整体的亚胺化避免的在芯片的背面进行金属化处理等步骤，节约成本；
（3）本发明所述封装结构中，芯片的焊盘嵌入到介质材料中，然后通过化铜电镀盲孔的方式进行扇出，通过这种方式能够很好的控制其良率和可靠性，另外该结构采用的是嵌入式的结构，从而可以解决了器件封装过程对贴片工艺设备的依赖，可以节约其设备的成本也适合于大尺寸板级封装；
（4）本发明基于有机基板工艺开展的板级扇出型封装技术具有成本低，可适用于大规模生产等特点。

Claims (6)

1.一种高功率器件扇出型封装结构，其特征是：包括芯板（4），芯板（4）上开设有连通芯板（4）正反面的槽体（5），槽体（5）中设置芯片（1）；所述芯板（4）、芯片（1）、位于芯片（1）正面的下层介质材料（16）和位于芯片（1）背面的上层介质材料（17）压合在一起，芯片（1）正面的焊盘（7）嵌入下层介质材料（16）中；所述上层介质材料（17）位于芯板（4）背面的正上方，上层介质材料（17）的表面设有金属层（9），在上层介质材料（17）上设有开口（12），开口（12）位于芯片（1）背面的正上方，在开口（12）中填充热沉（13）；在所述下层介质材料（16）的下表面设有阻焊层（14），在阻焊层（14）中布置RDL线路层（10），RDL线路层（10）的焊盘上设有BGA球（15）；在所述下层介质材料（16）上设有激光盲孔（8），激光盲孔（8）中填充电镀金属，RDL线路层（10）通过激光盲孔（8）中的电镀金属与芯片（1）正面的焊盘（7）互连。
2.如权利要求1所述的高功率器件扇出型封装结构，其特征是：在所述芯片（1）的表面包覆树脂层（2）。
3.如权利要求1所述的高功率器件扇出型封装结构，其特征是：所述槽体（5）的高度和宽度与芯片（1）相匹配。
4.一种高功率器件扇出型封装结构的生产工艺，其特征是，包括以下步骤：
（1）在芯片（1）表面制作树脂层（2）；
（2）在制作树脂层（2）后的芯片（1）背面贴装临时结合的耐高温胶膜（3）；
（3）使用和芯片（1）厚度相匹配的芯板（4），在芯板（4）上制作与芯片（1）厚度和宽度相匹配的槽体（5），将芯片（1）嵌入到槽体（5）内；
（4）压合备料：将已经嵌入芯片（1）的芯板（4）放置于上层层压板（6-1）和下层层压板（6-2）中间，上层层压板（6-1）和下层层压板（6-2）采用带铜箔的介质材料或不带铜箔的介质材料；
（5）将步骤（4）的压合备料层叠好后压合在一起，将芯片（1）正面的焊盘（7）嵌入下层层压板（6-2）的介质材料中；
（6）将上层层压板（6-1）和下层层压板（6-2）表面的铜全部减掉；
（7）在下层层压板（6-2）上对应芯片（1）焊盘（7）的位置制作激光盲孔（8），激光盲孔（8）由下层层压板（6-2）的表面延伸至焊盘（7）的表面；
（8）在激光盲孔（8）的内壁进行金属化，再通过电镀将激光盲孔（8）全部填充引出芯片上I/O，在下层层压板（6-2）的表面表面形成金属层（9）；同时，在上层压板（6-1）的表面电镀金属层（9）；
（9）在金属层（9）上制作扇出的RDL线路层（10）；
（10）在上层层压板（6-1）的介质材料上通过激光划槽的方式钻孔（11），孔（11）位于槽体（5）边缘的正上方；
（11）将上层层压板（6-1）的介质材料以及临时键合的耐高温胶膜（3）剥离，裸露出芯片（1）的背面，在上层层压板（6-1）上形成开口（12）；
（12）在开口（12）处电镀用于散热的热沉（13）；
（13）在下层层压板（6-2）的外表面压合阻焊层（14）；
（14）在阻焊层（14）上开窗口，露出用于植球的焊盘；
（15）在步骤（14）露出的焊盘上进行植BGA球（15），从形成整个封装结构。
5.如权利要求4所述的高功率器件扇出型封装结构的生产工艺，其特征是：所述上层层压板（6-1）和下层层压板（6-2）采用带铜箔的RCC材料、不带铜箔的ABF材料或半固化材料。
6.如权利要求4所述的高功率器件扇出型封装结构的生产工艺，其特征是：所述槽体（5）内壁和芯片（1）之间的间隙与钻孔（11）连通。
CN201510398907.2A 2015-07-08 2015-07-08 高功率器件扇出型封装结构及生产工艺 Active CN105161466B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510398907.2A CN105161466B (zh) 2015-07-08 2015-07-08 高功率器件扇出型封装结构及生产工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510398907.2A CN105161466B (zh) 2015-07-08 2015-07-08 高功率器件扇出型封装结构及生产工艺

Publications (2)

Publication Number Publication Date
CN105161466A true CN105161466A (zh) 2015-12-16
CN105161466B CN105161466B (zh) 2018-04-17

Family

ID=54802281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510398907.2A Active CN105161466B (zh) 2015-07-08 2015-07-08 高功率器件扇出型封装结构及生产工艺

Country Status (1)

Country Link
CN (1) CN105161466B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109286128A (zh) * 2017-07-21 2019-01-29 住友电工光电子器件创新株式会社 光学发射机器件
CN109887900A (zh) * 2019-03-08 2019-06-14 中国科学院微电子研究所 带有软硬结合板的大尺寸芯片系统封装结构及其制作方法
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
TWI695465B (zh) * 2017-11-08 2020-06-01 南韓商三星電子股份有限公司 扇出型半導體封裝
CN114867195A (zh) * 2022-06-15 2022-08-05 深圳市纽菲斯新材料科技有限公司 一种多层线路板及其制备工艺和应用
CN115312469A (zh) * 2022-09-06 2022-11-08 上海美维科技有限公司 基于有机载板的rdl封装结构及制备方法
WO2023272645A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 封装芯片及其制作方法、再布线封装芯片及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070087547A1 (en) * 2005-10-13 2007-04-19 Chen Shang W Wafer structure with electroless plating metal connecting layer and method for fabricating the same
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
CN101330026A (zh) * 2007-06-21 2008-12-24 新光电气工业株式会社 电子器件以及制造电子器件的方法
CN103985695A (zh) * 2014-05-19 2014-08-13 中国科学院微电子研究所 一种扇出型封装结构及其制作工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070087547A1 (en) * 2005-10-13 2007-04-19 Chen Shang W Wafer structure with electroless plating metal connecting layer and method for fabricating the same
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
CN101330026A (zh) * 2007-06-21 2008-12-24 新光电气工业株式会社 电子器件以及制造电子器件的方法
CN103985695A (zh) * 2014-05-19 2014-08-13 中国科学院微电子研究所 一种扇出型封装结构及其制作工艺

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109286128A (zh) * 2017-07-21 2019-01-29 住友电工光电子器件创新株式会社 光学发射机器件
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
TWI695465B (zh) * 2017-11-08 2020-06-01 南韓商三星電子股份有限公司 扇出型半導體封裝
CN109887900A (zh) * 2019-03-08 2019-06-14 中国科学院微电子研究所 带有软硬结合板的大尺寸芯片系统封装结构及其制作方法
WO2023272645A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 封装芯片及其制作方法、再布线封装芯片及其制作方法
CN114867195A (zh) * 2022-06-15 2022-08-05 深圳市纽菲斯新材料科技有限公司 一种多层线路板及其制备工艺和应用
CN115312469A (zh) * 2022-09-06 2022-11-08 上海美维科技有限公司 基于有机载板的rdl封装结构及制备方法

Also Published As

Publication number Publication date
CN105161466B (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN105161466A (zh) 高功率器件扇出型封装结构及生产工艺
KR102071522B1 (ko) 극박의 매설식 다이 모듈 및 그 제조 방법
CN204614786U (zh) 高密度电路薄膜
CN103904057B (zh) PoP封装结构及制造工艺
CN105161474B (zh) 扇出型封装结构及其生产工艺
CN103794587B (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
TW200941659A (en) Thermally enhanced package with embedded metal slug and patterned circuitry
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN102034768B (zh) 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
TW201027697A (en) Mount board and semiconductor module
TW201314853A (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
CN105448856B (zh) 芯片封装结构、制作方法及芯片封装基板
CN104299919B (zh) 无芯层封装结构及其制造方法
CN103985647A (zh) 一种制备铜柱凸点的方法
KR101383002B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
CN101908510B (zh) 具有散热封装结构的半导体装置及其制作方法
CN103400770B (zh) 先封后蚀芯片倒装凸点三维系统级金属线路板及工艺方法
WO2018219220A1 (zh) 一种半埋入线路基板结构及其制造方法
CN104465642A (zh) 基于有机基板的多层芯片的扇出型封装结构及封装方法
WO2024016517A1 (zh) 立体封装结构及其制作方法
CN116646259A (zh) 封装结构及封装方法
CN210745645U (zh) 电路板及半导体封装体
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN208093541U (zh) 封装体
CN204375727U (zh) 一种高散热芯片嵌入式重布线封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20151216

Assignee: Huajin semiconductor (Jiashan) Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2021980017402

Denomination of invention: Fan out packaging structure and production technology of high power devices

Granted publication date: 20180417

License type: Exclusive License

Record date: 20220111

EE01 Entry into force of recordation of patent licensing contract