CN103985647A - 一种制备铜柱凸点的方法 - Google Patents

一种制备铜柱凸点的方法 Download PDF

Info

Publication number
CN103985647A
CN103985647A CN201410218948.4A CN201410218948A CN103985647A CN 103985647 A CN103985647 A CN 103985647A CN 201410218948 A CN201410218948 A CN 201410218948A CN 103985647 A CN103985647 A CN 103985647A
Authority
CN
China
Prior art keywords
seed layer
substrate
salient point
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410218948.4A
Other languages
English (en)
Other versions
CN103985647B (zh
Inventor
刘文龙
于中尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, National Center for Advanced Packaging Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN201410218948.4A priority Critical patent/CN103985647B/zh
Publication of CN103985647A publication Critical patent/CN103985647A/zh
Application granted granted Critical
Publication of CN103985647B publication Critical patent/CN103985647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明公开了一种制备铜柱凸点的方法，采用局部金属种子层技术以及多层感光干膜技术，包括：在介质层上制备一层导电的金属种子层；在金属种子层上制备焊盘、外层线路图形和一条电镀引线；对金属种子层进行刻蚀，留下焊盘所处的凸点区域的局部金属种子层，凸点区域之外的金属种子层全部去除，得到第一基片；在第一基片上制备一层绿油层，并将凸点区域的绿油层除去，得到第二基片；在第二基片上依次制备多层干膜，然后对凸点区域的焊盘之上的多层干膜进行光刻，直至露出凸点区域的焊盘，在焊盘上形成刻蚀盲孔，得到第三基片；对第三基片进行电镀，在焊盘之上的刻蚀盲孔中镀铜，然后去除多层干膜和焊盘周边的局部金属种子层，于焊盘上形成铜柱凸点。

Description

一种制备铜柱凸点的方法
技术领域
本发明涉及封装技术领域，尤其是一种在封装基板或PCB板上制备铜柱凸点的方法。
背景技术
在COB封装及FC封装中，由于基板与芯片之间热膨胀系数的差异，当温度发生变化时，芯片和基板之间的连接凸点会产生较大的应力，为了减小热应力提高封装的可靠性，常采用柱状凸点来连接芯片和基板。相比于焊料凸点，铜柱凸点的高度大，同时铜具有较好的韧性，大大缓解了凸点上的应力。
现有技术中大部分都是在芯片上制备出铜柱凸点，然后将带有铜柱凸点的芯片键合到基板或者PCB上，此种工艺中由于铜柱凸点是在芯片上形成的，其直径和高度受到很大的限制，同时由于是在晶圆上电镀铜柱凸点，其效率和成本相对较高，不适合制备大直径、高深宽比的铜柱凸点。
同时，现有的基板凸点技术是采用电镀引线的方式，每个待电镀的凸点下面的焊盘都要引出一根电镀引线，以保证其导电，这样就增加了制备难度和图形的复杂程度。同时电镀完成后，电镀引线也不能完全去除，进一步增加了工艺复杂度。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种制备铜柱凸点的方法，以实现大直径、高深宽比铜柱凸点的制备，并降低工艺复杂度。
(二)技术方案
为达到上述目的，本发明提供了一种制备铜柱凸点的方法，该方法采用局部金属种子层技术以及多层感光干膜技术来实现铜柱凸点的制备，具体包括：
步骤10：在介质层上制备一层导电的金属种子层；
步骤20：在金属种子层上制备焊盘、外层线路图形和一条电镀引线；
步骤30：对金属种子层进行刻蚀，留下焊盘所处的凸点区域的局部金属种子层，凸点区域之外的金属种子层全部去除，得到第一基片；
步骤40：在第一基片上制备一层绿油层，并将凸点区域的绿油层除去，得到第二基片；
步骤50：在第二基片上依次制备多层干膜，然后对凸点区域的焊盘之上的多层干膜进行光刻，直至露出凸点区域的焊盘，在焊盘上形成刻蚀盲孔，得到第三基片；
步骤60：对第三基片进行电镀，在焊盘之上的刻蚀盲孔中镀铜，然后去除多层干膜和焊盘周边的局部金属种子层，于焊盘上形成铜柱凸点。
上述方案中，步骤10中所述在介质层上制备一层导电的金属种子层，是采用化学镀或者压合的方式在基板或PCB板的介质层上制备一层导电的金属种子层。
上述方案中，所述步骤20包括：制备好金属种子层后，采用至少包含贴膜、曝光、显影及图形电镀的基板工艺在金属种子层之上的凸点区域形成多个焊盘，并在焊盘周边形成外层线路图形和一条电镀引线，其中，该电镀引线的一端与凸点区域的局部金属种子层相连接，另一端与基板边缘相连接，从而使得局部金属种子层与板边缘导通。
上述方案中，所述步骤30通过贴膜、曝光、显影和闪蚀的工艺，去除凸点区域以外的金属种子层，留下焊盘所处的凸点区域的局部金属种子层。
上述方案中，步骤40中所述绿油层通过贴膜、曝光、显影及固化工艺形成于第一基片之上，步骤40中所述将凸点区域的绿油层除去，除去绿油层后在凸点区域的开窗要大于局部金属种子层的尺寸。
上述方案中，步骤50中所述在第二基片上依次制备多层干膜，其中下层干膜为感光性较好的干膜，而上层采用感光性稍差的干膜，且多层干膜的总厚度大于凸点的高度，以防止夹膜的产生。
上述方案中，步骤60中所述在焊盘之上的刻蚀盲孔中镀铜，在刻蚀盲孔中铜的高度至少大于外层线路图形的高度。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明将铜柱凸点的制备融合到基板的制备工艺中，通过基板工艺直接在基板上制备出铜柱凸点，在基板上采用多层干膜叠加的方法，可以制备出高深宽比的铜柱凸点，同时不需要对常规的基板工艺做很多的改进，工艺相容性好，非常适合低I/O数的COB封装以及FC封装。
2、利用本发明，凸点制备工艺与基板及PCB工艺相兼容，不需要新的设备和工艺就可以实现铜柱凸点的制备，凸点的制备工艺灵活。
3、利用本发明，采用局部金属种子层技术来解决工艺复杂的问题，实现铜柱凸点的电镀，不需要复杂的电镀引线，大大减小了线路图形的复杂程度和工艺步骤，提高了产品的良率。
4、利用本发明，采用多层干膜组合的方式，可以实现不同孔径，不同高度铜柱凸点的制备，多层干膜组合可以保证柱状凸点的形貌。
附图说明
图1是依照本发明实施例的制备铜柱凸点的方法流程图。
图2至图13是依照本发明实施例的制备铜柱凸点的工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提供的制备铜柱凸点的方法，是在基板或PCB板上电镀形成柱状铜凸点，采用局部金属种子层技术以及多层感光干膜技术来实现柱状凸点的制备，不需要复杂的电镀引线。如图1所示，图1是依照本发明实施例的制备铜柱凸点的方法流程图，该方法包括以下步骤：
步骤10：在介质层上制备一层导电的金属种子层；
其中，在介质层上制备一层导电的金属种子层，是采用化学镀或者压合的方式在基板或PCB板的介质层上制备一层导电的金属种子层。
步骤20：在金属种子层上制备焊盘、外层线路图形和一条电镀引线；
该步骤具体包括：制备好金属种子层后，采用至少包含贴膜、曝光、显影及图形电镀的基板工艺在金属种子层之上的凸点区域形成多个焊盘，并在焊盘周边形成外层线路图形和一条电镀引线，其中，该电镀引线的一端与凸点区域的局部金属种子层相连接，另一端与基板边缘相连接，从而使得局部金属种子层与板边缘导通。
步骤30：对金属种子层进行刻蚀，留下焊盘所处的凸点区域的局部金属种子层，凸点区域之外的金属种子层全部去除，得到第一基片；
其中，通过贴膜、曝光、显影和闪蚀的工艺，去除凸点区域以外的金属种子层，留下焊盘所处的凸点区域的局部金属种子层。
步骤40：在第一基片上制备一层绿油层，并将凸点区域的绿油层除去，得到第二基片；
其中，绿油层通过贴膜、曝光、显影及固化工艺形成于第一基片之上，将凸点区域的绿油层除去，除去绿油层后在凸点区域的开窗要大于局部金属种子层的尺寸。
步骤50：在第二基片上依次制备多层干膜，然后对凸点区域的焊盘之上的多层干膜进行光刻，直至露出凸点区域的焊盘，在焊盘上形成刻蚀盲孔，得到第三基片；
其中，在第二基片上依次制备多层干膜，其中下层干膜为感光性较好的干膜，而上层采用感光性稍差的干膜，且多层干膜的总厚度大于凸点的高度，以防止夹膜的产生。
步骤60：对第三基片进行电镀，在焊盘之上的刻蚀盲孔中镀铜，然后去除多层干膜和焊盘周边的局部金属种子层，于焊盘上形成铜柱凸点；
其中，在焊盘之上的刻蚀盲孔中镀铜，在刻蚀盲孔中铜的高度至少大于外层线路图形的高度。
基于图1所示的制备铜柱凸点的方法流程图，图2至图13示出了依照本发明实施例的制备铜柱凸点的工艺流程图，其具体工艺流程如下：
步骤1：采用化学镀或者压合的方式在基板或PCB板的介质层上制备一层导电的金属种子层，如图2所示，图2是在介质层上制备一层导电的金属种子层的示意图。
基板或PCB板外层即铜柱凸点形成的线路层，后续步骤中在制作外层线路图形时，采用半加成工艺来实现；采用半加成工艺时，本步骤中制备的底层的金属种子层可以作为后续凸点电镀的局部金属种子层；同时，使用半加成工艺还能提高线路的精度，制备出高密度的线路，提高集成密度。
步骤2：在金属种子层上制备焊盘、外层线路图形和一条电镀引线。
制备好金属种子层后，使用基板工艺(贴膜、曝光、显影及、图形电镀)在金属种子层之上的凸点区域形成多个焊盘，并在焊盘周边形成外层线路图形和一条电镀引线，其中，该电镀引线的一端与凸点区域的局部金属种子层相连接，另一端与基板边缘相连接，从而使得局部金属种子层与基板边缘导通，达到通电的目的，实现凸点的电镀。外层图形如图3所示，图4为其剖面图，图3是在金属种子层上制备焊盘、外层线路图形和一条电镀引线的俯视图，图4是在金属种子层上制备焊盘、外层线路图形和一条电镀引线的剖面图。
步骤3：对金属种子层进行刻蚀，留下焊盘所处的凸点区域的局部金属种子层，凸点区域之外的金属种子层全部去除，得到第一基片；凸点区域的局部金属种子层通过电镀引线连接于基板或PCB板的边缘，从而使得凸点焊盘能够导电。
本发明实施例通过贴膜、曝光、显影、闪蚀的工艺，来去除凸点区域以外的金属种子层，保护凸点区域的金属种子层。去除凸点区域以外的金属种子层后如图5和图6所示，图5是对金属种子层进行刻蚀得到第一基片的俯视图，图6是对金属种子层进行刻蚀得到第一基片的剖面图。
步骤4：在步骤3得到的第一基片上制备一层绿油层，绿油层通过贴膜、曝光、显影、固化工艺形成；接着，将凸点区域的绿油层除去，得到第二基片；本步骤中，除去绿油层后在凸点区域的开窗要大于局部金属种子层的尺寸，具体如图7和图8所示，图7是制备绿油层并将凸点区域的绿油层除去得到第二基片的剖面图，图8是制备绿油层并将凸点区域的绿油层除去得到第二基片的俯视图。
由于凸点要比线路高，制备完凸点以后再制备绿油层的话会很不方便。由于在此类封装中，芯片安装完成以后，都要进行底部填充。所以凸点区域没有绿油也可以。本发明中，在电镀凸点之前就进行绿油层的制备。
步骤5：在步骤4得到的第二基片上依次制备多层干膜，然后对凸点区域的焊盘之上的多层干膜进行光刻，直至露出凸点区域的焊盘，在焊盘上形成刻蚀盲孔，得到第三基片。
本发明中采用多层干膜组合的形式，以满足高深宽比凸点的要求。多层干膜的组合原则为：下层干膜为感光性较好的干膜，而上层采用感光性稍差的干膜，这样就可以提高光刻后，光刻胶的形貌，使得孔壁尽量陡直；干膜的厚度依据凸点所需求的高度而定，干膜的厚度要大于凸点的高度，以防止夹膜的产生。此外，由于干膜厚度较大，曝光时能量需要较高。光刻后的形貌如图9所示，图9是对凸点区域的焊盘之上的多层干膜进行光刻后的剖视图。
步骤6：在步骤5得到的第三基片进行电镀，在焊盘之上的刻蚀盲孔中镀铜，在刻蚀盲孔中铜的高度至少大于外层线路图形的高度，然后去除多层干膜，并将焊盘周边的局部金属种子层也去掉，形成铜柱凸点，完成铜柱凸点的制备。如图10至图13所示，其中，图10是电镀完成的剖视图，图11是剥离多层干膜后的剖视图，图12是去掉局部金属种子层后的剖视图，图13是完成铜柱凸点制备后的俯视图。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种制备铜柱凸点的方法，其特征在于，该方法采用局部金属种子层技术以及多层感光干膜技术来实现铜柱凸点的制备，具体包括：
步骤10：在介质层上制备一层导电的金属种子层；
步骤20：在金属种子层上制备焊盘、外层线路图形和一条电镀引线；
步骤30：对金属种子层进行刻蚀，留下焊盘所处的凸点区域的局部金属种子层，凸点区域之外的金属种子层全部去除，得到第一基片；
步骤40：在第一基片上制备一层绿油层，并将凸点区域的绿油层除去，得到第二基片；
步骤50：在第二基片上依次制备多层干膜，然后对凸点区域的焊盘之上的多层干膜进行光刻，直至露出凸点区域的焊盘，在焊盘上形成刻蚀盲孔，得到第三基片；
步骤60：对第三基片进行电镀，在焊盘之上的刻蚀盲孔中镀铜，然后去除多层干膜和焊盘周边的局部金属种子层，于焊盘上形成铜柱凸点。
2.根据权利要求1所述的制备铜柱凸点的方法，其特征在于，步骤10中所述在介质层上制备一层导电的金属种子层，是采用化学镀或者压合的方式在基板或PCB板的介质层上制备一层导电的金属种子层。
3.根据权利要求1所述的制备铜柱凸点的方法，其特征在于，所述步骤20包括：
制备好金属种子层后，采用至少包含贴膜、曝光、显影及图形电镀的基板工艺在金属种子层之上的凸点区域形成多个焊盘，并在焊盘周边形成外层线路图形和一条电镀引线，其中，该电镀引线的一端与凸点区域的局部金属种子层相连接，另一端与基板边缘相连接，从而使得局部金属种子层与板边缘导通。
4.根据权利要求1所述的制备铜柱凸点的方法，其特征在于，所述步骤30通过贴膜、曝光、显影和闪蚀的工艺，去除凸点区域以外的金属种子层，留下焊盘所处的凸点区域的局部金属种子层。
5.根据权利要求1所述的制备铜柱凸点的方法，其特征在于，步骤40中所述绿油层通过贴膜、曝光、显影及固化工艺形成于第一基片之上，步骤40中所述将凸点区域的绿油层除去，除去绿油层后在凸点区域的开窗要大于局部金属种子层的尺寸。
6.根据权利要求1所述的制备铜柱凸点的方法，其特征在于，步骤50中所述在第二基片上依次制备多层干膜，其中下层干膜为感光性较好的干膜，而上层采用感光性稍差的干膜，且多层干膜的总厚度大于凸点的高度，以防止夹膜的产生。
7.根据权利要求1所述的制备铜柱凸点的方法，其特征在于，步骤60中所述在焊盘之上的刻蚀盲孔中镀铜，在刻蚀盲孔中铜的高度至少大于外层线路图形的高度。
CN201410218948.4A 2014-05-22 2014-05-22 一种制备铜柱凸点的方法 Active CN103985647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410218948.4A CN103985647B (zh) 2014-05-22 2014-05-22 一种制备铜柱凸点的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410218948.4A CN103985647B (zh) 2014-05-22 2014-05-22 一种制备铜柱凸点的方法

Publications (2)

Publication Number Publication Date
CN103985647A true CN103985647A (zh) 2014-08-13
CN103985647B CN103985647B (zh) 2017-02-01

Family

ID=51277565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410218948.4A Active CN103985647B (zh) 2014-05-22 2014-05-22 一种制备铜柱凸点的方法

Country Status (1)

Country Link
CN (1) CN103985647B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107645844A (zh) * 2017-08-25 2018-01-30 深南电路股份有限公司 一种用于pcb的bga局部焊盘镀金的制作方法
CN110418510A (zh) * 2019-07-15 2019-11-05 宁波华远电子科技有限公司 一种开放性电镀凸台的制作方法
CN112331689A (zh) * 2020-10-30 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种阵列基板、显示面板及其制备方法、显示装置
CN114885516A (zh) * 2022-05-27 2022-08-09 东莞联桥电子有限公司 一种双面单层铝基板制作工艺
CN114906798A (zh) * 2022-05-06 2022-08-16 强一半导体（苏州）有限公司 基于mems加工工艺在封装基板表面长铜柱的方法
CN115285930A (zh) * 2022-07-25 2022-11-04 武汉衷华脑机融合科技发展有限公司 一种微针与排线倒焊连接结构及其制备工艺
CN115831766A (zh) * 2023-01-10 2023-03-21 日月新半导体(昆山)有限公司 集成电路工艺方法以及集成电路产品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030133115A1 (en) * 2002-01-12 2003-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of measuring photoresist and bump misalignment
US20060055037A1 (en) * 2004-09-15 2006-03-16 Samsung Electronics Co., Ltd. Microelectronic device chip including hybrid Au bump, package of the same, LCD apparatus including microelectronic device chip and method of fabricating microelectronic device chip
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
CN103258788A (zh) * 2013-04-17 2013-08-21 华中科技大学 基于双向填充的通孔互联结构制作方法及其产品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030133115A1 (en) * 2002-01-12 2003-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of measuring photoresist and bump misalignment
US20060055037A1 (en) * 2004-09-15 2006-03-16 Samsung Electronics Co., Ltd. Microelectronic device chip including hybrid Au bump, package of the same, LCD apparatus including microelectronic device chip and method of fabricating microelectronic device chip
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
CN103258788A (zh) * 2013-04-17 2013-08-21 华中科技大学 基于双向填充的通孔互联结构制作方法及其产品

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107645844A (zh) * 2017-08-25 2018-01-30 深南电路股份有限公司 一种用于pcb的bga局部焊盘镀金的制作方法
CN107645844B (zh) * 2017-08-25 2019-11-08 深南电路股份有限公司 一种用于pcb的bga局部焊盘镀金的制作方法
CN110418510A (zh) * 2019-07-15 2019-11-05 宁波华远电子科技有限公司 一种开放性电镀凸台的制作方法
CN112331689A (zh) * 2020-10-30 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种阵列基板、显示面板及其制备方法、显示装置
CN114906798A (zh) * 2022-05-06 2022-08-16 强一半导体（苏州）有限公司 基于mems加工工艺在封装基板表面长铜柱的方法
CN114885516A (zh) * 2022-05-27 2022-08-09 东莞联桥电子有限公司 一种双面单层铝基板制作工艺
CN115285930A (zh) * 2022-07-25 2022-11-04 武汉衷华脑机融合科技发展有限公司 一种微针与排线倒焊连接结构及其制备工艺
CN115831766A (zh) * 2023-01-10 2023-03-21 日月新半导体(昆山)有限公司 集成电路工艺方法以及集成电路产品
CN115831766B (zh) * 2023-01-10 2023-05-02 日月新半导体(昆山)有限公司 集成电路工艺方法以及集成电路产品

Also Published As

Publication number Publication date
CN103985647B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
CN103985647A (zh) 一种制备铜柱凸点的方法
WO2015085933A1 (zh) 一种无引线局部镀硬金印制线路板制作方法
US9679841B2 (en) Substrate and method of forming the same
CN104349589B (zh) 印刷电路板以及印刷电路板及其盘中孔的制作方法
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
CN104349609A (zh) 印刷线路板及其制作方法
CN102325431B (zh) 在电路板上制作铜柱的方法和具有表面铜柱的电路板
TW201509249A (zh) 具有貫通電極的配線基板、其製造方法及半導體裝置
CN105338754A (zh) 局部厚铜pcb的制作方法
CN102427685A (zh) 一种hdi板的制作流程
EP3557957A1 (en) Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate
US10187971B2 (en) Wiring board and method of manufacturing wiring board
US9338887B2 (en) Core substrate, manufacturing method thereof, and structure for metal via
CN106684050A (zh) 一种金属柱导通埋芯片线路板结构及其工艺方法
CN103702509A (zh) 台阶状线路板及其制作方法
CN103731995A (zh) 无引线镀金封装基板及其制备方法
CN105792533A (zh) 一种pcb的制作方法及pcb
CN105530768A (zh) 一种电路板的制作方法及电路板
CN105472883B (zh) 一种电路板制作方法及电路板
CN103456715B (zh) 中介基材及其制作方法
TWI776448B (zh) 一種無特徵層結構的轉接載板及其製造方法
CN104037094B (zh) 封装基板上凸点的制备方法
CN106851977B (zh) 印刷电路板及其制作方法
CN102413639A (zh) 一种电路板的制造方法
CN104284530B (zh) 无芯板工艺制作印制电路板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190604

Address after: 214213 China Sensor Network International Innovation Park D1, 200 Linghu Avenue, Taihu International Science Park, Wuxi New District, Jiangsu Province

Patentee after: National Center for Advanced Packaging Co., Ltd.

Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing

Co-patentee before: National Center for Advanced Packaging Co., Ltd.

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences