CN106851977B - 印刷电路板及其制作方法 - Google Patents
印刷电路板及其制作方法 Download PDFInfo
- Publication number
- CN106851977B CN106851977B CN201610206871.8A CN201610206871A CN106851977B CN 106851977 B CN106851977 B CN 106851977B CN 201610206871 A CN201610206871 A CN 201610206871A CN 106851977 B CN106851977 B CN 106851977B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- printed circuit
- circuit board
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 4
- 239000011469 building brick Substances 0.000 claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 438
- 239000000463 material Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 28
- 239000011241 protective layer Substances 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000007747 plating Methods 0.000 description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 24
- 239000010408 film Substances 0.000 description 17
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 17
- 239000004810 polytetrafluoroethylene Substances 0.000 description 16
- 239000004642 Polyimide Substances 0.000 description 13
- 239000004721 Polyphenylene oxide Substances 0.000 description 13
- 239000004743 Polypropylene Substances 0.000 description 13
- 229920001721 polyimide Polymers 0.000 description 13
- 229920006380 polyphenylene oxide Polymers 0.000 description 13
- -1 polypropylene Polymers 0.000 description 13
- 229920001155 polypropylene Polymers 0.000 description 13
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- 239000000956 alloy Substances 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 12
- 239000004411 aluminium Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052804 chromium Inorganic materials 0.000 description 12
- 239000011651 chromium Substances 0.000 description 12
- 238000005553 drilling Methods 0.000 description 12
- 239000003822 epoxy resin Substances 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 239000011133 lead Substances 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 12
- 229920000647 polyepoxide Polymers 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 239000004332 silver Substances 0.000 description 12
- 229910052709 silver Inorganic materials 0.000 description 12
- 229910052718 tin Inorganic materials 0.000 description 12
- 239000011135 tin Substances 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 7
- 239000004926 polymethyl methacrylate Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 229920002319 Poly(methyl acrylate) Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229920002125 Sokalan® Polymers 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 150000002148 esters Chemical class 0.000 description 2
- 239000004584 polyacrylic acid Substances 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- 150000001336 alkenes Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
Abstract
本发明提供了一种印刷电路板，包括：一绝缘层，具有一第一侧及与第一侧相对的一第二侧；一第一垫层及一线路层，分别镶嵌于绝缘层中，且暴露于第一侧；一电子组件，镶嵌于绝缘层中，且暴露于第一侧；多个第二垫层，位于绝缘层的第二侧上；以及多个导电孔，位于绝缘层中，且分别连接第一垫层、电子组件与第二垫层。本发明还提供了所述印刷电路板的制作方法。本发明的印刷电路板能提高布线密度及布局面积，有助于缩小印刷电路板的表面积及总体体积，电路传导路径可被进一步地缩短，能减少电磁干扰，得到较佳的电性表现。
Description
技术领域
本发明关于一种印刷电路板及其制作方法，特别是有关于一种无核心板的印刷电路板及其制作方法。
背景技术
印刷电路板(Printed circuit board，PCB)被广泛地使用于各种电子产品中，例如移动电话、个人数字助理、薄膜晶体管液晶显示器(TFT-LCD)。印刷电路板除了用来固定各种电子零件外，其主要功能是提供各电子零件的相互电流连接。
电子产品轻小化已是现今电子产业发展的趋势，而随着电子产品制作具有缩小化的需求，如何提高印刷电路板的布线密度及布局面积，实为电路板业界的重要课题。
发明内容
根据上述，本发明一实施例中提供一种印刷电路板，包括：一绝缘层，具有一第一侧及与第一侧相对的一第二侧；一第一垫层及一线路层，分别镶嵌于绝缘层中，且暴露于第一侧；一电子组件，镶嵌于绝缘层中，且暴露于第一侧；多个第二垫层，位于绝缘层的第二侧上；以及多个导电孔，位于绝缘层中，且分别连接第一垫层、电子组件与第二垫层。
另外，本发明一实施例中亦提供一种印刷电路板的制作方法，包括：提供一核心板及位于核心板上的至少一电路板结构；移除核心板，得到电路板结构，包括一绝缘层及一导电层，其中导电层镶嵌于绝缘层中且暴露于绝缘层的一第一侧而形成一第一垫层及一线路层；形成贯穿电路板结构的绝缘层的一通孔，且将电路板结构贴附于一黏着材上，其中第一垫层及线路层朝向黏着材；放入一电子组件于该通孔中，且黏着材固定电子组件；形成另一绝缘层于电子组件及电路板结构的绝缘层的一第二侧上，第二侧相反于前述第一侧；形成多个导电孔于绝缘层及/或另一绝缘层中，且形成多个第二垫层于另一绝缘层上，其中导电孔连接第一垫层、电子组件与该些第二垫层；以及去除黏着材，暴露位于绝缘层的第一侧的第一垫层、线路层及电子组件。
附图说明
图1显示一印刷电路板的平面图。
图2显示一印刷电路板的剖面图。
图3A至图3M显示根据本发明一实施例的印刷电路板的制作方法各阶段的剖面图。
图4A至图4N显示根据本发明一实施例的印刷电路板的制作方法各阶段的剖面图。
其中，附图标记说明如下：
102～绝缘层； 104～第一侧；
106～第二侧； 108～导电孔；
110～第一垫层； 112～导线；
114～第二垫层； 302～中心层；
304～第一导电层； 306～第一绝缘层；
308～第二导电层； 310～第三导电层；
312～第一感光层； 314～开口；
315～开口； 316～(第一)垫层；
317～线路层； 318～第二绝缘层；
320～通孔； 322～黏着材；
324～电子组件； 324A～正极；
324B～负极； 326～第三绝缘层；
328～盲孔； 329～盲孔；
330～电镀起始层； 332～第二感光层；
334～开口； 336～第五导电层；
338～导电孔； 340～导电孔；
342～第二垫层； 344～保护层；
346～开口； 348～电镀起始层；
350～铜凸块； 352～开口；
402～中心层； 404～第一导电层；
406～第一绝缘层； 408～第二导电层；
410～第三导电层； 412～第一感光层；
414～开口； 415～开口；
416～(第一)垫层； 417～线路层；
418～第二绝缘层； 420～盲孔；
422～电镀起始层； 424～第二感光层；
426～开口； 428～第五导电层；
430～导电孔； 432～通孔；
434～黏着材； 436～电子组件；
436A～正极； 436B～负极；
438～第三绝缘层； 440～盲孔；
441～盲孔； 442～电镀起始层；
444～第三感光层； 446～开口；
448～第六导电层； 450～导电孔；
452～导电孔； 454～第二垫层；
456～保护层； 458～开口；
460～电镀起始层； 462～铜凸块；
464～开口； C1、C1’～电路板结构；
C2、C2’～印刷电路板； d～距离；
S1～第一侧； S2～第二侧。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
图1显示一印刷电路板的平面图。图2显示一印刷电路板的剖面图。请参照图1及图2，一绝缘层102用作印刷电路板的主体，一第一垫层110位于绝缘层102的第一侧104上，一第二垫层114位于绝缘层102的第二侧106上，第一垫层110经由一导电孔108连接第二垫层114。一导线112位于绝缘层102的第一侧104上。
如图1及图2所示，位于印刷电路板同一层(第一侧104上)的第一垫层110与导线112需间隔一特定的距离d，因为受限于制程的能力或材料的限制。由于此特定的距离限制，印刷电路板的布线密度受到局限。另外，一般印刷电路板的电子组件(包括主动及/或被动组件，图未示)是设置于绝缘层102的第一侧104及/或第二侧106(表面)上，如此亦限制了印刷电路板表面的布局面积，而难以实现缩小化。
根据上述，以下提供一印刷电路板及其相关制作方法，使垫层及线路层镶嵌于印刷电路板中，如此垫层及线路层与位于印刷电路板表面上的导线可位于不同层，故垫层及线路层与导线间的距离不受限于影像转移的制程能力，而可提高布线密度；另外，更将至少一电子组件镶嵌于印刷电路板中，如此可增加印刷电路板表面的布局面积，且有助于缩小印刷电路板的表面积。
以下根据图3A至图3M描述本发明一实施例的印刷电路板的制作方法。请参照图3A，提供一铜箔基板，包括一中心层302及形成于中心层302的相对侧上的第一导电层(例如铜箔)304。
接着，于第一导电层304上分别形成一第一绝缘层306。在一些实施例中，第一绝缘层306的材料包括环氧树脂(epoxy resin)、双马来酰亚胺-三氮杂苯(bismaleimietriacine，简称BT)、聚酰亚胺(polyimide，简称PI)、增层绝缘膜(build-up film)、聚苯醚(poly phenylene oxide，简称PPO)、聚丙烯(polypropylene，简称PP)、聚丙烯酸甲酯(polymethyl methacrylate，简称PMMA)或聚四氟乙烯(polytetrafluorethylene，简称PTFE)，且第一绝缘层306可以压合或涂布的方式形成于第一导电层304上。
后续，于第一绝缘层306上分别形成一第二导电层308及一第三导电层310。在一些实施例中，第二导电层308及第三导电层310的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金，且第二导电层308及第三导电层310可具有相同的或不同的材料。此外，第二导电层308及第三导电层310可以压合或电镀的方式形成于第一绝缘层306上。
请参照图3B，形成一包括至少一开口314及一开口315的第一感光层312于第三导电层310上。在一些实施例中，第一感光层312的形成方式包括贴覆干膜或涂布及后续的微影制程。
请参照图3B及图3C，于第三导电层310上未被第一感光层312覆盖的区域(亦即开口314及开口315中)，形成一第四导电层，包括至少一垫层316及一线路层317。在一些实施例中，第四导电层的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金，且第四导电层可以电镀的方式成长于第一感光层312的开口314及开口315中。后续，移除第一感光层312。
请参照图3D，于第四导电层(包括垫层316及线路层317)、第三导电层310及第一绝缘层306上形成一第二绝缘层318。在一些实施例中，第二绝缘层318的材料包括环氧树脂(epoxy resin)、双马来酰亚胺-三氮杂苯(BT)、聚酰亚胺(PI)、增层绝缘膜(build-upfilm)、聚苯醚(PPO)、聚丙烯(PP)、聚丙烯酸甲酯(PMMA)或聚四氟乙烯(PTFE)，且第二绝缘层318可以压合或涂布的方式形成于第四导电层、第三导电层310及第一绝缘层306上。
接着，进行一切割制程，切除第一绝缘层306与第二绝缘层318贴合的部分(如图中所示的切割虚线)，使得在后续步骤得以将前述第二导电层308与第三导电层310分离。
请参照图3E，将第二导电层308与第三导电层310分离，使得包括铜箔基板(包括中心层302及两第一导电层304)、第一绝缘层306及第二导电层308的一核心板与第二绝缘层318分开。接着，移除核心板，可得到两个电路板结构C1，其中两个电路板结构C1为彼此对称的结构，且包括第三导电层310及其上的第四导电层(包括垫层316及线路层317)与第二绝缘层318。
然而，在一些实施例中，亦可在上述核心板的其中一侧进行前述制程作业，如此在移除核心板之后，仅得到单一个电路板结构C1。
值得一提的是，在一些实施例中，亦可在铜箔基板的第一导电层304上直接形成包括第三导电层310、第四导电层(包括垫层316及线路层317)及第二绝缘层318(亦即，省略了第一绝缘层306及第二导电层308)。接着，进行一切割制程，切除第二绝缘层318与第一导电层304贴合的边缘部分，使得包括铜箔基板及第三导电层310的一核心板与第二绝缘层318分开。然后，移除核心板，可得到上述两个电路板结构C1。
请参照图3E及图3F，针对前述两个电路板结构C1的每一者，移除第三导电层310，使得镶嵌于第二绝缘层318中的第四导电层的垫层316及线路层317暴露在外。在一些实施例中，可以湿式化学蚀刻或干式蚀刻制程移除第三导电层310。接着，对第二绝缘层318进行一钻孔制程，形成贯通第二绝缘层318的至少一通孔320。在一些实施例中，可以机械钻孔制程形成通孔320。
请参照图3F及图3G，在形成第二绝缘层318的通孔320之后，将第二绝缘层318贴覆于一黏着材322(例如为一单面胶带)上，且镶嵌于第二绝缘层318中的第四导电层的垫层316及线路层317是朝向黏着材322。接着，于第二绝缘层318的通孔320中放入一电子组件324。黏着材322用于固定电子组件324。在一些实施例中，第二绝缘层318的通孔320的尺寸(包括长度、宽度及高度)对应于电子组件324，且可通过一打件机将电子组件324放入第二绝缘层318的通孔320中。在一些实施例中，电子组件324可包括主动组件(例如CPU或内存等)或被动组件(例如电容、电阻或电感等)。在本示范实施例中，电子组件324为一电容，具有一正极324A及一负极324B。
请参照图3H，形成一第三绝缘层326于第二绝缘层318及电子组件324上。在一些实施例中，第三绝缘层326的材料包括环氧树脂(epoxy resin)、双马来酰亚胺-三氮杂苯(BT)、聚酰亚胺(PI)、增层绝缘膜(build-up film)、聚苯醚(PPO)、聚丙烯(PP)、聚丙烯酸甲酯(PMMA)或聚四氟乙烯(PTFE)，且第三绝缘层326与第二绝缘层318可具有相同的或不同的材料。此外，第三绝缘层326可以压合或涂布的方式形成于第二绝缘层318及电子组件324上。值得一提的是，在形成第三绝缘层326于第二绝缘层318及电子组件324上时，第三绝缘层326部分会填入电子组件324与第二绝缘层318的通孔320(图3F)的间隙，故可包覆及固定电子组件324。
请参照图3I，进行一钻孔制程，于第三绝缘层326及第二绝缘层318中形成一盲孔328，暴露第四导电层的垫层316，且于第三绝缘层326中形成两个盲孔329，暴露电子组件(电容)324的正极324A及负极324B。在一些实施例中，形成盲孔328及329的方式包括激光钻孔制程。接着，形成一电镀起始层330于盲孔328及329中与第三绝缘层326上。在一些实施例中，电镀起始层330的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金，且电镀起始层330可以沉积的方式形成于盲孔328及329中与第三绝缘层326上。
请参照图3I及图3J，形成一包括复数个开口334的第二感光层332于电镀起始层330上，且开口334的位置对应于前述盲孔328及329。在一些实施例中，第二感光层332的形成方式包括贴覆干膜或涂布及后续的微影制程。接着，以电镀起始层330作为电镀的晶种层，进行一电镀制程，于电镀起始层330未被第二感光层332覆盖的区域(亦即开口334中)成长一第五导电层336，其中第五导电层336可分别填入前述盲孔328及329中，形成导电孔338及导电孔340。在一些实施例中，第五导电层336的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金。
请参照图3J及图3K，移除第二感光层332，并去除覆盖于第二感光层332下的电镀起始层330。在一些实施例中，去除覆盖于第二感光层332下的电镀起始层330的步骤可采用化学蚀刻方法。
请参照图3K及图3L，去除贴覆于第二绝缘层318的黏着材322，并对第二绝缘层318与其上的第三绝缘层326及多个导电结构进行一翻转步骤，使得原本的底部朝上，顶部朝下，形成一不包括核心板的印刷电路板C2。
如图3L所示，印刷电路板C2包括一绝缘层(包括第二绝缘层318及第三绝缘层326)，具有一第一侧S1及与第一侧S1相对的一第二侧S2；一第一垫层316、一线路层317及一电子组件324，分别镶嵌于该绝缘层中，且暴露于第一侧S1；多个第二垫层342，位于该绝缘层是第二侧S2上；以及多个导电孔338及340，位于该绝缘层中，且分别连接第一垫层316、电子组件324与该些第二垫层342。在一些实施例中，前述导电孔338及340具有倾斜的侧壁，且更甚者，导电孔338及340邻近第二垫层342的部分(亦即邻近该绝缘层的第二侧S2)相较于邻近第一垫层316、电子组件324的部分具有较大的尺寸。
需特别说明的是，在前述印刷电路板C2中，由于垫层316及线路层317是镶嵌于绝缘层中，故垫层316及线路层317与位于印刷电路板C2(绝缘层)表面上的部分导线(图未示)可位于不同层，如此垫层316及线路层317与该些导线间的距离可不受限于影像转移的制程能力(例如位于绝缘层上的导线与相邻的绝缘层中的垫层316或线路层317间的最小距离可为10μm以下)，进而得提高印刷电路板C2的布线密度。值得一提的是，根据上述，印刷电路板C2中的电路传导路径可被进一步地缩短，如此亦得减少电磁干扰(EMI)及得到较佳的电性表现。
另外，由于电子组件324镶嵌于绝缘层中，而不须占据印刷电路板C2表面的空间，因此亦可增加印刷电路板C2表面的布局面积，且有助于缩小印刷电路板C2的表面积及总体体积。
请再参照图3L及图3M，在一些实施例中，亦可于印刷电路板C2的第一侧S1及第二侧S2上分别形成保护层344，其中位于第二侧S1上的保护层344包括一开口346，对应于暴露出的第一垫层316。接着，形成一电镀起始层348于开口346中。电镀起始层348的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金，且电镀起始层348可以化学镀的方式形成。接着，以电镀起始层348作为电镀的晶种层，进行一电镀制程，于电镀起始层348的区域(亦即开口346中)成长至少一铜凸块(bump)350。其后，进行一钻孔制程(例如一机械钻孔制程)，于印刷电路板C2的第一侧S1及第二侧S2上的保护层344中形成多个开口352，暴露第一垫层316、电子组件324的正、负极324A及324B、以及第二垫层342。
以下根据图4A至图4N描述本发明另一实施例的印刷电路板的制作方法。请参照图4A，提供一铜箔基板，包括一中心层402及形成于中心层402的相对侧上的第一导电层(例如铜箔)404。
接着，于第一导电层404上分别形成一第一绝缘层406。在一些实施例中，第一绝缘层406的材料包括环氧树脂(epoxy resin)、双马来酰亚胺-三氮杂苯(BT)、聚酰亚胺(PI)、增层绝缘膜(build-up film)、聚苯醚(PPO)、聚丙烯(PP)、聚丙烯酸甲酯(PMMA)或聚四氟乙烯(PTFE)，且第一绝缘层406可以压合或涂布的方式形成于第一导电层404上。
后续，于第一绝缘层406上分别形成一第二导电层408及一第三导电层410。在一些实施例中，第二导电层408及第三导电层410的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金，且第二导电层408及第三导电层410可具有相同的或不同的材料。此外，第二导电层408及第三导电层410可以压合或电镀的方式形成于第一绝缘层406上。
请参照图4B，形成一包括至少一开口414及一开口415的第一感光层412于第三导电层410上。在一些实施例中，第一感光层412的形成方式包括贴覆干膜或涂布及后续的微影制程。
请参照图4B及图4C，于第三导电层410上未被第一感光层412覆盖的区域(亦即开口414及开口415中)，形成一第四导电层，包括至少一垫层416及一线路层417。在一些实施例中，第四导电层的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金，且第四导电层可以电镀的方式成长于第一感光层412的开口414及开口415中。后续，移除第一感光层412。
请参照图4D，于第四导电层(包括垫层416及线路层417)、第三导电层410及第一绝缘层406上形成一第二绝缘层418。在一些实施例中，第二绝缘层418的材料包括环氧树脂(epoxy resin)、双马来酰亚胺-三氮杂苯(BT)、聚酰亚胺(PI)、增层绝缘膜(build-upfilm)、聚苯醚(PPO)、聚丙烯(PP)、聚丙烯酸甲酯(PMMA)或聚四氟乙烯(PTFE)，且第二绝缘层418可以压合或涂布的方式形成于第四导电层、第三导电层410及第一绝缘层406上。
接着，进行一钻孔制程，于第二绝缘层418中形成至少一盲孔420，暴露第四导电层的垫层416。在一些实施例中，形成盲孔420的方式包括激光钻孔制程。接着，形成一电镀起始层422于盲孔420中与第二绝缘层418上。在一些实施例中，电镀起始层422的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金，且电镀起始层422可以沉积的方式形成于盲孔420中与第二绝缘层418上。
请参照图4D及图4E，形成一包括至少一开口426的第二感光层424于电镀起始层422上，且开口426的位置对应于前述盲孔420。在一些实施例中，第二感光层424的形成方式包括贴覆干膜或涂布及后续的微影制程。接着，以电镀起始层422作为电镀的晶种层，进行一电镀制程，于电镀起始层422未被第二感光层424覆盖的区域(亦即开口426中)成长一第五导电层428，其中第五导电层428可填入前述盲孔420中，形成导电孔430。在一些实施例中，第五导电层428的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金。
请参照图4E及图4F，移除第二感光层424，并去除覆盖于第二感光层424下的电镀起始层422。在一些实施例中，去除覆盖于第二感光层424下的电镀起始层422的步骤可采用化学蚀刻方法。
接着，进行一切割制程，切除第一绝缘层406与第二绝缘层418贴合的部分(如图中所示的切割虚线)，使得在后续步骤得以将前述第二导电层408与第三导电层410分离。
请参照图4G，将第二导电层408与第三导电层410分离，使得包括铜箔基板(包括中心层402及两第一导电层404)、第一绝缘层406及第二导电层408的一核心板与第二绝缘层418分开。接着，移除核心板，可得到两个电路板结构C1’，其中两个电路板结构C1’为彼此对称结构，且包括第三导电层410及其上的第四导电层(包括垫层416及线路层417)、第二绝缘层418与导电结构。
然而，在一些实施例中，亦可在上述核心板的其中一侧进行前述制程作业，如此在移除核心板之后，仅得到单一个电路板结构C1’。
值得一提的是，在一些实施例中，亦可在铜箔基板的第一导电层404上直接形成包括第三导电层410、第四导电层(包括垫层416及线路层417)、第二绝缘层418、电镀起始层422及第五导电层428(亦即，省略了第一绝缘层406及第二导电层408)。接着，进行一切割制程，切除第二绝缘层418与第一导电层404贴合的边缘部分，使得包括铜箔基板及第三导电层410的一核心板与第二绝缘层418分开。然后，移除核心板，可得到上述两个电路板结构C1’。
请参照图4G及图4H，针对前述两个电路板结构C1’的每一者，移除第三导电层410，使得镶嵌于第二绝缘层418中的第四导电层的垫层416及线路层417暴露在外。在一些实施例中，可以湿式化学蚀刻或干式蚀刻制程移除第三导电层410。接着，对第二绝缘层418进行一钻孔制程，形成贯通第二绝缘层418的至少一通孔432。在一些实施例中，可以机械钻孔制程形成通孔432。
请参照图4H及图4I，在形成第二绝缘层418的通孔432之后，将第二绝缘层418贴覆于一黏着材434(例如为一单面胶带)上，且镶嵌于第二绝缘层418中的第四导电层的垫层416及线路层417是朝向黏着材434。接着，于第二绝缘层418的通孔432中放入一电子组件436。黏着材434用于固定电子组件436。在一些实施例中，第二绝缘层418的通孔432的尺寸(包括长度、宽度及高度)对应于电子组件436，且可通过一打件机将电子组件436放入第二绝缘层418的通孔432中。在一些实施例中，电子组件436可包括主动组件(例如CPU或内存等)或被动组件(例如电容、电阻或电感等)。在本示范实施例中，电子组件436为一电容，具有一正极436A及一负极436B。
请参照图4J，形成一第三绝缘层438于第二绝缘层418及电子组件436上。在一些实施例中，第三绝缘层438的材料包括环氧树脂(epoxy resin)、双马来酰亚胺-三氮杂苯(BT)、聚酰亚胺(PI)、增层绝缘膜(build-up film)、聚苯醚(PPO)、聚丙烯(PP)、聚丙烯酸甲酯(PMMA)或聚四氟乙烯(PTFE)，且第三绝缘层438与第二绝缘层418可具有相同的或不同的材料。此外，第三绝缘层438可以压合或涂布的方式形成于第二绝缘层418及电子组件436上。值得一提的是，在形成第三绝缘层438于第二绝缘层418及电子组件436上时，第三绝缘层438部分会填入电子组件436与第二绝缘层418的通孔432(图4H)的间隙，故可包覆及固定电子组件436。
请参照图4J及图4K，在形成第三绝缘层438于第二绝缘层418及电子组件436上之后，去除贴覆于第二绝缘层418黏着材434。接着，进行一钻孔制程，于第三绝缘层438中形成一盲孔440，暴露位于第二绝缘层418中的导电孔430及其上的第五导电层428，且于第三绝缘层438中形成两个盲孔441，暴露电子组件(电容)436的正极436A及负极436B。在一些实施例中，形成盲孔440及441的方式包括激光钻孔制程。接着，形成一电镀起始层442于盲孔440及441中与第三绝缘层438上。在一些实施例中，电镀起始层442的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金，且电镀起始层442可以沉积的方式形成于盲孔440及441中与第三绝缘层438上。
请参照图4K及图4L，形成一包括多个开口446的第三感光层444于电镀起始层442上，且开口446的位置对应于前述盲孔440及441。在一些实施例中，第三感光层444的形成方式包括贴覆干膜或涂布及后续的微影制程。接着，以电镀起始层442作为电镀的晶种层，进行一电镀制程，于电镀起始层442未被第三感光层444覆盖的区域(亦即开口446中)成长一第六导电层448，其中第六导电层448可分别填入前述盲孔440及441中，形成导电孔450及导电孔452。在一些实施例中，第六导电层448的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金。
请参照图4L及图4M，移除第三感光层444，并去除覆盖于第三感光层444下的电镀起始层442。在一些实施例中，去除覆盖于第三感光层444下的电镀起始层442的步骤可采用化学蚀刻方法。接着，对第二绝缘层418与其上的第三绝缘层438及多个导电结构进行一翻转步骤，使得原本的底部朝上，顶部朝下，形成一无核心板的印刷电路板C2’。
如图4M所示，印刷电路板C2’包括一绝缘层(包括第二绝缘层418及第三绝缘层438)，具有一第一侧S1及与第一侧S1相对的一第二侧S2；一第一垫层416、一线路层417及一电子组件436，分别镶嵌于该绝缘层中，且暴露于第一侧S1；多个第二垫层454，位于该绝缘层的第二侧S2上；以及多个导电孔430、450及452，位于该绝缘层中，且分别连接第一垫层416、电子组件436与该些第二垫层454。在一些实施例中，前述导电孔430、450及452具有倾斜的侧壁，且更甚者，导电孔430、450及452邻近第二垫层454的部分(亦即邻近该绝缘层的第二侧S2)相较于邻近第一垫层416、电子组件436的部分具有较大的尺寸。
需特别说明的是，在前述印刷电路板C2’中，由于垫层416及线路层417是镶嵌于绝缘层中，故垫层416及线路层417与位于印刷电路板C2’(绝缘层)表面上的部分导线(图未示)可位于不同层，如此垫层416及线路层417与该些导线间的距离可不受限于影像转移的制程能力(例如位于绝缘层上的导线与相邻的绝缘层中的垫层416或线路层417间的最小距离可为10μm以下)，进而得提高印刷电路板C2’的布线密度。值得一提的是，根据上述，印刷电路板C2’中的电路传导路径可被进一步地缩短，如此亦得减少电磁干扰(EMI)及得到较佳的电性表现。
另外，由于电子组件436镶嵌于绝缘层中，而不须占据印刷电路板C2’表面的空间，因此亦可增加印刷电路板C2’表面的布局面积，且有助于缩小印刷电路板C2’的表面积及总体体积。
请再参阅图4M及图4N，在一些实施例中，亦可于印刷电路板C2’的第一侧S1及第二侧S2上分别形成保护层456，其中位于第二侧S2上的保护层456包括一开口458，对应于暴露出的第一垫层416。接着，形成一电镀起始层460于开口458中。电镀起始层460的材料包括镍、金、锡、铅、铜、铝、银、铬、钨或上述的合金，且电镀起始层460可以化学镀的方式形成。接着，以电镀起始层460作为电镀的晶种层，进行一电镀制程，于电镀起始层460的区域(亦即开口458中)成长至少一铜凸块(bump)462。其后，进行一钻孔制程(例如一机械钻孔制程)，于印刷电路板C2’的第一侧S1及第二侧S2上的保护层456中形成多个开口464，暴露第一垫层416、电子组件436的正、负极436A及436B、以及第二垫层454。
虽然本发明以前述实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰。因此本发明的保护范围当视权利要求书所界定者为准。
Claims (15)
1.一种印刷电路板，包括：
一绝缘层，具有一第一侧及与该第一侧相对的一第二侧；
一第一垫层及一线路层，分别镶嵌于该绝缘层中，且暴露于该第一侧；
一电子组件，镶嵌于该绝缘层中，且暴露于该第一侧，其中该第一垫层、该线路层及该电子组件与该绝缘层的该第一侧齐平；
多个第二垫层，位于该绝缘层的该第二侧上；以及
多个导电孔，位于该绝缘层中，且分别连接该第一垫层、该电子组件与该些第二垫层。
2.如权利要求1所述的印刷电路板，其中该些导电孔具有倾斜的侧壁。
3.如权利要求1所述的印刷电路板，其中该些导电孔邻近该些第二垫层的部分的尺寸大于该些导电孔邻近该第一垫层、该电子组件的部分的尺寸。
4.如权利要求1所述的印刷电路板，其中该印刷电路板为一无核心板的印刷电路板。
5.如权利要求1所述的印刷电路板，更包括：
一保护层，覆盖该绝缘层，其中该保护层具有至少一开口，暴露该第一垫层；以及
至少一铜凸块，位于该开口中，且连接该第一垫层。
6.一种印刷电路板的制作方法，包括：
提供一核心板及位于该核心板上的至少一电路板结构；
移除该核心板，得到该电路板结构，包括一绝缘层及一导电层，该导电层镶嵌于该绝缘层中且暴露于该绝缘层的一第一侧而形成一第一垫层及一线路层，其中该第一垫层及该线路层与该第一侧齐平；
形成贯穿该电路板结构的该绝缘层的一通孔，且将该电路板结构贴附于一黏着材上，其中该第一垫层及该线路层朝向该黏着材；
放入一电子组件于该通孔中，且该黏着材固定该电子组件；
形成另一绝缘层于该电子组件及该电路板结构的该绝缘层的一第二侧上，该第二侧相反于该第一侧；
形成多个导电孔于该绝缘层及/或该另一绝缘层中，且形成多个第二垫层于该另一绝缘层上，其中该些导电孔连接该第一垫层、该电子组件与该些第二垫层；以及
去除该黏着材，暴露位于该绝缘层的该第一侧且与该第一侧齐平的该第一垫层、该线路层及该电子组件。
7.如权利要求6所述的印刷电路板的制作方法，更包括提供两个彼此对称的电路板结构于该核心板的相对侧上，且在移除该核心板后，得到两个该电路板结构，各包括一绝缘层及一导电层，该导电层镶嵌于该绝缘层中且暴露于该绝缘层的一第一侧而形成一第一垫层及一线路层。
8.如权利要求6所述的印刷电路板的制作方法，其中在提供一核心板及位于该核心板上的至少一电路板结构的步骤中，更包括：
提供一铜箔基板，包括一中心层及形成于该中心层上的至少一第一导电层；
形成一第一绝缘层于该第一导电层上；
形成一第二导电层及一第三导电层于该第一绝缘层上；
形成一第四导电层于该第三导电层上；以及
形成一第二绝缘层于该第四导电层、该第三导电层及该第一绝缘层上。
9.如权利要求8所述的印刷电路板的制作方法，其中在移除该核心板，得到该电路板结构的步骤中，更包括：
进行一切割制程，切除该第一绝缘层与该第二绝缘层贴合的部分；
分离该第二导电层与该第三导电层，使得包括该铜箔基板、该第一绝缘层及该第二导电层的该核心板与该第二绝缘层分开，且移除该核心板；以及
去除该第三导电层，得到包括该第二绝缘层及该第四导电层的该电路板结构，其中该第四导电层镶嵌于该第二绝缘层中且暴露于该第二绝缘层的一第一侧而形成一第一垫层及一线路层。
10.如权利要求9所述的印刷电路板的制作方法，其中在移除该核心板，得到该电路板结构的步骤之前，尚包括形成另一导电孔于该第二绝缘层中且连接该第四导电层的该第一垫层。
11.如权利要求6所述的印刷电路板的制作方法，其中去除该黏着材的步骤为在形成该另一绝缘层于该电子组件及该电路板结构的该绝缘层的一第二侧上的步骤之后。
12.如权利要求6所述的印刷电路板的制作方法，其中在形成该另一绝缘层于该电子组件及该电路板结构的该绝缘层的一第二侧上时，该另一绝缘层部分会填入该电子组件与该通孔的间隙以包覆及固定该电子组件。
13.如权利要求6所述的印刷电路板的制作方法，其中在暴露位于该绝缘层的该第一侧的该第一垫层、该线路层及该电子组件的步骤之后，更包括：
形成一保护层于该绝缘层的该第一侧上；
形成至少一开口于该保护层中，暴露该第一垫层；以及
形成至少一铜凸块于该开口中且连接该第一垫层。
14.如权利要求13所述的印刷电路板的制作方法，更包括：
形成多个另一开口于该保护层中，暴露该线路层及该电子组件；以及
形成另一保护层于该另一绝缘层上，且形成多个又一开口于该另一保护层中，暴露该些第二垫层。
15.如权利要求6所述的印刷电路板的制作方法，其中该电子组件为一主动组件或一被动组件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104140912A TWI599283B (zh) | 2015-12-07 | 2015-12-07 | 印刷電路板及其製作方法 |
| TW104140912 | 2015-12-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106851977A CN106851977A (zh) | 2017-06-13 |
| CN106851977B true CN106851977B (zh) | 2019-11-19 |
Family
ID=59145259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610206871.8A Active CN106851977B (zh) | 2015-12-07 | 2016-04-05 | 印刷电路板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106851977B (zh) |
| TW (1) | TWI599283B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102531762B1 (ko) * | 2017-09-29 | 2023-05-12 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
| US10347507B2 (en) | 2017-09-29 | 2019-07-09 | Lg Innotek Co., Ltd. | Printed circuit board |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094242A (zh) * | 2011-11-01 | 2013-05-08 | 欣兴电子股份有限公司 | 嵌埋电容组件的封装基板及其制法 |
| CN104332412A (zh) * | 2013-07-22 | 2015-02-04 | 宏启胜精密电子(秦皇岛)有限公司 | 封装基板、封装结构以及封装基板的制作方法 |
| CN104768319A (zh) * | 2014-01-08 | 2015-07-08 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
| CN104883807A (zh) * | 2014-02-28 | 2015-09-02 | 三星电机株式会社 | 嵌入式板及其制造方法 |
| US9198296B1 (en) * | 2015-01-06 | 2015-11-24 | Kinsus Interconnect Technology Corp. | Double sided board with buried element and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103889165B (zh) * | 2012-12-22 | 2017-05-31 | 碁鼎科技秦皇岛有限公司 | 具有内埋元件的电路板及其制作方法 |
-
2015
- 2015-12-07 TW TW104140912A patent/TWI599283B/zh active
-
2016
- 2016-04-05 CN CN201610206871.8A patent/CN106851977B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094242A (zh) * | 2011-11-01 | 2013-05-08 | 欣兴电子股份有限公司 | 嵌埋电容组件的封装基板及其制法 |
| CN104332412A (zh) * | 2013-07-22 | 2015-02-04 | 宏启胜精密电子(秦皇岛)有限公司 | 封装基板、封装结构以及封装基板的制作方法 |
| CN104768319A (zh) * | 2014-01-08 | 2015-07-08 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
| CN104883807A (zh) * | 2014-02-28 | 2015-09-02 | 三星电机株式会社 | 嵌入式板及其制造方法 |
| US9198296B1 (en) * | 2015-01-06 | 2015-11-24 | Kinsus Interconnect Technology Corp. | Double sided board with buried element and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201722224A (zh) | 2017-06-16 |
| CN106851977A (zh) | 2017-06-13 |
| TWI599283B (zh) | 2017-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
| JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| TWI665949B (zh) | 柔性電路板及其製作方法 | |
| TW201414379A (zh) | 電路板及其製作方法 | |
| JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| KR101831643B1 (ko) | 표면 상호 연결부 및 무전해 충진물을 포함하는 캐비티를 포함하는 패키지 기판 | |
| JP2018078133A (ja) | コイル内蔵ガラス基板およびビルドアップ基板 | |
| CN106851977B (zh) | 印刷电路板及其制作方法 | |
| CN109413845B (zh) | 一种含屏蔽接地铜层柔性线路板及其制作方法 | |
| TWI334325B (zh) | ||
| CN105491796B (zh) | 电路板的制作方法 | |
| JP2005311289A (ja) | 回路接続構造体とその製造方法 | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| CN107666782A (zh) | 具厚铜线路的电路板及其制作方法 | |
| TWI636720B (zh) | 電路板結構及其製造方法 | |
| JP4127213B2 (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
| CN109757037A (zh) | 高密度电路板及其制作方法 | |
| US8191249B2 (en) | Method of manufacturing a printed circuit board | |
| JP2005197648A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| CN107404804A (zh) | 电路板及其制作方法 | |
| CN106455312A (zh) | 布线基板以及其制造方法 | |
| JP2008010496A (ja) | 実装基板の作製方法 | |
| JP2016034005A (ja) | 配線基板の製造方法 | |
| TWI621379B (zh) | 電路板及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |