CN210745645U - 电路板及半导体封装体 - Google Patents

电路板及半导体封装体 Download PDF

Info

Publication number
CN210745645U
CN210745645U CN201921006028.0U CN201921006028U CN210745645U CN 210745645 U CN210745645 U CN 210745645U CN 201921006028 U CN201921006028 U CN 201921006028U CN 210745645 U CN210745645 U CN 210745645U
Authority
CN
China
Prior art keywords
circuit board
hole
main body
heat dissipation
dissipation device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921006028.0U
Other languages
English (en)
Inventor
吴庆
刘宝林
杨继刚
徐春雨
缪桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Shennan Circuit Co Ltd
Original Assignee
Nantong Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Shennan Circuit Co Ltd filed Critical Nantong Shennan Circuit Co Ltd
Priority to CN201921006028.0U priority Critical patent/CN210745645U/zh
Application granted granted Critical
Publication of CN210745645U publication Critical patent/CN210745645U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本申请公开了一种电路板及半导体封装体,该电路板包括:电路板主体,包括相对设置的第一表面以及第二表面,电路板主体设有通孔;散热装置,设置于通孔,包括相对设置的第三表面以及第四表面,散热装置的第三表面部分暴露于通孔,用于安装电子元件,其中,散热装置的第三表面的边缘被电路板主体遮挡。本申请所提供的电路板能够避免电子元件放置不良的问题,提高产品质量。

Description

电路板及半导体封装体
技术领域
本申请涉及电路板技术领域,特别是涉及一种电路板及半导体封装体。
背景技术
随着半导体封装技术的不断发展,集成化和小型化的电路板成为人们研究的热点。
在现有的埋入式封装技术中,安装在电路板通孔中的散热装置的上表面与电路板的上表面基本在同一平面,而散热装置的侧壁通常会与通孔的内壁之间存在一定的间隙,在进行压合过程中,由于电路板与散热装置的收缩程度不同,散热装置的上表面与电路板的上表面形成高度差,从而在贴装电子元器件时,容易产生电子元器件放置不良等问题。
实用新型内容
本申请主要解决的技术问题是提供一种电路板及半导体封装体,能够避免电子元件放置不良的问题,提高产品质量。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种电路板,包括:电路板主体,包括相对设置的第一表面以及第二表面,所述电路板主体设有通孔;散热装置,设置于所述通孔,包括相对设置的第三表面以及第四表面,所述散热装置的所述第三表面部分暴露于所述通孔,用于安装电子元件,其中,所述散热装置的所述第三表面的边缘被所述电路板主体遮挡。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种半导体封装体,包括上述的电路板以及安装于所述散热装置的所述第三表面的电子元件。
本申请的有益效果是:本申请中的电路板设置散热装置位于电路板主体的通孔中,且散热装置用于安装电子元件的表面边缘被电路板主体遮挡,在安装电子元件时,可以避免电子元件放置不良的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请电路板一实施方式的剖面结构示意图;
图2是图1电路板在一应用场景中安装电子元件时的示意图;
图3是图1电路板在另一应用场景中安装电子元件时的示意图;
图4是本申请半导体封装体一实施方式的剖面结构示意图;
图5是本申请电路板的制备方法一实施方式的流程示意图;
图6是图5制备方法对应的结构流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
参阅图1至图2,图1是本申请电路板一实施方式的剖面结构示意图,图2是图1电路板在一应用场景中安装电子元件时的示意图。该电路板100包括:电路板主体110以及散热装置120。
电路板主体110包括相对设置的第一表面111以及第二表面112,电路板主体110设置有通孔130。
散热装置120设置于通孔130,散热装置120包括相对设置的第三表面121以及第四表面122,散热装置120的第三表面121部分暴露于通孔130,用于安装电子元件140,其中,散热装置120的第三表面121的边缘被电路板主体110遮挡,即,散热装置120的第三表面121部分暴露在通孔130中。其中电子元件140可以是二极管、三极管或芯片等任何可以安装到电路板100上的器件。
其中在本实施方式中,电子元件140可以是直接安装于散热装置120的第三表面121上,也可以是通过铜基或其他中间层而设置于散热装置120的第三表面121上,在此不做限制。其中为了便于说明,以下均以电子元件140直接设置于散热装置120的第三表面121进行说明。
在本实施方式中,由于散热装置120的第三表面121的边缘被电路板主体110遮挡,因此暴露于通孔130中散热装置120的第三表面121的部分为平整部分,进而可以避免安装于散热装置120上的电子元件140倾斜。
其中,本实施方式中的电路板100可以是单层板、双层板或多层板中的一种,在此不做限制。其中,电路板主体110的第二表面112与散热装置120的第四表面122齐平设置或不齐平设置,在此不做限制。
继续参阅图1,电路板100还包括焊盘150。焊盘150设置于电路板主体110的第一表面111,用于电连接电子元件140以及导电图案线(图未示)。
导电图案线为电路板100中的导电层经过图案化形成,可用于导电和传输信号。在一应用场景中,导电图案线包括接地线和信号线,接地线用于将与之电连接的元件接地,信号线用于传输信号,导电图案线既可以设置于电路板主体110的表层,也可以设置于电路板主体110的里层,同时焊盘150包括信号线焊盘以及接地线焊盘,信号线焊盘与信号线连接,接地线焊盘与接地线连接。
其中,焊盘150可以是插脚焊盘,也可以是表面贴焊盘,当电路板100安装有电子元件140时,电子元件140通过连接线160与焊盘150连接,进而电子元件140与导电图案线连接。其中连接线160的材料可以为铜、金等导电材料。
在现有技术中,通常将电子元件设置于电路板的表面,并通过连接线将电子元件与同样设置在电路板表面的焊盘连接,而在本实施方式中,将电子元件140设置于位于通孔130中散热装置120的第三表面121,相比现有技术能够缩小电子元件140与电路板100之间的高度差,进而减小连接线160的长度,降低阻抗,减少信号损耗。
为了进一步减小连接线160的长度,电路板主体110的第一表面111与散热装置120的第三表面121平行设置,且电路板主体110的第一表面111与散热装置120的第三表面121之间的垂直距离与电子元件140的厚度的差值范围为0~40um,即当电子元件140安装于散热装置120的第三表面121上时,尽量使电子元件140远离散热装置120一侧的表面与电路板主体110的第一表面111齐平。
同时为了更进一步减小连接线160的长度,当电子元件140安装于散热装置120的第三表面121上时,电子元件140的边缘距离与之连接的焊盘150的边缘限定在一定范围内,可选的,该范围为0~250um。也就是说,焊盘150的边缘距离通孔130也要满足一定的距离,其中该距离可由设计人员根据具体应用场景设定,在此不做限制。
其中散热装置120可以是铜块等散热性能良好的导电块,散热装置120接收电子元件140产生的热量,并通过第四表面122将接收的热量导出,具体地,散热装置120可以通过埋铜方式、通孔填充方式或高密度互联方式形成。同时散热装置120第三表面121的面积与第四表面122的面积相同或不同,在此不做限制。其中值得注意的是,当第三表面121的面积小于第四表面122的面积时,散热装置120的散热面积较大,散热性能优越,能够提高整个电路板100的散热速度。可选的,当第三表面121的面积小于第四表面122的面积时,如图3所示,散热装置120沿通孔130的延伸方向的截面呈T型。当然,在其他实施方式中,散热装置120沿通孔130的延伸方向的截面也可以呈梯形、方形(如图1所示)或其他形状。
同时在本实施方式中,如图1所示,通孔130包括连通的第一通孔131以及第二通孔132,散热装置120设置于第一通孔131中,散热装置120的第三表面121暴露于第二通孔132,也就是说,以散热装置120的第三表面121为界,将通孔130分为第一通孔131以及第二通孔132。在第一应用场景中,如图1所示,第二通孔132为锥形孔,其尺寸沿靠近第一通孔131的方向逐渐减小,同时第一通孔131的形状与散热装置120的形状匹配,当然在其他实施方式中,第二通孔132也可以为其他形状,例如在图3应用场景中,第二通孔132为台阶孔,此时可以将焊盘150设置在第二通孔132的台阶面上,以进一步减小连接线160的长度,值得注意的是,将焊盘150设置第二通孔132的台阶面上时,可以将连接线160分层设置,降低连接线160的设计难度。
其中为了保证电路板主体110与散热装置120之间的连接牢固性,保证电路板主体110与散热装置120之间还设有粘接层(图未示),其中粘接层可以是半固化材料层,在加工过程中,当半固化材料层因为加热发生材料溢出时,可通过机械除胶或激光除胶的方式将其去除。
参阅图4,图4是本申请半导体封装体一实施方式的剖面结构示意图。该半导体封装体200包括电路板210以及电子元件220。
电子元件220安装于电路板210中散热装置211的第三表面2111。其中电路板210与上述实施方式中的电路板100结构相同,电子元件220与电路板210之间的连接结构和上述实施方式中电路板100与电子元件140之间的连接结构相同,详见可参见上述实施方式。
可选的,在本实施方式中,半导体封装体200还可以包括封装层(图未示),该封装层用于覆盖电子元件220以将电子元件220进行封装。其中该封装层的材料可以为环氧树脂、硅胶等材料。
参阅图5,图5是本申请电路板的制备方法一实施方式的流程示意图。结合图6,该制备方法包括:
S310:提供第一子电路板主体410,并在第一子电路板主体410上形成第一通孔420,第一子电路板主体410包括相对设置的第一表面411以及第二表面412。
其中,第一子电路板主体410可以为单层板电路主体或多层板电路主体,当第一子电路板主体410为多层板电路主体时,第一子电路板主体410内部设有线路图形。同时可采用机械开孔和/或激光钻孔的方式形成第一通孔420,进而保证第一通孔420的精确定位。
S320:将散热装置430放置于第一通孔420,散热装置430包括相对设置的第三表面431以及第四表面432。
S330:层压第一子电路板主体410。
层压第一子电路板主体410,以将第一子电路板主体410与散热装置430固定连接。
其中在层压过程中,若有胶从散热装置430周围溢流出来,则采用机械除胶或激光除胶的方式去除溢胶。
S340:在第一子电路板主体410的第一表面411形成第二子电路板主体440,以使第二子电路板主体440覆盖散热装置430。
其中,将第二子电路板主体440与第一子电路板主体410层叠设置。与第一子电路板主体410类似,第二子电路板主体440是单层板电路主体或多层板电路主体,当第二子电路板主体440为多层板电路主体时,第二子电路板主体440内部设有线路图形。
可选的,在步骤S340之前,还可以通过电镀等方式将散热装置430与第一子电路板主体410中的某一或多个导电层(图未示)电连接,确保后续的散热效果。且在电镀之后,还可以在第一子电路板主体410的第二表面412上形成线路图形。
S350:层压第一子电路板主体410以及第二子电路板主体440。
将第一子电路板主体410以及第二子电路板主体440一起层压而使第一子电路板主体410与第二子电路板主体440固定连接。
S360:在第二子电路板主体440上形成第二通孔450,以暴露散热装置430的第三表面431除边缘的部分。
其中,可采用机械开孔和/或激光钻孔的方式形成第二通孔450以保证第二通孔450的精确定位。可选的,在步骤S360之前,还可以在第二子电路板440远离第一子电路板410一侧的表面形成线路图形。
经过上述步骤,最终暴露的为散热装置430的第三表面431的平整部分,因此当在散热装置430上安装电子元件时,可以避免电子元件放置不良的问题。
其中采用本实施方式制备的电路板与前述实施方式中的电路板100结构相同,详见可参见上述实施方式,在此不再赘述。
总而言之,区别于现有技术的情况,本申请中的电路板设置散热装置位于电路板主体的通孔中,且散热装置用于安装电子元件的表面边缘被电路板主体遮挡,在安装电子元件时,可以避免电子元件放置不良的问题。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种电路板,其特征在于,所述电路板包括:
电路板主体,包括相对设置的第一表面以及第二表面,所述电路板主体设有通孔;
散热装置,设置于所述通孔,包括相对设置的第三表面以及第四表面,所述散热装置的所述第三表面部分暴露于所述通孔,用于安装电子元件,其中,所述散热装置的所述第三表面的边缘被所述电路板主体遮挡。
2.根据权利要求1所述的电路板,其特征在于,所述电路板还包括:
导电图案线;
焊盘,设置于所述电路板主体的所述第一表面,用于电连接所述电子元件以及所述导电图案线。
3.根据权利要求2所述的电路板,其特征在于,
所述导电图案线包括接地线和信号线,所述焊盘包括与所述信号线连接的信号线焊盘和与所述接地线连接的接地线焊盘。
4.根据权利要求1所述的电路板,其特征在于,
所述电路板主体的所述第一表面与所述散热装置的所述第三表面平行设置,且所述电路板主体的所述第一表面与所述散热装置的所述第三表面之间的垂直距离与所述电子元件的厚度的差值范围为0~40um。
5.根据权利要求1所述的电路板,其特征在于,
所述散热装置的所述第四表面的面积大于所述散热装置的所述第三表面的面积。
6.根据权利要求5所述的电路板,其特征在于,
所述散热装置沿所述通孔的延伸方向的截面呈T型。
7.根据权利要求1所述的电路板,其特征在于,
所述通孔包括连通的第一通孔以及第二通孔,所述散热装置设置于所述第一通孔,所述散热装置的所述第三表面暴露于所述第二通孔,其中,所述第二通孔为锥形孔。
8.根据权利要求1所述的电路板,其特征在于,
所述通孔包括连通的第一通孔以及第二通孔,所述散热装置设置于所述第一通孔,所述散热装置的所述第三表面暴露于所述第二通孔,其中,所述第二通孔为台阶孔。
9.根据权利要求1所述的电路板,其特征在于,所述电路板还包括:
粘接层,设置于所述电路板主体与所述散热装置之间,用于固定连接所述电路板主体与所述散热装置。
10.一种半导体封装体,其特征在于,包括如权利要求1-9任一项所述的电路板以及安装于所述散热装置的所述第三表面的电子元件。
CN201921006028.0U 2019-06-30 2019-06-30 电路板及半导体封装体 Active CN210745645U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921006028.0U CN210745645U (zh) 2019-06-30 2019-06-30 电路板及半导体封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921006028.0U CN210745645U (zh) 2019-06-30 2019-06-30 电路板及半导体封装体

Publications (1)

Publication Number Publication Date
CN210745645U true CN210745645U (zh) 2020-06-12

Family

ID=71006080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921006028.0U Active CN210745645U (zh) 2019-06-30 2019-06-30 电路板及半导体封装体

Country Status (1)

Country Link
CN (1) CN210745645U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112235933A (zh) * 2019-06-30 2021-01-15 南通深南电路有限公司 电路板及其制备方法、半导体封装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112235933A (zh) * 2019-06-30 2021-01-15 南通深南电路有限公司 电路板及其制备方法、半导体封装体

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
US9947625B2 (en) Wiring board with embedded component and integrated stiffener and method of making the same
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US20120176751A1 (en) Electronic component module and manufacturing method therefor
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
CN103594386A (zh) 层叠封装结构及其制作方法
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
KR20140144487A (ko) 패키지 기판 및 제조 방법
JP2013058727A (ja) 実装基板および実装基板を用いた回路装置
CN210745645U (zh) 电路板及半导体封装体
JP2000332160A (ja) キャビティダウン型半導体パッケージ
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
US10008474B2 (en) Dense assembly of laterally soldered, overmolded chip packages
CN210745644U (zh) 电路板及半导体封装体
JPS61137335A (ja) 半導体装置
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
CN112235933A (zh) 电路板及其制备方法、半导体封装体
CN116053251A (zh) 封装结构、芯片、电子设备及芯片封装方法
JP6613756B2 (ja) 半導体装置および半導体装置の製造方法
JP4439336B2 (ja) 回路装置の製造方法
US8159063B2 (en) Substrate and package with micro BGA configuration
JP4942452B2 (ja) 回路装置
JP4362165B2 (ja) 電子部品搭載装置
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant