JP2013058727A - 実装基板および実装基板を用いた回路装置 - Google Patents

Abstract

【課題】 基板に大電用の厚い膜厚の導電パターンと小電流用の薄い導電パターンを得ようとすると、工程が複雑になり、コストアップにつながる。しかし大電流用の厚い導電パターンで小電流用の薄い導電パターンも兼ねようとすると、膜厚が厚い分だけ、ファインパターンが基板に描けない問題が有る。
【解決手段】 絶縁樹脂から成るコア層５２と、前記コア層５２の表側に設けられた第１の導電パターン５３と、前記コア層５２の裏側に設けられた厚い第２の導電パターン７３と、前記第１の導電パターン５３の中の大電流用の第１の電極と前記第１の電極と対応して設けられた前記第２の導電パターン３０１との間に設けられたＶｉａ７２とを有し、大電流がＶｉａ７２を介して前記裏側の電極に流れる様に、前記Ｖｉａ７２の抵抗値を低くする事で解決するものである。しかも裏側の厚い配線３０１で再配置できるので、表側で取り出すことができる。
【選択図】図８

Description

本発明は、実装基板およびこの実装基板を用いた回路装置に関するものである。

最近、電子機器が身の回りにあり、ポケットやバックから取り出して、色々な情報が取れるようになって来た。これは、携帯機器が小型・軽量となってきた事が一つの原因でも有る。名刺サイズの携帯電話、名刺２枚程度のスマートフォンが現れ、世界のどこに居ても情報処理が可能となっている。

この小型・軽量化を実現させた要因は、色々とあるが、その第１の要因として、ＩＣの高機能化がある。色々な機能がＩＣチップに作りこまれ、しかも小型になっている。そして、この小型化したＩＣチップは、端子数も増え、この端子サイズも小さくなっている。

続いて第２の要因は、このＩＣチップを実装するインターポーザである。このインターポーザは、セット用の基板とＩＣチップの間に挿入されるもので、ＩＣチップとセット用の基板の熱膨張係数αの違いを緩和するものである。

このインターポーザ（以下実装基板と呼ぶ）は、絶縁性樹脂をベースとし、αの調整のために、酸化Ｓｉ、酸化Ａｌ等の粒状フィラーや、ガラスまたはカーボン等の繊維状のフィラーが練りこまれている。

図６に実装基板１０を示す。一例として、２層基板を示し、１１が絶縁性樹脂からなるコア層である。そしてこのコア層１１の表面・裏面には、導電パターンが設けられている。コア層１１の表側には、第１の導電パターン１２が設けられ、裏側には第２の導電パターン１３が設けられている。この第１の導電パターン１２は、チップ実装用のアイランド、ボンディングパッドまたは配線等からなり、第２の導電パターン１３は、セット用の基板との接続のため、半田ボール用の電極パッドが設けられている。

特開平０１−２６６７８６号

近年、実装基板１０の高機能化に伴い、この実装基板には、小電流用の薄い導電パターン１２Ａと大電流用の厚い導電パターン１２Ｂが必要に成って来た。特許文献１は、金属基板に適用したものであるが、厚い導電パターンと薄い導電パターンを２回のエッチングで実現している。

例えば、インバータモジュールなどは、図６に示す様に、大電流が流れるトランジスタ１４と、このトランジスタ１４を制御する制御ＩＣ１５がある。そしてこのトランジスタ１４は、大電流が流れるため、厚い導電パターン１２Ｂを必要とし、制御ＩＣ１５は、さほど電流を必要としないので、薄い導電パターン１２Ａを必要とする。

しかしながら、この実装基板１０に厚みの異なる導電パターンを設ける事は、前述したように、製造工程を増やす原因となった。つまり予め厚い膜のＣｕ箔を用意し、エッチングを２回行って厚い膜厚と薄い膜厚を用意しなければならない。

別の方法として、小電流用の導電パターン１２Ａを、あえて薄くせずに、厚い導電パターン１２と同じ膜厚で代用しても良い。しかしながら、この場合、以下の問題が有る。

一般に、Ｃｕパターンは、コストの面から、ウェットエッチングで実現されている。よって等方的にエッチングされ、厚いＣｕパターンでは、その分、横方向のエッチングも進み、ファインパターンが形成できない問題があった。つまり薄い導電パターンでエッチングすれば、その分、ファインパターンを高密度に配置できるが、この厚い導電パターンで代用すれば、この分を犠牲にしている。

図７は、４層の導電パターンから成る実装基板２０を示すものである。表側の最表面の導電パターン２１Ａが例えば７０μｍとすると、前述したように膜厚が厚い事から、１４０〜１５０μｍ程度のＬ／Ｓである。しかし最近では、ノイズや処理スピードの観点から、制御ＩＣは、フリップチップ実装が好まれる。フリップチップで実装すれば、金属細線がいらず、信号の流れる配線長を短くできるからである。

このフリップチップ実装であると、端指数も増え、端子密度もかなり高いことから、近年では、Ｌ／Ｓが１００μｍ位は必要である。よって膜厚７０μｍのＣｕ箔を用いると、膜厚が厚い分、Ｌ／Ｓ１００μｍを実現できず、フリップチップ実装が困難になる場合がある。

よって膜厚７０μｍよりも薄い銅箔（例えば５０μｍ）で導電パターン２１Ａを実現しようとすれば、今度は、パワートランジスタ１４から流れる大電流を流すことができない。その為、図７（Ａ）の様に、Ｖｉａ２２を介して大電流を流そうとした。しかしこの場合、Ｖｉａ２２は、ドリルで実装基板２０を開けて、そのＶｉａ２２にメッキを付けて埋めていた。ところが、ドリル等の加工工程が付加される為、Ｖｉａの真上の電極２２Ａは、凹凸があり、ボンディングが難しかった。

よって図７（Ｂ）の様に、Ｖｉａ２２の真上を避けて、実装基板２０の平らな上に形成された導電パターン２２Ｂにワイヤボンドをしていた。

しかしながら、ここの導電パターン２２Ｂは、５０μｍの銅箔であり、抵抗分があり、前記トランジスタ１４の電流を流せば、導電パターンが溶断したり、実装基板２０自体が温度上昇する問題があった。

本発明は、前述した課題に鑑みて成されたものであり、
絶縁樹脂から成るコア層５２と、前記コア層５２の表側に設けられた第１の導電パターン５３と、前記コア層５２の裏側に設けられた第２の導電パターン５４と、前記第１の導電パターン５３の中の大電流用の第１の電極６４と前記第１の電極６４と対応して設けられた前記第２の導電パターン５４の外部電極７３との間に設けられたＶｉａ７２とを有し、
前記第１の導電パターン５３と前記第２の導電パターン５４は、同じ膜厚で、前記大電流がＶｉａ７２を介して前記外部電極７３に流れる様に、前記Ｖｉａ７２の抵抗値を低くする事で解決するものである。

大電流用のパッド６４は、薄い膜厚でなるが、その下には抵抗値の低いＶｉａ７２が設けられている。よって必ずパッド６４とコンタクトしたＶｉａ７２を介して裏面に流れ、表側の第１の導電パターン側には流れない。よって、小電流用をメインにして第１の導電パターンを描けばよい。その結果、第１の導電パターンは、膜厚を薄くでき、ファインパタ
ーンを描け、エッチングも１回ですむことからコストダウンにつながる。また図８で示すとおり、裏面の導電パターン７３は、厚く形成され、配線も含めて構成されているため、裏面で大電流の流路を任意の部分に延在できる。よってＶｉａ７１を介せば、リードと接続される表側のパッドに大電流を流せ、または大信号を取り出せる。

本発明の実装基板または回路装置を説明する図である。 本発明の回路装置の製造方法を説明する図である。 本発明の回路装置の製造方法を説明する図である。 本発明の回路装置の製造方法を説明する図である。 本発明の回路装置の製造方法を説明する図である。 従来の実装基板または回路装置を説明する図である。 従来の実装基板または回路装置を説明する図である。 本発明の回路装置を説明する図である。 本発明の回路装置を説明する図である。 本発明の回路装置の製造方法を説明する図である。 本発明の回路装置の製造方法を説明する図である。 本発明の回路装置の製造方法を説明する図である。 本発明の回路装置を金属基板に実装した図である。 本発明の回路装置をセット用の基板に実装した図である。

以下に本発明の実施例について説明する。
まず本発明は、実装基板と回路装置という名称を採用した。ここで、回路装置は、本発明の実装基板を採用したものである。仮に、半導体素子と受動素子を採用している場合は、混成集積回路装置と成る。しかし実装基板に半導体素子だけが実装された場合、半導体装置である。またＬＥＤを実装したら、発光装置または照明装置であり、更にパワートランジスタとその制御ＩＣを実装し、仮にインバータモジュールにしたらパワーモジュールである。ここでは、これらを総称して回路装置とした。更には、この回路装置を金属基板、プリント基板またはセラミック基板等に実装したものを基板モジュールとした。

では、図１の２層基板から成る実装基板５０およびこれを採用した回路装置５１について説明する。尚、実線が表側の第１の導電パターン５３、太い点線が裏側の第２の導電パターン、そして細い点線がＶｉａを示している。

先ずこの実装基板５０のコア層５２は、絶縁性樹脂から成り、熱硬化性、熱可塑性樹脂からなる。一例として、ポリイミド、エポキシ系樹脂等からなり、この樹脂の中には、従来例で説明したように、フィラーが混入されている。このフィラーは、粒状、破砕状、繊維状で、材料としては、酸化Ｓｉ、酸化Ａｌまたはガラス等からなる。ここでは、エポキシ樹脂にガラス繊維が織り込まれた、ガラスエポキシ樹脂が採用され、厚みは約１００μｍである。また、炭素繊維が織り込まれても良い。セット用の基板と実装される半導体素子との熱膨張係数αの違いを小さくするために混入されるものである。

続いて導電パターンについて説明する。表側の第１の導電パターン５３および裏側の第２の導電パターン５４は、約３０μｍ〜５０μｍの膜厚で、その材料は、Ｃｕ、Ｃｕを主材料とする金属またはＣｕを主材料とする合金等から成る。方法は、メッキにより、実装基板に生成させても良いし、予めこれらの材料から成るＣｕ箔が用意され、実装基板に貼り合わされても良い。ここで貼り合わせタイプのＣｕ箔は、メッキにより成長させたもの、またはメッキ膜を圧延した圧延Ｃｕでも良い。

実装基板５０の表の第１の導電パターン５３は、図１（Ａ）に示す様なパターンで成る。具体的には、半導体素子、ここではパワートランジスタ５５Ａやこれを制御する制御ＩＣ５５Ｂを実装する第１、第２のアイランド５６Ａ、５６Ｂ、小電流用の第１、第２、第３の配線５７、５８、５９、小電流用の第１、第２のパッド６０、６１、大電流用の第３、第４のパッド６２、６４等から成る。また配線は、単独でアイランド状になるもの（図面では省略されている。）、符号５７の様にアイランドと一体でなるもの、符合５９の様にパッドと一体で成るものがある。

また裏側の第２の導電パターン５４は、半田等のロウ材が設けられる外部電極、配線等からなる。外部電極は、その上に半田をスクリーン印刷で載せたり、半田ボールが載せられ、加熱されて溶融される。また半田の代わりにＡｇペースト等の導電ペーストが設けられても良い。また裏側では、配線は、普通は必須ではなく、表側のスペースに余裕が無い場合などで、必要により設けられたりする。

更に図１（Ｂ）に示すように、Ｖｉａ７１〜７２が、絶縁基板５０を貫通する様に設けられる。このＶｉａは、メッキで埋められる（Ｖｉａ内部に若干のスペースがあっても良い）か、半田や導電ペーストで埋められる。特に力説するポイントは、表側の第１の導電パターンが、実装基板の平坦度をトレースする様に平坦である事である。これは後述するが、図２〜図３に示すように、裏側の第２の導電パターンに開口部ＯＰを設けて、メッキ、導電ペーストまたは半田等が埋め込まれ、表側の第１の導電パターンは、表面を荒らすような加工工程が加わらないため、メッキされたままの状態、或いは、貼りあわされたままの平らな導電パターンである。

以下、本発明のポイントについて説明する。

まず、実装基板５０の表側に設けられた第１の導電パターン５３は、全て、同一の膜厚からなり、具体的には、小電流用の薄い導電パターンからなり、ここでは、４０〜５０μｍである。そして小電流は、少なくとも薄い第１の導電パターン５３を流れる。ただし必要によっては、Ｖｉａを介して裏側の第２の導電パターンへ流れても良い。そして大電流は、Ｖｉａの真上の導電パターン、ＶｉａそしてＶｉａの真下の導電パターンのルートで流れる。

図１（Ｂ）を見て、具体的に説明する。制御ＩＣ５５Ｂと接続された細線から成る金属細線７４は、左側の第１の導電パターン５３の右端（ここは例えば第１のパッド６０である。）に接続され、ここに流れる小電流は、第１の導電パターン５３を左側の方向へ流れる。ここでは、図示されていないが、表面の配線を介して別の回路素子と電気的に接続されたり、外部端子へと向かう。また第１の導電パターン５３を矢印の様に流れ、途中でＶｉａ７０を介して第２の導電パターン５４へと流れても良い。この小電流は、電流、または信号が小さいので、表、または裏の薄い導電パターンへ流しても何の問題も無いからである。

一方、大電流は、そうはいかない。つまり第１の導電パターンも第２の導電パターンもその膜厚が薄いからである。これは、繰り返すが、表側の導電パターンをファインにして、高密度にしたいからである。例えば制御ＩＣのパッドからワイヤボンディングする際、何本もの配線をクロスオーバーする場合がある。しかし厚いとその間隔が広がり、ボンディングワイヤの長さが必要となるからである。
しかしながら、この大電流は、パワートランジスタ５５Ａから流れ出たり、またはパワートランジスタ５５Ａに流れ入る二つのケースが考えられる。例えば、チップ表面から太線の金属細線７５を介して大電流用のパッド６３へ流れ出る。そしてＶｉａ７１が設けられてあるため、表の配線に流れず、Ｖｉａを介して裏面へと流れる。ここで第４のパッド６
４は、太線２本が接続できるエリアが確保されているが、それぞれ別々になってもよい。また符合６１は、ゲートと細線で接続される第２のパッドであり、符号５８は、この第２のパッド６１と一体でなる配線である。

また導電パターン７３から、Ｖｉａ７２、太線７５を介してパワートランジスタ５５Ｂへと流れる。どちらにしても、Ｖｉａの抵抗は、導電材料で埋め込まれ、第１の導電パターンまたは第２の導電パターンの抵抗よりも低いため、Ｖｉａの真上で金属細線が接続されれば、大電流は必ずＶｉａを介して流れる。

つづいて第１のアイランド５６Ａについて説明する。ここでは、パワートランジスタ５５Ａの裏面から電流が流れ出たり、トランジスタの裏面へ入ったりする部分である。よってパワートランジスタ５５Ａの裏面に相当するアイランドの領域には、Ｖｉａ７２が少なくとも１個設けられている。図１（Ａ）では、一つのトランジスタ５５Ａに対して４つ形成されている。尚、チップ裏面が共通接続されるため、一つのアイランド５６Ａに３つのトランジスタ５５Ａが設けられている。

しかしながら、１つのアイランドに少なくとも１つのトランジスタが設けられ、表のアイランドと裏の導電パターンとの間には、少なくとも１つのＶｉａが形成され、Ｖｉａの真上にパワートランジスタが固着されれば良い。例えば図１（Ｃ）〜（Ｄ）は、絶縁基板５０の裏側から第２の導電パターンを見たものである。斜線でハッチングしたエリアはソルダーレジストである。そして例えば点線が絶縁基板５０の表側のアイランド８０であり、図示は省略するが１つのパワートランジスタ５５Ｂが電気的に接続されて固着されている。そして実線が絶縁基板５０の裏に設けられた裏面電極８１である。

つまり図１（Ｃ）は、パワートランジスタ１つに対してＶｉａが一つ、そして裏面電極も一つ、更にソルダー固着エリアも一つで、Ｖｉａの真上にパワートランジスタが固着される。図１（Ｄ）は、パワートランジスタ１つに対してＶｉａが４つ、そして裏面電極は一つ、更にソルダー固着エリアも一つであり、４つのＶｉａの上にパワートランジスタが設けられる。図１（Ｅ）は、パワートランジスタ１つに対してＶｉａが４つ、そして裏面電極はＶｉａそれぞれに裏面電極が設けられて４つあり、更にソルダー固着エリアも４つである。この様に、裏面電極は、フレキシブルティを持って形成される。

図１では、ラフに図示したが、前にも説明したように、表の第１の導電パターン５３は、膜厚が薄いことから、横方向のエッチング量を無くせ、パターン間隔を狭めることができる。つまりファインパターンが要求される制御ＩＣが実装可能となる。紙面の都合から、これら導電パターンは、ラフに描かれているが、制御ＩＣは、ピン数が２０〜１００ピン程度、またはそれ以上のものもあり、ＩＣ側のパッド電極と接続される実装基板表のパッド、それと一体の配線は、薄い膜厚故に、ラインアンドスペースを狭く、高密度にパターニングできる。そして大電流は、薄い導電パターンの抵抗分から、この薄い導電パターンに流すことが好ましくない。そのため、大電流が流れ込む（或いは出る）所のパッドまたは電極に相当する部分６２、６４は、Ｖｉａ７２が設けられ、このＶｉａは、導電材が埋め込まれているために、抵抗分がきわめて小さい。よって図１（Ｂ）に示す太い矢印の様に、Ｖｉａ７２を介して裏面電極へと流れていく。そして裏面電極に対応して設けられたセット用の基板の電極と電気的に接続され、セット用の基板側へ電流が流れる。セット用の基板（ＳＢ）に実装された一例を図１４（Ａ）に示す。基板は、金属基板、ガラスエポキシ基板、セラミック基板等が考えられる。ここでは、回路装置５１の裏面に半田が設けられ、この基板（ＳＢ）と接続されている。

よって本来、厚い導電パターンが必要であったり、更に上層に導電パターンを積む必要があった回路基板は、薄い２層の回路基板で済むことになる。結果、先ず回路基板の工程
が減り、コストを減らせる。更には薄くて済むことから、絶縁基板の厚みが減らせるメリットがある。
厚いＣｕ箔を保持するには、反りの関係からコア層を厚くすることがある。逆に本発明では、Ｃｕ箔が薄いことから、コア層を薄くすることも可能となる。よって絶縁樹脂で、熱抵抗が大きいと言えど、その厚みが薄くできるため、熱抵抗を小さくすることができる。すれば、基板の温度上昇が抑制でき、基板の反りも無くすことができる。よって実装基板裏面に設けられたハンダボールのフラタナリティも向上し、プ基板（ＳＢ）への実装性も向上する。

尚、図１４（Ｂ）の場合の様に、絶縁性樹脂ＩＲに裏面の導電パターンを埋め込んでもよい。

図１では、回路素子が実装されたモジュールであるが、ポッティング、トランスファーモールド、ケース材等で封止しても良い。

続いて、図２から製造方法を説明する。
先ず図２（Ａ）に示す様に、コア層５２に薄いＣｕ箔１００、１０１が積層されたものを用意する。ここでは、この後、メッキでＣｕを被覆することから、メッキ基板１０２と呼ぶことにする。この薄いＣｕ箔は、コア層にメッキで積んだものである。しかしながら、予めメッキで形成されたＣｕ箔、またはこのメッキ膜から成る箔を圧延した圧延Ｃｕ箔を用意し、貼りあわせても良い。また完成品の導電パターンの膜厚を約３０μｍ〜５０μｍとすれば、図３の工程でメッキを施すため、ここの膜厚はその分を差し引いた膜厚である。そして平らなコア層にメッキを施したり、別途平らな面にＣｕ箔を形成してＣｕ箔とするため、図２（Ａ）の両面のＣｕ箔１００、１０１は、平坦性を有する。

またコア層５２は、ガラスエポキシ樹脂としたが、他に他の絶縁樹脂でも良い。

続いて図２（Ｂ）に示す様に、裏面側のＣｕ箔にエッチングレジスト１０３を形成し、ホトリソグラフィによって、Ｖｉａ７１、７２に相当する部分を露出させる。（以下、ここの露出部分を開口部と呼ぶ。）そして裏側のＣｕ箔１０１をエッチングする。エッチャントは、ウェット用で、例えば塩化第２鉄、または塩化第２銅等が入った水溶液である。よって開口部に相当する部分のＣｕ箔がエッチングされる。

続いて、このエッチングレジスト１０３を取り除くと、Ｖｉａに相当する部分で、コア層５２が露出する開口部が形成される。（図面では省略している。）
そして裏面にレーザ照射を行い、前記開口部に相当する部分のコア層を取り除く。Ｖｉａの平面形状は、一般に円であるため、取り除かれた部分は、円柱または上からスカート状に広がった形状（ちょうど断面では台形、または立体で見たら、円錐の頭をカットしたような形状）となる。一般には、図２（Ｃ１）の様に、表面は、そのままで、裏面のＶｉａの部分だけが開口されて、表のＣｕ箔１００の裏面が露出する。ここでその部分をホールと名づける。染めて
また図２（Ｃ２）の様に、開口部のエッチングの際に、表のＣｕ箔１００をパターニングしても良い。またホールＨは、前述したようにレーザーで取り除く。

続いて、図３の工程を説明する。ここでは、メッキ工法を行ってメッキ膜１０５、１０６を形成し、パターニングする工程である。先ずは、図３（Ｄ１）に示すように、メッキ工法を使ってホールＨを埋めＶｉａ７１、７２を形成するが、ここでは、無電解メッキ、その後、電界メッキを行う。無電解メッキは、成膜エリアに選択性が無いので、表面、裏面の全域に付く。続いて、この無電解メッキ膜の上に電界メッキ膜を形成するため、結局両者共に全面に形成される。尚、図３（Ｄ１）は、Ｖｉａ７１、７２を完全に埋めている
が、ホールＨの中は、非完全充填でも良い。つまり表面に形成されたＣｕ膜のシート抵抗よりも、ホールＨの側壁に付いたＣｕ膜のシート抵抗が低くなれば良く、完全に埋める、埋めないは、特にここでは問題ではない。

続いて、図３（Ｅ）に示すように、表と裏のＣｕ膜をエッチングして、第１の導電パターン５３、第２の導電パターン５４にパターニングして、実装基板５０が完成する。またここでは、図示してないが、図１（Ｃ）〜（Ｅ）で説明したように、表と裏の全面にソルダーレジストを形成し、外部電極となる部分を、フォトリソグラフィーを使って開口する。そしてこの開口部には、例えば半田等のロウ材、または導電ペースト等が形成される。

また図２（Ｃ２）の工程を経たものは、図３（Ｄ２）へ進む。やはりここでも、無電解メッキ、その後に電解メッキを経るため、表も裏も全面に形成される。そして、図３（Ｅ）の如く、パターニングされる。

どちらの工程を経ても、図２（Ａ）で用意された膜１００、１０１が平坦性を有し、メッキ膜は、その平坦度をトレースするので、完成した第１の導電パターン５３、第２の導電パターン５４は、平坦性を維持することができる。よって図３（Ｆ）に示す様に、ｖｉａ７１、７２の上の導電パターンに金属細線がボンディングされても、その接続強度、接続抵抗等は、良好となる。

以上は、２層の実装基板５０で説明したが、この技術的思想は、４層、６層、８層・・・なる実装基板でも適用ができる。

以下４層基板を例にして、図４で簡単に説明する。
先ず２層基板２００の表と裏に絶縁層２０１を介してＣｕ箔２０２、２０３をメッキ法で成膜するか、予めＣｕ箔を用意して貼り合わせる。

続いて、図４（Ｂ１）に示すように、裏面のｖｉａに相当するＣｕ箔の部分をエッチングして開口部２０４を形成し、レーザでＶｉａの部分の絶縁層、コア層を取り除く。

或いは、図４（Ｂ２）に示すように、Ｖｉａに相当する部分のＣｕ箔をエッチングする際に、表のＣｕ箔をエッチングし、その後で、レーザでＶｉａの部分の絶縁層、コア層を取り除いても良い。

そして、両工程とも、その後に、Ｖｉａも含め、表と裏に無電解、電解メッキを施す。図４（Ｂ１）では、図５（Ｃ１）の如くなるため、そのあとは、表と裏をパターニングすればよい。

図４（Ｂ２）の場合も、全域にメッキ膜が成長するので、やはりエッチングによりパターニングして、図５（Ｃ１）の様に完成させる。その後は、ソルダーレジストを２層基板の説明と同様に処理をする。

図１の実装基板５０は、薄い膜厚を採用しているため、大電流用の表側の電極６２、または６４は、それに対応する裏面の導電パターンとＶｉａ７２を介して接続されている。そして、電流は、Ｖｉａ７２から裏面の電極を経て、セット用の基板の電極と接続される。逆に、裏面の大電流の電極７３は、この位置から他へと配線で流すことは難しい。つまり厚みが無く、抵抗分があることからである。

そのため、図８、図９は、裏面の導電パターンの膜厚を厚く形成した。この様に裏面の導電パターンを厚くすれば、大電流をこの配線に流すことができる。

図８は、２層基板、特に、表が薄く、裏が厚い２層基板を金属基板３００に貼りあわせている。ここでは、回路装置５１が実装される領域に於いて、金属基板３００には、導電パターンが設けられていない。しかし図１４（Ｂ）の如く、金属基板３００に電極や導電パターンが設けられ、電気的に接続されても良い。

この金属基板３００は、Ａｌ、またはＣｕを主材料とするものである。Ａｌの場合は、表面を酸化処理すると、耐蝕性、絶縁性に優れるが、この酸化膜は省略しても良い。そしてこの２層の実装基板は、絶縁性樹脂ＩＲにより貼り合わされている。ここでは、絶縁性樹脂中に、裏面の厚い導電パターン５４、７３が埋め込まれている。尚、この絶縁性樹脂は、金属基板側の絶縁性樹脂、その上に埋め込み様の絶縁性樹脂が設けられても良い。

図８（Ｂ）に於いて、点線がコア層５２の裏側の電極である。符号３０１の様に、この厚い第２の導電パターン５４、７３は、電極および配線の機能を有する。またヒートシンクの役割も持っている。パワートランジスタ５５Ｂから出る大電流は、太いワイヤ７５を介して裏側の厚い第２の導電パターンへと流れる。Ｖｉａの真上は、表面を荒らす工程が付加されていないので平らであるため、良好な接続となる。そして、電流は、、裏の第２の導電パターン３０１の一端から配線となるパターンを通過し、金属基板側面３０２の近傍に位置する実装基板５０の端まで流れる。そしてここでは、コア層５２にＶｉａが設けられ、表側の第１の導電パターンＬと電気的に接続されている。よってリード接続パッドＬへと、電流は、再度表側へと流れる。

この様にすることで、必要によって、金属基板３００の側面３０２の近傍で、リード接続パッドＬに外部リードを接続することができる。

尚、図示してはいないが、この金属基板および実装基板５０は、トランスファーモールドを使って絶縁性樹脂により封止しても良い。金属基板の裏面も含めて絶縁性樹脂で覆っても、または裏面は露出させても良い。更には、ケース材、キャン等で封止しても良い。

以上、裏面の導電パターンが厚いタイプは、図１の構造と異なり、実装基板の裏側は、配線の機能をもたせることができる。その為、回路構築の融通が増す。更に、第２の導電パターンは、厚みが厚いことから、ヒートシンクとして機能し、その熱は、金属基板へと伝えられる。

図９は、金属基板の代わりに、通常半導体で採用するリードフレームのアイランドに実装基板５０を貼りあわせたものである。ここでは、ＳＩＰで図示してあるが、ＤＩＰでも良い。リード６０１は、アイランドと一緒にリードフレームとして用意され、一端は、アイランド６００の近傍に位置している。よって前実施例と同様に、アイランド６００側面の近傍に位置する実装基板５０まで、裏面の第２の導電パターンで引き回す事ができる。

ワイヤボンディングポイント、つまりＶｉａ７２の真上は、平らであるため、良好な接続となる。そして電流は、このＶｉａ７２を通り、裏の第２の導電パターン３０１へと流れる。そして裏面の電極７３から配線となるパターンを通過し、アイランド６００の側面６０２の近傍まで流れる。そしてここには、コア層５２にＶｉａが設けられ、表側の第１の導電パターンに流れる。ここでは、リードの接続パッドＬとＶｉａが接続されているため、電流は、再度表側へと流れ、接続されているリードへと流れる。

この様にすることで、アイランド６００の側面の近傍（実装基板５０の周辺）で、リードとリード接続パッドを金属細線にて接続することができる。尚、外側の太い実線は、封止用の絶縁樹脂で、アイランド、その上に実装された回路素子等が封止されている。

図１０で、実装される回路装置５１の製造方法について説明する。

図１０（Ａ）は、絶縁性樹脂からなるコア層５２の両面にＣｕ箔が貼りあわされている。表面のＣｕ箔１００よりも裏面のＣｕ箔１０１の方が厚く成っている。これは、前述したように、実装基板裏面で大電流の通路、配線を確保するためである。これらＣｕ箔は、メッキで成膜しても、予めＣｕ箔が用意され、貼りあわせてもよい。

続いて、Ｖｉａとなる開口部１０４を形成する。図１０（Ｂ）では、エッチングレジスト１０３を裏面に被覆し、Ｖｉａに相当する部分を露出させる。そしてその後、このレジストをマスクにして裏面のＣｕ箔１０１をエッチングする。この部分は、コア層５２が露出し、後のレーザ照射部分となる。

続いて、図１０（Ｃ）の如く、レーザで絶縁性樹脂を取り除く。図１０（Ｃ１）は、表のＣｕ箔１００がパターニングされていない状態でレーザ照射するもので、図１０（Ｃ２）は、表面のＣｕ箔１００がパターニングされた後で、レーザ照射するものである。尚、この時、リード固着パッドＬの部分にもＶｉａが形成される。

また表のパターニングは、図１０（Ｂ）のＶｉａの所のパターニングと同時にするか、その工程の前後で、パターニンクされる。

続いて図１１（Ｄ）を説明する。図１０（Ｃ１）が、図１１（Ｄ１）に相当し、図１０（Ｃ２）が図１１（Ｄ２）に相当する。

この工程は、メッキ処理、半田埋め込み、導電ペースト埋め込み等と色々とある。ここでは、Ｖｉａ１０４にメッキによりＣｕを埋め込んでいる。Ｖｉａの内壁は、絶縁性樹脂が露出しているため、無電解メッキ、続けて電解メッキで導電材料が成膜、埋め込まれていく。尚、ここでは、Ｃｕメッキを採用するが、Ａｕメッキ等、メッキで成膜できる材料が選択される。

続いて、図１１（Ｅ）の如く、表と裏のＣｕ箔をパターニングする。ここでは、レジストを用いず、両面を全面エッチバックしても良い。またエッチングレジストを形成し、分離部分のレジストを取り除いて、ウェットエッチングでパターニングしても良い。尚、表と裏を同時でも良いし、別々にエッチングしても良い。

続いて、図１２の如く、金属基板への貼りあわせ工程がある。

ここでは、金属基板３００側に硬化前の絶縁性樹脂ＩＲが設けられ、加熱して軟化した状態で実装基板５０を埋め込む。その後、熱を加えて硬化する。

逆に、実装基板５０側に接着剤が塗布されるか、シート状の絶縁性樹脂から成る接着剤が設けられ、金属基板３００に熱圧着される。よって実装基板５０側の厚い導電パターンは、金属基板と実装基板の間に設けられた絶縁性樹脂ＩＲに埋め込まれる。

そして図示していないが、図８の如く、素子の実装、電気的接続が成される。

この様にすれば、この基板モジュールは、表の薄い導電パターンで小電流、小信号を扱い、裏面の厚い導電パターンで大電流、大信号を扱う事が可能と成る。しかも金属基板と実装基板の間で大電流用の配線が設けられるため、図８（Ｂ）のリードパッドの部分の様に、大電流、大信号用の信号を裏面側で再配線し、金属基板の外周近傍（側辺ょ）で表側
に取り出すことができる。

図１３は、図１２の後で、素子を実装する際に、半導体素子をフェイスダウン実装したものである。パワートランジスタ５５Ｂの場合は、チップ裏面に、金属板が設けられ、チップ裏面と実装基板の電極が電気的に接続される。

また板ではなく、図１３（Ｂ）の如く、缶タイプの電極でも良い。上面の裏側でチップ裏面が固着され、上面の周囲から円筒またはＢＯＸ状に下方に側面が延在し、下方で鍔状に水平に延在した電極でも良い。

この場合、鍔状の電極に対応する何処にでもViaが設けられ、流路が板と異なり拡大できるので大電流に適する。

またチップ裏面がドレインまたはソースで、チップ表はＶｉａがある所は、ソースまたはドレインで、Ｖｉａが無い部分はゲートである。更に、パワートランジスタの代わりにＩＣがフェイスダウンで実装されても良い。

尚、図１３の場合、トランスファーモールドで封止しても良い。

また図１２では、金属基板３００側に電極や配線などの導電パターンが形成されていない。これは、少なくとも実装基板５０が貼りあわされる領域に、導電パターンを省略して、金属基板に近づける用に貼り合せても良いし、図１４（Ｂ）に示すとおり、電気的に接続が必要な部分に、導電パターンが設けられ、これと実装基板５０を貼りあわせて、電気的に接続しても良い。

Claims (6)

1. 絶縁樹脂を材料とするコア層と、
   前記コア層の表側に設けられた第１の導電パターンと、
   前記コア層の裏側に設けられ、前記第１の導電パターンの膜厚よりも厚く形成された第２の導電パターンと、
   前記第１の導電パターンの中の少なくとも一つから成る大電流用の第１の電極と、
   前記第１の電極と対応して設けられ、前記第２の導電パターンの中の少なくとも一つから成る外部電極と、
   前記第１の電極と前記外部電極との間に設けられたＶｉａとを有し、
   前記大電流がＶｉａを介して前記外部電極に流れる様に、前記Ｖｉａの抵抗値を前記第１の導電パターンの抵抗値よりも低くした事を特徴とした実装基板。
2. 前記外部電極と一体でなる前記第２の導電パターンの中の配線は、前記外部電極と異なる位置まで延在される請求項１に記載の実装基板。
3. 前記外部電極と一体でなる前記第２の導電パターンの中の配線は、前記実装基板の側辺の近傍または外周の近傍の第１の領域まで延在され、前記第１の領域上の前記Ｖｉａを介して、前記第１の導電パターンの中のパッド電極と電気的に接続される請求項１に記載の実装基板。
4. 前記実装基板が金属基板、絶縁性樹脂から成るプリント基板またはセラミック基板に実装される請求項１〜請求項３のいずれかに記載の実装基板を用いた回路装置。
5. 前記パッド電極には、リードが設けられる請求項４に記載の実装基板を用いた回路装置。
6. アイランド、前記アイランドの周辺に一端が近接して設けられたリードがあり、前記実装基板は、前記アイランドの上に固着され、前記パッド電極と前記リードが電気的に接続される請求項３に記載の実装基板を用いた回路装置。

Images