CN102142416A - 元件搭载用基板、半导体模块及便携式设备 - Google Patents

元件搭载用基板、半导体模块及便携式设备 Download PDF

Info

Publication number
CN102142416A
CN102142416A CN2010106108346A CN201010610834A CN102142416A CN 102142416 A CN102142416 A CN 102142416A CN 2010106108346 A CN2010106108346 A CN 2010106108346A CN 201010610834 A CN201010610834 A CN 201010610834A CN 102142416 A CN102142416 A CN 102142416A
Authority
CN
China
Prior art keywords
insulating barrier
electrode part
mounting substrate
element mounting
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010106108346A
Other languages
English (en)
Inventor
长松正幸
柴田清司
林崇纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009251466A external-priority patent/JP2011096951A/ja
Priority claimed from JP2009272855A external-priority patent/JP2011119306A/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN102142416A publication Critical patent/CN102142416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种元件搭载用基板、半导体模块及便携式设备，该半导体装置具有将设置在构成第一半导体模块的第一元件搭载用基板上的第一电极部和设置在第二半导体模块上的第二电极部通过焊球接合的PoP结构。在构成基体材料的绝缘树脂层的一个主表面上设置有具有开口部的第一绝缘层，在该开口部中形成有凸状的顶部比第一绝缘层的上表面还向上突出的第一电极部。此外，从第一电极部的顶部离开而在第一电极部的顶部的周围形成有设置于所述第一绝缘层上的第二绝缘层。第一电极部的顶部的形状由曲面或者曲面及与该曲面平滑地连接的平面形成。

Description

元件搭载用基板、半导体模块及便携式设备
技术领域
本发明涉及一种用于搭载半导体元件的元件搭载用基板、半导体模块及便携式设备。
背景技术
近年来，随着电子设备的小型化和高性能化，谋求使电子设备所使用的半导体装置进一步小型化、高密度化。为了满足这样的需求，已知在封装上搭载封装的称之为层叠封装(Package on Package，PoP)的三维封装技术等半导体模块层叠技术。
在层叠半导体模块时，采用使用焊球等接合部件将设置在下侧半导体模块的基板上的电极焊盘和设置在上侧半导体模块的背面上的电极焊盘连接的方法。作为使用焊球的连接结构，已知在平坦的电极焊盘上连接焊球的结构以及在有高度差的电极焊盘上连接焊球的结构。此外，已知在电极焊盘和焊接掩模(绝缘层)之间具有间隙的NSMD(Non Solder Mask Defined，非阻焊层限定)型的电极结构。
在平坦的电极焊盘(电极部)上搭载焊球等接合部件的结构中，存在承受横向施加的力的接合强度弱的问题，另外，在电极焊盘上设置有高度差的结构中，存在应力集中于电极焊盘角部，并且在焊球和电极焊盘之间容易产生裂缝的问题。
在已有的NSMD型电极结构中，连接在电极焊盘上的引出线露出，当应力施加在引出线上时，存在引出线容易断开的问题。
发明内容
鉴于上述问题，本发明的目的在于提供一种能够提高在元件搭载用基板中与焊料等接合部件连接的可靠性的技术。
本发明的一实施方式为元件搭载用基板。该元件搭载用基板具有：基体材料、设置在基体材料的一个主表面上且具有开口部的第一绝缘膜、设置在开口部中且凸状的顶部比第一绝缘膜的上表面还向上突出的电极部，以及从电极部的顶部离开而在电极部的顶部的周围设置于第一绝缘膜上的第二绝缘膜，该元件搭载用基板的特征在于，电极部的顶部的形状由曲面或曲面及与该曲面平滑地连接的平面形成。
根据该一实施方式，由于电极部的顶部没有应力容易集中的角部，因此，在将焊球等接合部件与电极部接合的情况下，应力难以集中在电极部的顶部。其结果，当在电极部上接合接合部件时，能够提高电极部和接合部件的连接可靠性。
上述一实施方式的电极部的顶部的形状也可以是半球状。此外，电极部的顶部的形状也可以是具有平坦的最上部的拱顶状。电极部的顶部的最上部可以比第二绝缘膜的上表面低。此外，电极部的顶部的最上部也可以比第二绝缘膜的上表面高。上述一实施方式的元件搭载用基板可以使用于具有层叠封装结构的半导体装置。
本发明的其他实施方式为半导体模块。该半导体模块的特征在于，具有上述任意实施方式的元件搭载用基板及搭载在基体材料的一个主表面侧的半导体元件。
本发明的又一个实施方式为便携式设备。该便携式设备的特征在于，安装有上述实施方式的半导体模块。
本发明的又一个其他实施方式为元件搭载用基板。该元件搭载用基板的特征在于，具有：基体材料、设置在基体材料的一个主表面上的配线层、以覆盖配线层的方式设置且具有使配线层的引出区域露出的开口部的第一绝缘层、设置在开口部中且与配线层电连接的引出部、在开口部的上方比第一绝缘层的上表面还向上突出且与引出部电连接的电极部，以及从电极部离开而在电极部的周围设置于第一绝缘层上的第二绝缘层。
根据该实施方式，在电极部的下部，能够经由引出部与配线层电连接，并且，由于引出部不露出，因此，能够抑制引出部的断线，提高与焊料等接合部件的连接可靠性。
在上述实施方式的元件搭载用基板中，可以使电极部的直径大于开口部的直径，并且使电极部的周边缘下部与第一绝缘层的上表面相接。此外，可以将电极部用作外部连接端子。此外，第一绝缘层可以具有使配线层的电极区域露出的其他开口部，电极区域可以被用作搭载在基体材料的一个主表面侧的电子零件用的连接端子。此外，上述实施方式的元件搭载用基板可以被用于具有层叠封装结构的半导体装置。
本发明的其他实施方式为半导体模块。该半导体模块的特征在于，具有上述实施方式的元件搭载用基板及搭载在基体材料的一个主表面侧的半导体元件。
本发明的其他实施方式为便携式设备。该便携式设备的特征在于，安装有上述实施方式的半导体模块。
附图说明
图1为示出实施方式1的半导体装置的结构的示意剖面图；
图2为示出实施方式1的半导体装置具有的第一电极部及其周围的结构的部分放大图；
图3(A)～图3(D)为示出实施方式1的半导体装置的制造方法的工序剖面图；
图4(A)～图4(D)为示出实施方式1的半导体装置的制造方法的工序剖面图；
图5(A)～图5(C)为示出实施方式1的半导体装置的制造方法的工序剖面图图；
图6为示出实施方式2的半导体装置的结构的示意剖面图；
图7为示出实施方式3的半导体装置的结构的示意剖面图；
图8为示出实施方式4的半导体装置的结构的示意剖面图；
图9为示出实施方式4的半导体装置具有的电极部及其周围的结构的部分放大图；
图10(A)～图10(D)为示出实施方式4的半导体装置的制造方法的工序剖面图；
图11(A)～图11(D)为示出实施方式4的半导体装置的制造方法的工序剖面图；
图12(A)～图12(C)为示出实施方式4的半导体装置的制造方法的工序剖面图；
图13为示出实施方式5的半导体装置的结构的示意剖面图；
图14为示出实施方式6的便携式电话的结构的图；
图15为便携式电话的部分剖面图。
具体实施方式
本发明将参考优选实施例进行说明。本发明并非仅限于此，这些实施例是示例性的。
以下，参照附图对本发明的实施方式进行说明。在所有的附图中，对于同样的结构要素赋予同样的附图标记，酌情省略说明。
(实施方式1)
图1为示出实施方式1的半导体装置10的结构的示意剖面图。图2为示出半导体装置10具有的第一电极部160及其周围的结构的部分放大图。半导体装置10具有在第一半导体模块100上层叠第二半导体模块200的PoP(Package on Package)结构。
第一半导体模块100具有在第一元件搭载用基板110上安装第一半导体元件120的结构。
第一元件搭载用基板110包括：构成基体材料的绝缘树脂层130、形成在绝缘树脂层130的一个主表面上的配线层140、形成在绝缘树脂层130的另一个主表面上的第三电极部142，以及形成在绝缘树脂层130的一个主表面上的第一绝缘层150和第二绝缘层152。
作为绝缘树脂层130，例如可以由BT树脂等三聚氰胺衍生物、液晶聚合物、环氧树脂、PPE树脂、聚酰亚胺树脂、氟树脂、酚醛树脂、聚酰胺双马来酰亚胺等热固性树脂形成。
在绝缘树脂层130的一个主表面(在本实施方式中，为半导体元件搭载面)上设置有规定图案的配线层140。该配线层140的焊接区域由镀金层141覆盖。此外，在绝缘树脂层130的一个主表面上设置有用于接合封装搭载用的焊料的第一电极部160。关于第一电极部160，将在后面详述。此外，在绝缘树脂层130的另一个主表面上设置有规定图案的第三电极部142。在第三电极部142的表面上设置有镀金层144。作为构成配线层140和第三电极部142的材料，例如可以为铜。配线层140和第三电极部142的厚度例如为20μm。虽未特别图示，但在绝缘树脂层130的另一个主表面上设置有与第三电极部142同层且相同高度的配线层。
在绝缘树脂130的规定位置设置有贯通绝缘树脂层130的通孔导体(未图示)。通孔导体例如通过镀铜形成。第一电极部160和第三电极部142通过通孔导体电连接。
在绝缘树脂层130的一个主表面上设置有第一绝缘层150。第一绝缘层150分为第一电极部160周边的第一绝缘层150a和半导体元件搭载区域的第一绝缘层150b。
第一绝缘层150a覆盖构成第一电极部160的第一导体部162的周围以及第一导体部162的上表面周边缘部。换言之，在第一绝缘层150a上设置有使第一导体部162的中央区域露出的开口部。
第二绝缘层152以使设置在第一绝缘层150a上的开口部周边缘的第一绝缘层150a的上表面露出的方式层叠在第一绝缘层150a上。在本实施方式中，不仅在第一电极部160的周围，还沿着绝缘树脂层130的边周缘，以堤坝状设置有第二绝缘层152。即，由第二绝缘层152围绕的区域形成为凹部(凹处)，在该凹部搭载后述的第一半导体元件120。
此外，第一绝缘层150和第二绝缘层152例如由光阻焊剂形成。第一绝缘层150a的厚度例如为约20μm～约30μm。此外，第二绝缘层152的厚度例如为约50μm。
如图2所示，第一电极部160包括第一导体部162、第二导体部164及镀金层166。
第一导体部162与配线层140同层，形成在绝缘树脂层130的一个主表面上。进一步，第一导体部162具有与配线层140相同的厚度(例如20μm)。第一导体部162的直径例如为350μm。
第二导体部164设置在第一导体部162的上表面上，第一电极部160的顶部比第一绝缘层的上表面还向上以凸状突出。第二导体部164的厚度例如为约80μm。进一步，在第二导体部164的表面上形成有Ni/Au层等镀金层166。通过镀金层166，能够抑制第二导体部164的氧化。在作为镀金层166形成Ni/Au层时，Ni层的厚度例如为约1μm～约15μm，Au层的厚度例如为约0.03μm～约1μm。此外，第二绝缘层152从第一电极部160的顶部离开而在第一电极部160的顶部的周围设置于第一绝缘层150a上。即，在第二绝缘层152的开口部，在第一电极部160的顶部和第二绝缘层152的侧壁之间设置有间隙。在本实施方式中，第一电极部160的顶部的形状形成为曲面，更具体而言，第一电极部160的顶部的形状为半球状。此外，在本实施方式中，第一电极部160的顶部的最上部比第二绝缘层152的上表面更低。
回到图1，在绝缘树脂层130的另一主表面上设置有第三绝缘层154。在第三绝缘层154上设置有用于在第三电极部142上搭载焊球80的开口部。焊球80在设置于第三绝缘层154上的开口内与第三电极部142连接。
在形成于以上说明的第一元件搭载用基板110上的第一绝缘层150b上搭载有第一半导体元件120。设置在第一半导体元件1200上的元件电极(未图示)和规定区域的配线层140上的镀金层141通过金线121引线连接。作为第一半导体元件120的具体例子，可以举出集成电路(IC)、大规模集成电路(LSI)等半导体芯片。
密封树脂层180将第一半导体元件120、与该第一半导体元件120连接的配线层140、镀金层141密封。密封树脂层180使用例如环氧树脂，通过传递模塑法形成。
第二半导体模块200具有在第二元件搭载用基板210上搭载第二半导体元件220的结构。
第二元件搭载用基板210包括：构成基体材料的绝缘树脂层230、形成在绝缘树脂层230的一个主表面上的配线层240、形成在绝缘树脂层230的另一个主表面上的第二电极部242、形成在绝缘树脂层230的一个主表面上的第四绝缘层250，以及形成在绝缘树脂层230的另一个主表面上的第五绝缘层252。
作为绝缘树脂层230，例如可以由BT树脂等三聚氰胺衍生物、液晶聚合物、环氧树脂、PPE树脂、聚酰亚胺树脂、氟树脂、酚醛树脂、聚酰胺双马来酰亚胺等热固性树脂形成。
在绝缘树脂层230的一个主表面(半导体元件搭载面)上设置有规定图案的配线层240。在配线层240上形成有镀金层246。此外，在绝缘树脂层230的另一个主表面上设置有第二电极部242。作为构成配线层240和第二电极部242的材料，例如可以为铜。配线层240和第二电极部242通过在绝缘树脂层230的规定位置贯通绝缘树脂层230的通孔导体(未图示)电连接。虽未特别图示，但在绝缘树脂层230的另一个主表面上设置有与第二电极部242同层且相同高度的配线层。
在绝缘树脂层230的一个主表面上设置有由光阻焊剂等形成的第四绝缘层250。此外，在绝缘树脂层230的另一个主表面上设置有由光阻焊剂等形成的第五绝缘层252。在第五绝缘层252上设置有用于在第二电极部242上搭载焊球270的开口。焊球270在设置于第五绝缘层252上的开口内与第二电极部242连接。
在以上说明的第二元件搭载用基板210上搭载有第二半导体元件220。具体而言，在第四绝缘层250的半导体元件搭载区域上搭载有第二半导体元件220。设置在第二半导体元件220上的元件电极(未图示)与规定区域的配线层240上的镀金层246通过金线221引线连接。作为第二半导体元件220的具体例子，可以举出集成电路(IC)、大规模集成电路(LSI)等半导体芯片。
密封树脂层280将第二半导体元件220、与该第二半导体元件220连接的配线层240密封。密封树脂层280使用例如环氧树脂，通过传递模塑法形成。
第一半导体模块100的第一电极部160与第二半导体模块200的第二电极部242通过焊球270接合，由此实现第二半导体模块200搭载在第一半导体模块100上方(密封树脂层180的上方)的PoP结构。焊球270填充在设置于第二绝缘层152上的开口部中，在设置于第二绝缘层152上的开口部内，在第一电极部160的顶部和第二绝缘层152的侧壁之间的间隙被构成焊球270的焊料部件填埋。
根据实施方式1的半导体装置10至少获得以下例举的效果。
(1)由于第一电极部160的顶部不具有应力容易集中的角部，因此应力难以集中在第一电极部160的顶部。其结果，在将焊球270接合在第一电极部160上时，提高第一电极部160和焊球270的连接可靠性，在第一电极部160和焊球270之间难以产生裂缝。
(2)通过在第一电极部160和第二绝缘层152的开口部分的侧壁之间的间隙中填入焊料部件，使焊球270和第一电极部160的接触面积增大。由此，能够谋求进一步提高第一电极部160和焊球270的连接可靠性。
(3)由于第一电极部160和焊球270的接合界面位于第二绝缘层152的层内，因此，在第一电极部160和焊球270的接合界面产生应力时，第二绝缘层152作为应力缓冲层起作用。由此，能够谋求提高第一电极部160和焊球270的连接可靠性。
(4)由于第一电极部160的顶部的最上部低于第二绝缘层152的上表面，因此，焊球易于嵌在第二绝缘层152的开口部分中，能够容易地进行焊球的对位。
(半导体装置的制造方法)
参照图3至图5说明包括实施方式1的第一元件搭载用基板110和第一半导体模块100的半导体装置10的制造方法。图3(A)～图3(D)、图4(A)～图4(D)以及图5(A)～图5(C)为示出实施方式1的半导体装置10的制造方法的工序剖面图。
首先，如图3(A)所示，制备绝缘树脂层130，在绝缘树脂层130的一个主表面上形成规定图案的配线层140和与其连接的第一电极部160的第一导体部162，而在另一个主表面上形成规定图案的下面侧配线层(未图示)和与其连接的第三电极部142。由于各配线层和各电极部使用众所周知的光刻法和蚀刻法等形成，故省略说明。
其次，如图3(B)所示，在绝缘树脂层130的一个主表面上，覆盖配线层140和第一导体部162而层叠第一绝缘层150。此外，在绝缘树脂层130的另一个主表面上，覆盖下侧配线层和第三电极部142而层叠第三绝缘层154。
下一步，如图3(C)所示，在第一绝缘层150的主表面上配置玻璃掩模500，该玻璃掩模500具有与配线层140的规定区域和第一导体部162的存在区域对应的开口图案，在第三绝缘层154的主表面上配置具有与下侧配线层和第三电极部142对应的开口图案的玻璃掩模的状态下，对第一绝缘层150和第三绝缘层154进行曝光。这里，第一绝缘层150的曝光和第三绝缘层154的曝光同时进行(图3(C)中的箭头示出用于曝光的光)。第一绝缘层150由负型光阻焊剂形成。由此，经过该曝光而感光的部分相对溶剂具有不溶性。因此，如图3(D)所示，在对第一绝缘层150进行曝光后，通过显像，被曝光的部分的第一绝缘层150残留下来。其结果，在第一绝缘层150a上形成开口部151，使第一导体部162露出。此外，使配线层140露出。此外，形成与元件搭载区域对应的第一绝缘层150b。同样地，在第三绝缘层154上也形成开口部143。
下一步，如图4(A)所示，在第一绝缘层150上，覆盖配线层140、第一导体部162而层叠第二绝缘层152。
下一步，如图4(B)所示，在第二绝缘层152的主表面上配置玻璃掩模，该玻璃掩模具有开口部151的周边成为开口的图案，对第二绝缘层152进行曝光(图4(B)中的箭头示出用于曝光的光)。第二绝缘层152由负型光阻焊剂形成。因此，经过该曝光而感光的部分相对溶剂具有不溶性。因此，图4(C)所示，在对第二绝缘层152进行曝光后，通过显像，被曝光的部分的第二绝缘层152残留下来。第二绝缘层152有选择地形成在第一绝缘层150a上，在第二绝缘层152上设置大于开口部151的开口部153，通过开口部151和开口部153使第一导体部162露出。此外，使位于第一半导体元件120的搭载预定区域的第一绝缘层150b和配线层140露出。
下一步，如图4(D)所示，通过光刻法，在绝缘树脂层130的一个主表面侧上有选择地形成抗蚀层520以使第一半导体162露出且覆盖配线层140。此外，在绝缘树脂层130的另一个主表面侧上，覆盖第三电极部142而形成抗蚀层530。在该状态下，如图4(D)所示，在设置于第一绝缘层150a上的开口部151中，通过电镀，在第一导体部162上沉积铜。在电镀过程中，首先，从第一导体部162的表面，向设置于第一绝缘层150a上的开口部151内缓慢地填充铜，开口部151被铜填埋。通过继续进行电镀增加，铜向上方增长，从而在第二绝缘层152的开口部153中隆起。由此，在第一导体部162上形成第二导体部164。比第一绝缘层150a的上表面高的第二导体部164的顶部形状为由曲面构成的半球状。此外，第二导体部164的顶部的最上部低于第二绝缘层152的上表面。此外，在第二导体部164的顶部和开口部153内的第二绝缘层152的侧壁之间产生间隙。具有这种形状的第二导体部164能够结合第二绝缘层152的厚度、开口部153的大小等设计条件，并通过调节电镀增加时间来实现。
下一步，如图5(A)所示，在去除抗蚀层520和抗蚀层530之后，通过例如电解镀法，在配线层140的表面、第二导体部164的表面和第三电极部142的表面上，分别形成镀金层141、镀金层166和镀金层144。通过以上的工序，形成由第一导体部162、第二导体部164、镀金层166构成的第一电极部160，同时形成本实施方式的第一元件搭载用基板110。
下一步，如图5(B)所示，在设置于绝缘树脂层130的中央区域上的第一绝缘层150b上搭载第一半导体元件120。而后，使用引线连接法，将设置在第一半导体元件120的上表面周边缘上的元件电极(未图示)与配线层140的规定区域的镀金层141通过金线121连接。接着，使用传递模塑法，通过密封树脂层180将第一半导体元件120密封。此外，将在设置焊球270的位置形成有开口部的掩模，设置在形成有开口部153的第二绝缘层152上，在掩模的开口部上配置(搭载)球状的焊球，在第一电极部160上搭载焊球270。其后，去除掩模。此外，同样地，在第三绝缘层154的开口部143中，在第三电极部142上搭载焊球80。此外，通过例如丝网印刷法，与第二绝缘层152的开口部153内的第一电极部160相对应而搭载焊球270。具体地，在期望的位置上，通过引网掩模印刷由树脂和焊料以膏状形成的焊膏，形成焊球270。此外，同样地，与第三绝缘层154的开口部143内的第三电极部142相对应而搭载焊球80。通过以上工序，形成本实施方式的第一半导体模块100。
下一步，如图5(C)所示，制备图1所示结构的第二半导体模块200。而后，在第一半导体模块100上搭载第二半导体模块200的状态下，通过反流工序熔解焊球270，使第一电极部160和第二电极部242接合。由此，经由焊球270将第一半导体模块100和第二半导体模块200电连接。通过以上的工序，形成实施方式1的半导体装置10。
(实施方式2)
图6为示出实施方式2的半导体装置的结构的示意剖面图。除了第一电极部160的结构之外，实施方式2的半导体装置的基本结构与实施方式1相同。以下，在实施方式2的半导体装置中，酌情省略与实施方式1相同结构的说明，重点说明与实施方式1不同的结构。
在本实施方式的半导体装置10中，第一电极部160的顶部的形状由曲面及与该曲面平滑地连接的平面构成。更具体而言，第一电极部160的顶部的形状形成为具有平坦的最上部的拱顶状。在图4(D)所示的电镀增加工序中，这样的第一电极部160的顶部的形状能够通过调节第二导体部164的电镀处理条件中的电流密度来实现。
在本实施方式的半导体装置10中，与实施方式1的半导体装置10同样，也可以获得上述(1)至(4)的效果。
(实施方式3)
图7是示出实施方式3的半导体装置的结构的示意剖面图。除了第一电极部160的结构之外，实施方式3的半导体装置的基本结构与实施方式1相同。以下，在实施方式3的半导体装置中酌情省略与实施方式1相同结构的说明，重点说明与实施方式1不同的结构。
在本实施方式的半导体装置10中，第一电极部160的顶部的最上部高于第二绝缘层152的上表面。
根据本实施方式的半导体装置10，除了上述(1)和(2)的效果之外，至少还可以获得以下效果。
(5)由于第一电极部160和焊球270的接触面积增大，因此提高第一电极部160和焊球270的连接可靠性。
(实施方式4)
图8为示出实施方式4的半导体装置10的结构的示意剖面图。图9为示出半导体装置10具有的电极部1160及其周围的结构的部分放大图。半导体装置10具有在第一半导体模块100上层叠第二半导体模块200的PoP(Package on Package)结构。
第一半导体模块100具有在第一元件搭载用基板110上安装第一半导体元件120的结构。
第一元件搭载用基板110包括：构成基体材料的绝缘树脂层130、形成在绝缘树脂层130的一个主表面上的第一配线层1140、电极部1160、第一绝缘层150、第二绝缘层152、形成在绝缘树脂层130的另一个主表面上的第二配线层1142和第三绝缘层154。
作为绝缘树脂层130，例如可以由BT树脂等的三聚氰胺衍生物、液晶聚合物、环氧树脂、PPE树脂、聚酰亚胺树脂、氟树脂、酚醛树脂、聚酰胺双马来酰亚胺等热固性树脂形成。
在绝缘树脂层130的一个主表面(在本实施方式中，为半导体元件搭载面)上设置有规定图案的第一配线层1140。第一配线层1140具有外部连接端子用的引出区域148及搭载在第一元件搭载用基板110上的电子零件的连接端子用的电极区域149。引出区域148主要设置在第一配线层1140的引回处(引き回し先)的端部。在第一配线层1140的引出区域148的上方设置有作为外部连接端子的电极部1160。关于电极部1160，将在后面详述。
在绝缘树脂130的规定位置设置有贯通绝缘树脂层130的通孔导体(未图示)。通孔导体由例如镀铜形成。第一配线层1140的规定部分和第二配线层1142通过通孔导体电连接。
在绝缘树脂层130的一个主表面上设置有第一绝缘层150。第一绝缘层150以覆盖第一配线层1140的方式设置，具有使第一配线层1140的引出区域148露出的开口部151。此外，第一绝缘层150具有使第一配线层1140的电极区域149露出的开口部153。在该开口部153中，在第一配线层1140的电极区域149上形成有Ni/Au层等镀金层141。第一配线层1140的电极区域149被镀金层141覆盖，由此抑制氧化。在作为镀金层141形成Ni/Au层时，Ni层的厚度例如为约1μm～约15μm，Au层的厚度例如为约0.03μm～约1μm。
第二绝缘层152以使设置在第一绝缘层150上的开口部151周边缘的第一绝缘层150的上表面露出的方式层叠在第一绝缘层150上。在本实施方式中，不仅在电极部1160的周围，还沿着绝缘树脂层130的周边缘，以堤坝状地设置第二绝缘层152。即，由第二绝缘层152围绕的区域形成为凹部(凹处)，在该凹部搭载有后述的第一半导体元件120。
第一绝缘层150和第二绝缘层152由例如光阻焊剂形成。第一绝缘层150的厚度例如为约20μm～约30μm。第二绝缘层152的厚度例如为约50μm～100μm。
如图9所示，在设置于第一绝缘层150上的开口部151内设置有引出部1162，引出部1162与第一配线层1140的引出区域148电连接。
电极部1160设置在引出区域148的上方，比第一绝缘层150的上表面还向上突出。电极部1160包括导体部1164和镀金层166。
导体部1164与引出部1162电连接。导体部1164的直径大于第一绝缘层150的开口部151的直径即引出部1162的直径，导体部1164的周边缘下部与第一绝缘层150的上表面相接。引出部1162的直径和导体部1164的直径例如分别为200μm和250μm。导体部1164的厚度例如为约80μm。进一步，在导体部1164的表面上形成有Ni/Au层等镀金层166。通过镀金层166能够抑制导体部1164的氧化。在作为镀金层166形成Ni/Au层时，Ni层的厚度例如为约1μm～约15μm，Au层的厚度例如为约0.03μm～约1μm。此外，第二绝缘层152从电极部1160离开而在电极部1160的周围设置于第一绝缘层150上。即，在第二绝缘层152的开口部中，在电极部1160和第二绝缘层152的侧壁之间设置有间隙。这样，电极部1160构成为NSMD型电极结构。在本实施方式中，电极部1160的最上部比第二绝缘层152的上表面低。
作为第一配线层1140、引出部1162、导体部1164的材料，例如可以为铜。优选将引出部1162和导体部1164一体地形成。由此，能够提高引出部1162和导体部1164的连接可靠性。
回到图8，在绝缘树脂层130的另一主表面上设置有规定图案的第二配线层1142。在第二配线层1142的电极区域的表面上设置有镀金层144。作为构成第一配线层1140和第二配线层1142的材料，例如可以为铜。第一配线层1140和第二配线层1142的厚度例如为20μm。
此外，在绝缘树脂层130的另一主表面上设置有第三绝缘层154。在第三绝缘层154上设置有用于在第二配线层1142上搭载焊球80的开口部。焊球80在设置于第三绝缘层154上的开口内与第二配线层1142连接。
在形成于以上说明的第一元件搭载用基板110上的第一绝缘层150的半导体元件搭载区域上搭载有第一半导体元件120。设置在第一半导体元件120上的元件电极(未图示)和第一配线层1140的电极区域149上的镀金层141通过金线121引线连接。作为第一半导体元件120的具体例子，例举出集成电路(IC)、大规模集成电路(LSI)等半导体芯片。
密封树脂层180将第一半导体元件120及与其连接的镀金层141密封。密封树脂层180使用例如环氧树脂，通过传递模塑法形成。
第二半导体模块200具有在第二元件搭载用基板210上搭载第二半导体元件220的结构。
第二元件搭载用基板210包括：构成基体材料的绝缘树脂层230、形成在绝缘树脂层230的一个主表面上的第三配线层1240、形成在绝缘树脂层230的另一个主表面上的第四配线层1242、形成在绝缘树脂层230的一个主表面上的第四绝缘层250，以及形成在绝缘树脂层230的另一个主表面上的第五绝缘层252。
作为绝缘树脂层230，例如可以由BT树脂等的三聚氰胺衍生物、液晶聚合物、环氧树脂、PPE树脂、聚酰亚胺树脂、氟树脂、酚醛树脂、聚酰胺双马来酰亚胺等热固性树脂形成。
在绝缘树脂层230的一个主表面(半导体元件搭载面)上设置有规定图案的第三配线层1240。在第三配线层1240的电极区域上形成有镀金层246覆盖。此外，在绝缘树脂层230的另一个主表面上设置有第四配线层1242。作为构成第三配线层1240和第四配线层1242的材料，例如可以为铜。第三配线层1240和第四配线层1242通过在绝缘树脂层230的规定位置贯通绝缘树脂层230的通孔导体(未图示)电连接。
在绝缘树脂层230的一个主表面上设置有由光阻焊剂等形成的第四绝缘层250。此外，在绝缘树脂层230的另一个主表面上设置有由光阻焊剂等形成的第五绝缘层252。在第五绝缘层252上设置有用于在第四配线层1242上搭载焊球270的开口。焊球270在设置于第五绝缘层252上的开口内与第四配线层1242连接。
在以上说明的第二元件搭载用基板210上搭载有第二半导体元件220。具体而言，在第四绝缘层250的半导体元件搭载区域上搭载有第二半导体元件220。设置在第二半导体元件220上的元件电极(未图示)与第三配线层1240的电极区域上的镀金层246通过金线221引线连接。作为第二半导体元件220的具体例子，例举出集成电路(IC)、大规模集成电路(LSI)等半导体芯片。
密封树脂层280将第二半导体元件220及与其连接的第三配线层1240密封。密封树脂层280使用例如环氧树脂，通过传递模塑法形成。
第一半导体模块100的电极部1160和第二半导体模块200的第四配线层1242通过与焊球270接合来实现第二半导体模块200搭载在第一半导体模块100的上方(密封树脂层180的上方)的PoP结构。焊球270被填充在设置于第二绝缘层152上的开口部内，在设置于第二绝缘层152上的开口部内，电极部1160的顶部和第二绝缘层152的侧壁之间的间隙被构成焊球270的焊料部件填埋。
根据实施方式4的半导体装置10至少获得以下例举的效果。
(1)电极部1160的下部经由引出部1162和第一配线层1140电连接，由于引出部1162不露出，因此引出部1162难以断线，能够提高与焊球270的连接可靠性。
(2)通过在电极部1160和第二绝缘层152的开口部分的侧壁之间的间隙中填入焊料部件，使焊球270和电极部1160的接触面积进一步增大。由此，能够谋求进一步提高电极部1160和焊球270的连接可靠性。
(3)由于电极部1160和焊球270的接合界面位于第二绝缘层152的层内，因此，在电极部1160和焊球270的接合界面产生应力时，第二绝缘层152作为应力缓冲层起作用。由此，能够谋求提高电极部1160和焊球270的连接可靠性。
(4)通过在第一配线层1140的引出区域的上方设置电极部1160，除了第一配线层1140的区域以外，由于不必确保电极部1160的区域，因此，能够谋求配线的高密度化。此外，由于能够使电极部1160的直径缩小，因此，能够谋求配线的高密度化。
此外，第一绝缘层150的开口部151的侧壁可以形成为上方部分向开口部151的内侧倾斜的倒锥形状。由此，由于引出部1162难于从开口部151中拔出，因此，能够进一步提高半导体装置10的连接可靠性。
(半导体装置的制造方法)
参照图10至图12进行说明包括实施方式4的第一元件搭载用基板110和第一半导体模块100的半导体装置10的制造方法。图10(A)～图10(D)、图11(A)～图11(D)以及图12(A)～图12(C)为示出实施方式4的半导体装置10的制造方法的工序剖面图。
首先，如图10(A)所示，制备绝缘树脂层130，该绝缘树脂层130在一个主表面上形成有规定图案的第一配线层1140，在另一个主表面上形成有规定图案的下面侧配线层(未图示)和与其连接的第二配线层1142。由于各配线层采用众所周知的光刻法和蚀刻法等形成，故省略对其的说明。
其次，如图10(B)所示，在绝缘树脂层130的一个主表面上，以覆盖第一配线层1140的方式层叠第一绝缘层150。此外，在绝缘树脂层130的另一个主表面上，以覆盖第二配线层1142的方式层叠第三绝缘层154。
下一步，如图10(C)所示，在第一绝缘层150的主表面上，配置具有与配线层1140的引出区域148和电极区域149对应的开口图案的玻璃掩模500，在第三绝缘层154的主表面上，在配置具有与下侧配线层和第三电极部1142对应的开口图案的玻璃掩模500的状态下，对第一绝缘层150和第三绝缘层154进行曝光。第一绝缘层150的曝光和第三绝缘层154的曝光同时进行(图10(C)中的箭头示出用于曝光的光)。第一绝缘层150由负型光阻焊剂形成。因此，经过该曝光而感光的部分相对溶剂具有不溶性。因此，在对第一绝缘层150进行曝光后，通过显像，如图10(D)所示，曝光的部分的第一绝缘层150残留下来。其结果，在第一绝缘层150上形成开口部151，使第一配线层1140的引出区域148露出。此外，在第一绝缘层150上形成开口部153，使第一配线层1140的电极区域149露出。同样地，在第三绝缘层154上也形成开口部143。开口部151的直径与引出区域148的直径相等，与之相对，开口部153的直径大于电极区域149的直径，在电极区域149的周围使绝缘树脂层130露出。
下一步，如图11(A)所示，在第一绝缘层150上，以覆盖第一配线层1140的引出区域148和电极区域149的方式层叠第二绝缘层152。
下一步，如图11(B)所示，在第二绝缘层152的主表面上，在配置具有与配线层1140的引出区域148和电极区域149对应的开口图案的玻璃掩模510的状态下，对第二绝缘层152进行曝光(图11(B)中的箭头示出用于曝光的光)。第二绝缘层152由负型光阻焊剂形成。因此，经过该曝光而感光的部分相对溶剂具有不溶性。因此，在对第二绝缘层152进行曝光后，通过显像，如图11(C)所示，曝光的部分的第二绝缘层152残留下来。第二绝缘层152有选择地形成在第一绝缘层150上，在第二绝缘层152上设置大于开口部151的开口部155，通过开口部151和开口部155露出第一配线层1140的引出区域148。此外，使位于第一半导体元件120的搭载预定区域的第一绝缘层150和第一配线层1140的电极区域149露出。
下一步，如图11(D)所示，通过光刻法，在绝缘树脂层130的一个主表面侧，使第一配线层1140的引出区域148露出，以覆盖第一配线层1140的电极区域149的方式有选择地形成抗蚀层520。此外，在绝缘树脂层130的另一个主表面侧，以覆盖第二配线层1142的方式形成抗蚀层530。在此状态下，如图11(D)所示，在设置于第一绝缘层150的开口部151，通过电镀，在第一配线层1140的引出区域148上沉积铜。在电镀过程中，首先，从第一配线层1140的引出区域148的表面，向设置在第一绝缘层150的开口部151内缓慢地填充铜，将开口部151用铜充分填埋。由此，在开口部151中形成引出部1162。通过继续进行电镀增加，铜向上方增长，在第二绝缘层152的开口部155中隆起。由此，在引出部1162上形成导体部1164。在本实施方式中，导体部1164为角部被圆倒角且顶部平坦的形状，但是，导体部1164的形状不限于此，可以是由曲面构成的半球状。此外，导体部1164的最上部低于第二绝缘层152的上表面。此外，在导体部1164和开口部155内的第二绝缘层152的侧壁之间产生间隙。具有这种形状的导体部1164结合第二绝缘层152的厚度、开口部155的大小等设计条件，能够通过调节电镀增加的时间来实现。
下一步，如图12(A)所示，在去除抗蚀层520和抗蚀层530之后，通过例如电解镀法，在第一配线层1140的电极区域149的表面、导体部1164的表面和第二配线层1142的表面上，分别形成镀金层141、镀金层166和镀金层144。通过以上的工序，形成导体部1164、由镀金层166构成的电极部1160，同时形成本实施方式的第一元件搭载用基板110。
下一步，如图12(B)所示，在设置于绝缘树脂层130的中央区域上的第一绝缘层150上搭载第一半导体元件120。而后，使用引线连接法，将设置在第一半导体元件120的上表面周边缘上的元件电极(未图示)和第一配线层1140的规定区域的镀金层141通过金线121连接。然后，使用传递模塑法，通过密封树脂层180将第一半导体元件120密封。此外，将在设置焊球270的位置形成有开口部的掩模，设置在形成有开口部155的第二绝缘层152上，在掩模的开口部配置(搭载)球状的焊球，在电极部1160上搭载焊球270。其后，去除掩模。此外，同样地，在第三绝缘层154的开口部143中的第二配线层1142上搭载焊球80。此外，通过例如丝网印刷法，与第二绝缘层152的开口部155内的电极部1160相对应而搭载焊球270。具体而言，在期望的位置上，通过印网掩模印刷由树脂和焊料以膏状形成的焊锡膏而形成焊球270。此外，同样地，与第三绝缘层154的开口部143内的第二配线层1142相对应而搭载焊球80。通过以上工序，形成本实施方式的第一半导体模块100。
下一步，如图12(C)所示，制备图8所示结构的第二半导体模块200。而后，以在第一半导体模块100上搭载第二半导体模块200的状态，通过反流工序熔解焊球270，使电极部1160和第四配线层1242接合。由此，经由焊球270将第一半导体模块100和第二半导体模块200电连接。通过以上的工序，形成实施方式4的半导体装置10。
(实施方式5)
图13为示出实施方式5的半导体装置10的结构的示意剖面图。实施方式5的半导体装置10的基本结构与实施方式4相同。由此，酌情省略对于与实施方式4相同结构的说明。在本实施方式中，示例出搭载电阻、电容等电子零件(芯片部件)430的搭载方式。具体而言，与第一配线层1140的电极区域400对应，在第一绝缘层150上设置开口部440。在开口部440中，规定有第一配线层1140的电极区域400上的镀金层410的区域，电极区域400和镀金层410构成为SMD(Solder Mask Defined)型电极结构。设置在电子零件430上的外部端子(未图示)通过焊料部件420与电极区域400上的镀金层410电连接。
根据实施方式5的半导体装置10，除了实施方式4的半导体装置10所获得的效果之外，至少还能获得以下效果。
(5)通过使电子零件430搭载用的电极结构构成为SMD型，在第一绝缘层150的开口部440的开口直径为一定的条件下，能够将开口部440整体作为电极区域，能够增加电极区域的残铜率。其结果，能够使大电流流过电子零件430。此外，能够提高电子零件430搭载用的电极部分中的散热性。
(实施方式6)
接下来，说明具有上述实施方式的半导体装置10的便携式设备。虽然举出搭载在作为便携式设备的便携式电话的例子，但是，也可以是例如个人便携式信息终端(PDA)、数字摄像机(DVC)及数字照相机(DSC)等电子设备。
图14为示出实施方式6的便携式电话的结构的图。便携式电话1111具有通过可动部1120将第一壳体1112和第二壳体1114连接的结构。第一壳体1112和第二壳体1114能够以可动部1120为轴而转动。在第一壳体1112中设置有显示文字、图像等信息的显示部1118和扬声器1124。在第二壳体1114中设置有操作用按钮等操作部1122和话筒部1126。实施方式1至5的半导体装置10搭载在这样的便携式电话1111的内部。
图15为图14所示的便携式电话的部分剖面图(第一壳体1112的剖面图)。上述实施方式4至6的半导体装置10经由焊球80搭载在印刷基板1128上，经由这样的印刷基板1128与显示部1118等电连接。此外，在半导体装置10的背面侧(焊球80的相反侧的面)上设置金属基板等散热基板1116，例如，不使从半导体装置10中产生的热量聚集在第一壳体1112中，能够高效率地向第一壳体1112的外部散热。
根据实施方式1至5的半导体装置10，能够提高第一元件搭载用基板110的连接可靠性，从而能够提高半导体装置10的安装可靠性。由此，对于搭载有这样的半导体装置10的本实施方式的便携式设备，能够谋求提高动作可靠性。
本发明不限定在上述各实施方式，基于本领域技术人员的知识，能够进行各种设计变更等变形，施加有这样的变形的实施方式也包含在本发明的范围内。

Claims (17)

1.一种元件搭载用基板，具有：
基体材料；
第一绝缘层，其设置在所述基体材料的一个主表面上，具有开口部；
电极部，其设置在所述开口部中，凸状的顶部比第一绝缘层的上表面还向上突出；以及
第二绝缘层，其从所述电极部的顶部离开而在所述电极部的顶部的周围设置于所述第一绝缘层上；
该元件搭载用基板的特征在于，
所述电极部的顶部形状由曲面或曲面及与该曲面平滑地连接的平面形成。
2.如权利要求1所述的元件搭载用基板，其特征在于，
所述电极部的顶部形状为半球状。
3.如权利要求1所述的元件搭载用基板，其特征在于，
所述电极部的顶部形状为具有平坦的最上部的拱顶状。
4.如权利要求1至3中的任一项所述的元件搭载用基板，其特征在于，
所述电极部的顶部的最上部比所述第二绝缘层的上表面低。
5.如权利要求1至3中的任一项所述的元件搭载用基板，其特征在于，
所述电极部的顶部的最上部比所述第二绝缘层的上表面高。
6.一种半导体模块，其特征在于，具有：
权利要求1至5中任一项所述的元件搭载用基板，以及
搭载在所述基体材料的一个主表面侧的半导体元件。
7.一种便携式设备，其特征在于，
安装有权利要求6所述的半导体模块。
8.一种元件搭载用基板，其特征在于，具有：
基体材料；
配线层，其设置在所述基体材料的一个主表面上；
第一绝缘层，其以覆盖所述配线层的方式设置，具有使所述配线层的引出区域露出的开口部；
引出部，其设置在所述开口部中，与所述配线层电连接；
电极部，其在所述开口部的上方比所述第一绝缘层的上表面还向上突出，与所述引出部电连接；以及
第二绝缘层，其从所述电极部离开而在所述电极部的周围设置于所述第一绝缘层上。
9.如权利要求8所述的元件搭载用基板，其特征在于，
所述电极部的直径大于所述开口部的直径，所述电极部的周边缘下部与所述第一绝缘层的上表面相接。
10.如权利要求8所述的元件搭载用基板，其特征在于，
所述电极部被用作外部连接端子。
11.如权利要求9所述的元件搭载用基板，其特征在于，
所述电极部被用作外部连接端子。
12.如权利要求8所述的元件搭载用基板，其特征在于，
所述第一绝缘层具有使所述配线层的电极区域露出的其他开口部。
13.如权利要求9所述的元件搭载用基板，其特征在于，
所述第一绝缘层具有使所述配线层的电极区域露出的其他开口部。
14.如权利要求12所述的元件搭载用基板，其特征在于，
所述电极区域被用作搭载在所述基体材料的一个主表面侧的电子零件用的连接端子。
15.一种半导体模块，其特征在于，具有：
权利要求8所述的元件搭载用基板，以及
搭载在所述基体材料的一个主表面侧上的半导体元件。
16.一种半导体模块，其特征在于，具有：
权利要求9所述的元件搭载用基板，以及
搭载在所述基体材料的一个主表面侧上的半导体元件。
17.一种便携式设备，其特征在于，安装有权利要求15或16所述的半导体模块。
CN2010106108346A 2009-10-30 2010-11-01 元件搭载用基板、半导体模块及便携式设备 Pending CN102142416A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009251466A JP2011096951A (ja) 2009-10-30 2009-10-30 素子搭載用基板、半導体モジュールおよび携帯機器
JP251466/09 2009-10-30
JP272855/09 2009-11-30
JP2009272855A JP2011119306A (ja) 2009-11-30 2009-11-30 素子搭載用基板、半導体モジュールおよび携帯機器

Publications (1)

Publication Number Publication Date
CN102142416A true CN102142416A (zh) 2011-08-03

Family

ID=43924193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106108346A Pending CN102142416A (zh) 2009-10-30 2010-11-01 元件搭载用基板、半导体模块及便携式设备

Country Status (2)

Country Link
US (1) US8440915B2 (zh)
CN (1) CN102142416A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219307A (zh) * 2012-01-24 2013-07-24 台湾积体电路制造股份有限公司 半导体封装结构和方法
CN111200700A (zh) * 2018-11-20 2020-05-26 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2013247201A (ja) * 2012-05-24 2013-12-09 Shinko Electric Ind Co Ltd 配線基板、実装構造、及び配線基板の製造方法
US9704792B2 (en) 2015-03-04 2017-07-11 Mediatek Inc. Semiconductor package assembly
KR20220042539A (ko) 2020-09-28 2022-04-05 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001597A1 (ja) * 2008-06-30 2010-01-07 三洋電機株式会社 素子搭載用基板、半導体モジュール、半導体装置、素子搭載用基板の製造方法および半導体装置の製造方法、ならびに携帯機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7043830B2 (en) * 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
JP4814196B2 (ja) 2007-10-15 2011-11-16 富士通株式会社 回路基板
JP2009238984A (ja) 2008-03-27 2009-10-15 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001597A1 (ja) * 2008-06-30 2010-01-07 三洋電機株式会社 素子搭載用基板、半導体モジュール、半導体装置、素子搭載用基板の製造方法および半導体装置の製造方法、ならびに携帯機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219307A (zh) * 2012-01-24 2013-07-24 台湾积体电路制造股份有限公司 半导体封装结构和方法
CN103219307B (zh) * 2012-01-24 2016-06-29 台湾积体电路制造股份有限公司 半导体封装结构和方法
CN111200700A (zh) * 2018-11-20 2020-05-26 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
CN111200700B (zh) * 2018-11-20 2021-10-19 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备

Also Published As

Publication number Publication date
US20110100696A1 (en) 2011-05-05
US8440915B2 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
JP4204989B2 (ja) 半導体装置及びその製造方法
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
CN102124563B (zh) 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备
CN101819959A (zh) 半导体模块和便携式设备
CN102142416A (zh) 元件搭载用基板、半导体模块及便携式设备
CN101383301A (zh) 形成倒装芯片突起载体式封装的方法
KR101618878B1 (ko) 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법
JP2007201175A (ja) 半導体装置およびそれを備えた電子機器、およびそれに用いる半導体装置用基板の製造方法
JP2013058726A (ja) 実装基板および実装基板を用いた回路装置
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
TWI506758B (zh) 層疊封裝結構及其製作方法
WO2011052746A1 (ja) 素子搭載用基板、半導体モジュール、および携帯機器
JP2004193297A (ja) ウェハレベルパッケージおよびその製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP5295211B2 (ja) 半導体モジュールの製造方法
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2011096951A (ja) 素子搭載用基板、半導体モジュールおよび携帯機器
JP3405628B2 (ja) 回路基板上の端子電極とその形成方法、並びに半導体装置の実装体
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
JP2011096896A (ja) 素子搭載用基板、半導体モジュール、および携帯機器
KR20040075754A (ko) 컨덴서 장치
JP2009027042A (ja) 回路モジュール、回路モジュールの製造方法および携帯機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110803