JP2011119306A - 素子搭載用基板、半導体モジュールおよび携帯機器 - Google Patents

素子搭載用基板、半導体モジュールおよび携帯機器 Download PDF

Info

Publication number
JP2011119306A
JP2011119306A JP2009272855A JP2009272855A JP2011119306A JP 2011119306 A JP2011119306 A JP 2011119306A JP 2009272855 A JP2009272855 A JP 2009272855A JP 2009272855 A JP2009272855 A JP 2009272855A JP 2011119306 A JP2011119306 A JP 2011119306A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
wiring layer
opening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009272855A
Other languages
English (en)
Inventor
Masayuki Nagamatsu
正幸 長松
Seiji Shibata
清司 柴田
Takanori Hayashi
崇紀 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009272855A priority Critical patent/JP2011119306A/ja
Priority to US12/915,852 priority patent/US8440915B2/en
Priority to CN2010106108346A priority patent/CN102142416A/zh
Publication of JP2011119306A publication Critical patent/JP2011119306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】はんだなどの接続部材との接続信頼性が向上した素子搭載用基板を提供する。
【解決手段】半導体装置１０は、第１の半導体モジュール１００を構成する第１の素子搭載用基板１１０に設けられた電極部１６０と第２の半導体モジュール２００に設けられた第４の配線層２４２とがはんだボール２７０により接合されたＰｏＰ構造を有する。絶縁樹脂層１３０の一方の主表面に第１の配線層１４０が設けられている。また、絶縁樹脂層１３０の一方の主表面に第１の配線層１４０の引き出し領域が露出する開口部を有する第１の絶縁層１５０が設けられており、この開口部に引き出し部が設けられている。引き出し部の上方に、第１の絶縁層１５０の上面より上に突き出した電極部１６０が形成されている。また、電極部１６０から離間して、電極部１６０の周囲において第１の絶縁層１５０の上に設けられた第２の絶縁層１５２が形成されている。
【選択図】図１

Description

本発明は、半導体素子を搭載するための素子搭載用基板、半導体モジュールおよび携帯機器に関する。
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体装置のさらなる小型化、高密度化が求められている。このような要求に応えるべく、パッケージの上にパッケージを搭載したパッケージオンパッケージ（ＰｏＰ）と呼ばれる三次元パッケージング技術などの半導体モジュール積層技術が広く知られている。
半導体モジュールを積層する場合には、下側の半導体モジュールの基板上に設けられた電極パッドと上側の半導体モジュールの裏面に設けられた電極パッドとをはんだボールなどの接合部材を用いて接続する方法が採られる。はんだボールによる接続構造は、たとえば、特許文献１に示されている。特許文献１には、電極パッドとソルダーマスク（絶縁層）との間にクリアランスを有するＮＳＭＤ（Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）型の電極構造が開示されている。
特開２００９−２３８９８４号公報
従来のＮＳＭＤ型の電極構造では、電極パッドに接続された引き出し線が露出しており、引き出し線に応力が加わったときに、引き出し線が断線しやすいという課題があった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、素子搭載用基板においてはんだなどの接続部材との接続信頼性を向上させることのできる技術の提供にある。
本発明のある態様は、素子搭載用基板である。当該素子搭載用基板は、基材と、基材の一方の主表面に設けられている配線層と、配線層を被覆するように設けられ、配線層の引き出し領域が露出する開口部を有する第１の絶縁層と、開口部に設けられ、配線層と電気的に接続された引き出し部と、開口部の上方において第１の絶縁層の上面より上に突き出し、引き出し部と電気的に接続された電極部と、電極部から離間して、電極部の周囲において第１の絶縁層の上に設けられた第２の絶縁層と、を備えることを特徴とする。
この態様によれば、電極部の下部において、引き出し部を介して配線層との電気的接続が取られており、引き出し部が露出していないため、引き出し部の断線を抑制し、はんだなどの接続部材との接続信頼性を向上させることができる。
上記態様の素子搭載用基板において、電極部の径が開口部の径より大きく、電極部の周縁下部が第１の絶縁層の上面と接していてもよい。また、電極部が外部接続端子として用いられてもよい。また、第１の絶縁層は、配線層の電極領域が露出する他の開口部を有してもよく、電極領域が基材の一方の主表面側に搭載される電子部品用の接続端子として用いられてもよい。また、上記態様の素子搭載用基板は、パッケージオンパッケージ構造を有する半導体装置に用いられてもよい。
本発明の他の態様は、半導体モジュールである。当該半導体モジュールは、上述した態様の素子搭載用基板と、基材の一方の主表面側に搭載された半導体素子と、を備えることを特徴とする。
本発明のさらに他の態様は、上述した態様の半導体モジュールが実装されたことを特徴とする。
本発明によれば、素子搭載用基板において、はんだなどの接続部材との接続信頼性を向上させることができる。
実施の形態１に係る半導体装置の構成を示す概略断面図である。 実施の形態１に係る半導体装置が有する電極部とその周囲の構造を示す部分拡大図である。 図３（Ａ）〜（Ｄ）は、実施の形態１に係る半導体装置の製造方法を示す工程断面図である。 図４（Ａ）〜（Ｄ）は、実施の形態１に係る半導体装置の製造方法を示す工程断面図である。 図５（Ａ）〜（Ｃ）は、実施の形態１に係る半導体装置の製造方法を示す工程断面図である。 実施の形態２に係る半導体装置の構成を示す概略断面図である。 実施の形態３に係る携帯電話の構成を示す図である。 携帯電話の部分断面図である。
以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（実施の形態１）
図１は、実施の形態１に係る半導体装置１０の構成を示す概略断面図である。図２は、半導体装置１０が有する電極部１６０とその周囲の構造を示す部分拡大図である。半導体装置１０は、第１の半導体モジュール１００の上に第２の半導体モジュール２００が積層されたＰｏＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）構造を有する。
第１の半導体モジュール１００は、第１の素子搭載用基板１１０に第１の半導体素子１２０が実装された構成を有する。
第１の素子搭載用基板１１０は、基材となる絶縁樹脂層１３０と、絶縁樹脂層１３０の一方の主表面に形成された第１の配線層１４０、電極部１６０、第１の絶縁層１５０、第２の絶縁層１５２と、絶縁樹脂層１３０の他方の主表面に形成された第２の配線層１４２、第３の絶縁層１５４とを含む。
絶縁樹脂層１３０としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂で形成することができる。
絶縁樹脂層１３０の一方の主表面（本実施の形態では、半導体素子搭載面）に所定パターンの第１の配線層１４０が設けられている。第１の配線層１４０は、外部接続端子用の引き出し領域１４８および第１の素子搭載用基板１１０に搭載される電子部品の接続端子用の電極領域１４９を有する。引き出し領域１４８は、主に、第１の配線層１４０の引き回し先の端部に設けられる。第１の配線層１４０の引き出し領域１４８の上方に外部接続端子として電極部１６０が設けられている。電極部１６０の詳細については後述する。
絶縁樹脂層１３０の所定位置において絶縁樹脂層１３０を貫通するビア導体（図示せず）が設けられている。ビア導体は、たとえば、銅めっきにより形成される。ビア導体により、第１の配線層１４０の所定部分と第２の配線層１４２とが電気的に接続されている。
絶縁樹脂層１３０の一方の主表面に第１の絶縁層１５０が設けられている。第１の絶縁層１５０は、第１の配線層１４０を被覆するように設けられており、第１の配線層１４０の引き出し領域１４８が露出する開口部１５１を有する。また、第１の絶縁層１５０は、第１の配線層１４０の電極領域１４９が露出する開口部１５３を有する。この開口部１５３において、第１の配線層１４０の電極領域１４９の上にＮｉ／Ａｕ層などの金めっき層１４１が形成されている。第１の配線層１４０の電極領域１４９は金めっき層１４１で被覆されることにより酸化が抑制される。金めっき層１４１としてＮｉ／Ａｕ層を形成する場合には、Ｎｉ層の厚さは、たとえば約１μｍ〜約１５μｍであり、Ａｕ層の厚さは、たとえば約０．０３〜約１μｍである。
第２の絶縁層１５２は、第１の絶縁層１５０に設けられた開口部１５１周縁の第１の絶縁層１５０の上面が露出するように、第１の絶縁層１５０の上に積層されている。本実施の形態では、第２の絶縁層１５２は、電極部１６０の周囲のみならず、絶縁樹脂層１３０の周縁に沿って堤防状に設けられている。すなわち、第２の絶縁層１５２で囲まれた領域が凹部（キャビティ）となっており、このキャビティに後述する第１の半導体素子１２０が搭載されている。
なお、第１の絶縁層１５０および第２の絶縁層１５２は、たとえば、フォトソルダーレジストにより形成される。なお、第１の絶縁層１５０の厚さは、たとえば約２０μｍ〜約３０μｍである。また、第２の絶縁層１５２の厚さは、たとえば約５０〜１００μｍである。
図２に示すように、第１の絶縁層１５０に設けられた開口部１５１内に引き出し部１６２が設けられており、引き出し部１６２は第１の配線層１４０の引き出し領域１４８と電気的に接続している。
電極部１６０は、引き出し領域１４８の上方に設けられており、第１の絶縁層１５０の上面より上に突き出している。電極部１６０は、導体部１６４および金めっき層１６６を含む。
導体部１６４は、引き出し部１６２と電気的に接続している。導体部１６４の径は、第１の絶縁層１５０の開口部１５１の径、すなわち引き出し部１６２の径より大きく、導体部１６４の周縁下部が第１の絶縁層１５０の上面と接している。引き出し部１６２の径、導体部１６４の径は、たとえば、それぞれ、２００μｍ、２５０μｍである。導体部１６４の厚さは、たとえば約８０μｍである。さらに、導体部１６４の表面にＮｉ／Ａｕ層などの金めっき層１６６が形成されている。金めっき層１６６により導体部１６４の酸化が抑制される。金めっき層１６６としてＮｉ／Ａｕ層を形成する場合には、Ｎｉ層の厚さは、たとえば約１μｍ〜約１５μｍであり、Ａｕ層の厚さは、たとえば約０．０３〜約１μｍである。なお、第２の絶縁層１５２は、電極部１６０から離間して、電極部１６０の周囲において第１の絶縁層１５０の上に設けられている。すなわち、第２の絶縁層１５２の開口部において、電極部１６０と第２の絶縁層１５２の側壁との間に隙間が設けられている。このように、電極部１６０は、ＮＳＭＤ型の電極構造である。本実施の形態では、電極部１６０の最上部は第２の絶縁層１５２の上面より低くなっている。
第１の配線層１４０、引き出し部１６２、導体部１６４の材料としては銅が挙げられる。引き出し部１６２と導体部１６４とは、一体的に形成されていてもよい。これにより、引き出し部１６２と導体部１６４との接続信頼性を向上させることができる。
図１に戻り、絶縁樹脂層１３０の他方の主表面に所定パターンの第２の配線層１４２が設けられている。第２の配線層１４２の電極領域の表面には、金めっき層１４４が設けられている。第１の配線層１４０および第２の配線層１４２を構成する材料としては銅が挙げられる。第１の配線層１４０および第２の配線層１４２の厚さは、たとえば２０μｍである。
また、絶縁樹脂層１３０の他方の主表面に第３の絶縁層１５４が設けられている。第３の絶縁層１５４には、第２の配線層１４２にはんだボール８０を搭載するための開口部が設けられている。はんだボール８０は、第３の絶縁層１５４に設けられた開口内において第２の配線層１４２に接続されている。
以上説明した第１の素子搭載用基板１１０に形成された第１の絶縁層１５０の半導体素子搭載領域の上に第１の半導体素子１２０が搭載されている。第１の半導体素子１２０に設けられた素子電極（図示せず）と第１の配線層１４０の電極領域１４９上の金めっき層１４１とが金線１２１によりワイヤボンディング接続されている。なお、第１の半導体素子１２０の具体例としては、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップが挙げられる。
封止樹脂層１８０は、第１の半導体素子１２０およびこれに接続された金めっき層１４１を封止している。封止樹脂層１８０は、たとえばエポキシ樹脂を用いて、トランスファーモールド法により形成される。
第２の半導体モジュール２００は、第２の素子搭載用基板２１０に第２の半導体素子２２０が搭載された構成を有する。
第２の素子搭載用基板２１０は、基材となる絶縁樹脂層２３０と、絶縁樹脂層２３０の一方の主表面に形成された第３の配線層２４０と、絶縁樹脂層２３０の他方の主表面に形成された第４の配線層２４２と、絶縁樹脂層２３０の一方の主表面に形成された第４の絶縁層２５０と、絶縁樹脂層２３０の他方の主表面に形成された第５の絶縁層２５２とを含む。
絶縁樹脂層２３０としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂で形成することができる。
絶縁樹脂層２３０の一方の主表面（半導体素子搭載面）に所定パターンの第３の配線層２４０が設けられている。第３の配線層２４０の電極領域上に金めっき層２４６が形成されている。また、絶縁樹脂層２３０の他方の主表面に第４の配線層２４２が設けられている。第３の配線層２４０および第４の配線層２４２を構成する材料としては銅が挙げられる。第３の配線層２４０および第４の配線層２４２とは、絶縁樹脂層２３０の所定位置において絶縁樹脂層２３０を貫通するビア導体（図示せず）により電気的に接続されている。
絶縁樹脂層２３０の一方の主表面にフォトソルダーレジストなどからなる第４の絶縁層２５０が設けられている。また、絶縁樹脂層２３０の他方の主表面にフォトソルダーレジストなどからなる第５の絶縁層２５２が設けられている。第５の絶縁層２５２には、第４の配線層２４２にはんだボール２７０を搭載するための開口が設けられている。はんだボール２７０は、第５の絶縁層２５２に設けられた開口内において第４の配線層２４２に接続されている。
以上説明した第２の素子搭載用基板２１０に第２の半導体素子２２０が搭載されている。具体的には、第４の絶縁層２５０の半導体素子搭載領域の上に、第２の半導体素子２２０が搭載されている。第２の半導体素子２２０に設けられた素子電極（図示せず）と第３の配線層２４０の電極領域上の金めっき層２４６とが金線２２１によりワイヤボンディング接続されている。なお、第２の半導体素子２２０の具体例としては、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップが挙げられる。
封止樹脂２８０は、第２の半導体素子２２０およびこれに接続された第３の配線層２４０を封止している。封止樹脂２８０は、たとえばエポキシ樹脂を用いて、トランスファーモールド法により形成される。
第１の半導体モジュール１００の電極部１６０と、第２の半導体モジュール２００の第４の配線層２４２とが、はんだボール２７０に接合されることにより、第２の半導体モジュール２００が第１の半導体モジュール１００の上方（封止樹脂層１８０の上方）に搭載されたＰｏＰ構造が実現されている。なお、はんだボール２７０は、第２の絶縁層１５２に設けられた開口部に充填されており、第２の絶縁層１５２に設けられた開口部内において、電極部１６０の頂部と第２の絶縁層１５２の側壁との間の隙間ははんだボール２７０を構成するはんだ部材で埋められている。
実施の形態１に係る半導体装置１０によれば少なくとも以下に挙げる効果が得られる。
（１）電極部１６０の下部において、引き出し部１６２を介して第１の配線層１４０との電気的接続が取られており、引き出し部１６２が露出していないため、引き出し部１６２が断線しにくくなり、はんだボール２７０との接続信頼性を向上させることができる。
（２）電極部１６０と第２の絶縁層１５２の開口部分の側壁との間の隙間にはんだ部材が入り込むことにより、はんだボール２７０と電極部１６０との接触面積がより大きくなる。これにより、電極部１６０とはんだボール２７０とのさらなる接続信頼性の向上を図ることができる。
（３）電極部１６０とはんだボール２７０との接合界面が第２の絶縁層１５２の層内に位置するため、電極部１６０とはんだボール２７０との接合界面に応力が生じた場合に、第２の絶縁層１５２が応力緩和層として機能する。これにより、電極部１６０とはんだボール２７０との接続信頼性の向上を図ることができる。
（４）第１の配線層１４０の引き出し領域の上方に電極部１６０を設けることにより、第１の配線層１４０の領域以外に電極部１６０のための領域を確保する必要がないため、配線の高密度化を図ることができる。また、電極部１６０の径を小さくすることができるため、配線の高密度化を図ることができる。
なお、第１の絶縁層１５０の開口部１５１の側壁は、上方部分が開口部１５１の内側に傾いた逆テーパ状であってもよい。これによれば、引き出し部１６２が開口部１５１から抜けにくくなるため、半導体装置１０の接続信頼性をさらに高めることができる。
（半導体装置の製造方法）
実施の形態１に係る第１の素子搭載用基板１１０および第１の半導体モジュール１００を含む半導体装置１０の製造方法について、図３乃至図５を参照して説明する。図３（Ａ）〜図３（Ｄ）、図４（Ａ）〜図４（Ｄ）および図５（Ａ）〜図５（Ｃ）は、実施の形態１に係る半導体装置１０の製造方法を示す工程断面図である。
まず、図３（Ａ）に示すように、一方の主表面に所定パターンの第１の配線層１４０が形成され、他方の主表面に所定パターンの下面側配線層（図示せず）とこれに接続された第２の配線層１４２とが形成された絶縁樹脂層１３０を用意する。各配線層は、周知のフォトリソグラフィ法およびエッチング法などを用いて形成することができるため、その説明は省略する。
次に、図３（Ｂ）に示すように、絶縁樹脂層１３０の一方の主表面に、第１の配線層１４０を被覆するようにして第１の絶縁層１５０を積層する。また、絶縁樹脂層１３０の他方の主表面に第２の配線層１４２を被覆するようにして第３の絶縁層１５４を積層する。
次に、図３（Ｃ）に示すように、フォトリソグラフィ法により、第１の絶縁層１５０の主表面に、第１の配線層１４０の引き出し領域１４８および電極領域１４９に対応したパターンのマスク５００を選択的に形成する。そして、マスク５００をマスクとして第１の絶縁層１５０を露光する（図３（Ｃ）における矢印は露光光を示している）。第１の絶縁層１５０は、ネガ型のフォトソルダーレジストからなる。そのため、当該露光によって感光した部分が溶媒に対して不溶性となる。したがって、第１の絶縁層１５０を露光した後、現像することにより、図３（Ｄ）に示すように、露光された部分の第１の絶縁層１５０が溶け残る。その結果、第１の絶縁層１５０に開口部１５１が形成されて、第１の配線層１４０の引き出し領域１４８が露出する。また、第１の絶縁層１５０に開口部１５３が形成されて、第１の配線層１４０の電極領域１４９露出する。同様に、第３の絶縁層１５４にも開口部１４３が形成される。なお、開口部１５１の径は引き出し領域１４８の径と同等であるのに対して、開口部１５３の径は電極領域１４９の径より大きく、電極領域１４９の周囲において絶縁樹脂層１３０が露出している。
次に、図４（Ａ）に示すように、第１の絶縁層１５０の上に、第１の配線層１４０の引き出し領域１４８および電極領域１４９を被覆するようにして第２の絶縁層１５２を積層する。
次に、図４（Ｂ）に示すように、フォトリソグラフィ法により、第２の絶縁層１５２の主表面に、開口部１５１の周囲が開口となるようなパターンのマスク５１０を選択的に形成する。そして、マスク５１０をマスクとして第２の絶縁層１５２を露光する（図４（Ｂ）における矢印は露光光を示している）。第２の絶縁層１５２は、ネガ型のフォトソルダーレジストからなる。そのため、当該露光によって感光した部分が溶媒に対して不溶性となる。したがって、第２の絶縁層１５２を露光した後、現像することにより、図４（Ｃ）に示すように、露光された部分の第２の絶縁層１５２が溶け残る。第２の絶縁層１５２が第１の絶縁層１５０の上に選択的に形成され、第２の絶縁層１５２に開口部１５１より大きい開口部１５５が設けられ、開口部１５１および開口部１５５を通して第１の配線層１４０の引き出し領域１４８が露出する。また、第１の半導体素子１２０の搭載予定領域にある第１の絶縁層１５０と第１の配線層１４０の電極領域１４９とが露出する。
次に、図４（Ｄ）に示すように、フォトリソグラフィ法により、絶縁樹脂層１３０の一方の主表面側に、第１の配線層１４０の引き出し領域１４８が露出し、第１の配線層１４０の電極領域１４９が被覆されるようにレジスト５２０を選択的に形成する。また、絶縁樹脂層１３０の他方の主表面側に、第２の配線層１４２が被覆されるようにレジスト５３０を形成する。この状態で、図４（Ｄ）に示すように、第１の絶縁層１５０に設けられた開口部１５１において、電界めっきにより第１の配線層１４０の引き出し領域１４８の上に銅を堆積する。めっき過程において、まず、第１の配線層１４０の引き出し領域１４８の表面から、第１の絶縁層１５０に設けられた開口部１５１内に徐々に銅が充填され、開口部１５１が銅で埋め尽くされる。これにより、開口部１５１に引き出し部１６２が形成される。さらにめっきアップを続けることにより、銅は上方に成長して第２の絶縁層１５２の開口部１５５に盛り上がる。これにより、引き出し部１６２の上に導体部１６４が形成される。本実施の形態では、導体部１６４は、角部が丸みを帯び頂部が平坦な形状であるが、導体部１６４の形状はこれに限られず、曲面からなる半球状であってもよい。また、導体部１６４の最上部は、第２の絶縁層１５２の上面より低くなっている。また、導体部１６４と、開口部１５５内の第２の絶縁層１５２の側壁との間には隙間が生じている。このような形状の導体部１６４は、第２の絶縁層１５２の厚さ、開口部１５５の大きさ等の設計条件に合わせて、めっきアップの時間を調節することにより実現可能である。
次に、図５（Ａ）に示すように、レジスト５２０およびレジスト５３０を除去した後、たとえば電解めっき法により、第１の配線層１４０の電極領域１４９の表面、導体部１６４の表面、および第２の配線層１４２の表面に、それぞれ金めっき層１４１、金めっき層１６６および金めっき層１４４を形成する。以上の工程により、導体部１６４、金めっき層１６６からなる電極部１６０が形成されるとともに、本実施形態に係る第１の素子搭載用基板１１０が形成される。
次に、図５（Ｂ）に示すように、絶縁樹脂層１３０の中央領域上に設けられた第１の絶縁層１５０の上に第１の半導体素子１２０を搭載する。そして、ワイヤボンディング法を用いて、第１の半導体素子１２０の上面周縁に設けられた素子電極（図示せず）と第１の配線層１４０の所定領域の金めっき層１４１とを金線１２１により接続する。続いて、トランスファーモールド法を用いて、第１の半導体素子１２０を封止樹脂層１８０により封止する。また、はんだボール２７０を設ける位置に開口部が形成されたマスクを、開口部１５５が形成された第２の絶縁層１５２上に設け、マスクの開口部に球状のはんだボールを配置して（載せて）、電極部１６０にはんだボール２７０を搭載する。その後、マスクを除去する。また、同様にして、第３の絶縁層１５４の開口部１４３において第２の配線層１４２にはんだボール８０を搭載する。また、例えばスクリーン印刷法により、第２の絶縁層１５２の開口部１５５内の電極部１６０に対応してはんだボール２７０を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷してはんだボール２７０を形成する。また、同様にして、第３の絶縁層１５４の開口部１４３内の第２の配線層１４２に対応してはんだボール８０を搭載する。以上の工程により、本実施形態に係る第１の半導体モジュール１００が形成される。
次に、図５（Ｃ）に示すように、図１に示した構成の第２の半導体モジュール２００を準備する。そして、第１の半導体モジュール１００の上に第２の半導体モジュール２００を搭載した状態で、リフロー工程によりはんだボール２７０を溶融して、電極部１６０と第４の配線層２４２とを接合する。これにより、はんだボール２７０を介して第１の半導体モジュール１００と第２の半導体モジュール２００とが電気的に接続される。以上の工程により、実施の形態１に係る半導体装置１０が形成される。
（実施の形態２）
図６は、実施の形態２に係る半導体装置１０の構成を示す概略断面図である。実施の形態２の半導体装置１０の基本的な構成は、実施の形態１と同様である。このため、実施の形態１と同様な構成については適宜説明を省略する。本実施の形態では、抵抗、コンデンサなどの電子部品（チップ部品）４３０が搭載された場合の搭載形態が例示されている。具体的には、第１の配線層１４０の電極領域４００に対応して第１の絶縁層１５０に開口部４４０が設けられている。開口部４４０において、第１の配線層１４０の電極領域４００上の金めっき層４１０の領域が規定されており、電極領域４００および金めっき層４１０は、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）型の電極構造となっている。電子部品４３０に設けられた外部端子（図示せず）は、はんだ部材４２０により電極領域４００上の金めっき層４１０と電気的に接続している。
実施の形態２に係る半導体装置１０によれば、実施の形態１に係る半導体装置１０について述べた効果に加えて、少なくとも以下に挙げる効果が得られる。
（５）電子部品４３０搭載用の電極構造をＳＭＤ型とすることにより、第１の絶縁層１５０の開口部４４０の開口径が一定の条件下において、開口部４４０全体を電極領域とすることができ、電極領域の残銅率を大きくすることができる。この結果、電子部品４３０に大電流を流すことができる。また、電子部品４３０搭載用の電極部分における放熱性を高めることができる。
（実施の形態３）
次に、上述の実施の形態に係る半導体装置１０を備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
図７は実施の形態３に係る携帯電話の構成を示す図である。携帯電話１１１１は、第１の筐体１１１２と第２の筐体１１１４が可動部１１２０によって連結される構造になっている。第１の筐体１１１２と第２の筐体１１１４は可動部１１２０を軸として回動可能である。第１の筐体１１１２には文字や画像等の情報を表示する表示部１１１８やスピーカ部１１２４が設けられている。第２の筐体１１１４には操作用ボタンなどの操作部１１２２やマイク部１１２６が設けられている。実施形態１に係る半導体装置１０はこうした携帯電話１１１１の内部に搭載されている。
図８は図７に示した携帯電話の部分断面図（第１の筐体１１１２の断面図）である。上述の実施形態１乃至３に係る半導体装置１０は、はんだボール８０を介してプリント基板１１２８に搭載され、こうしたプリント基板１１２８を介して表示部１１１８などと電気的に接続されている。また、半導体装置１０の裏面側（はんだボール８０とは反対側の面）には金属基板などの放熱基板１１１６が設けられ、たとえば、半導体装置１０から発生する熱を第１の筐体１１１２内部に篭もらせることなく、効率的に第１の筐体１１１２の外部に放熱することができるようになっている。
実施形態１に係る半導体装置１０によれば、第１の素子搭載用基板１１０の接続信頼性を高めることができ、したがって半導体装置１０の実装信頼性を高めることができる。そのため、こうした半導体装置１０を搭載した本実施の形態に係る携帯機器について、動作信頼性の向上を図ることができる。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
１０ 半導体装置、１００ 第１の半導体モジュール、１１０ 第１の素子搭載用基板、１２０ 第１の半導体素子、１３０ 絶縁樹脂層、１４０ 第１の配線層、１４２ 第２の配線層、１５０ 第１の絶縁層、１５２ 第２の絶縁層、１６０ 電極部、２００ 第２の半導体モジュール、２１０ 第２の素子搭載用基板、２２０ 第２の半導体素子、２３０ 絶縁樹脂層、２４０ 第３の配線層、２４２ 第４の配線層、２５０ 第４の絶縁層、２５２ 第５の絶縁層

Claims (8)

  1. 基材と、
    前記基材の一方の主表面に設けられている配線層と、
    前記配線層を被覆するように設けられ、前記配線層の引き出し領域が露出する開口部を有する第１の絶縁層と、
    前記開口部に設けられ、前記配線層と電気的に接続された引き出し部と、
    前記開口部の上方において前記第１の絶縁層の上面より上に突き出し、前記引き出し部と電気的に接続された電極部と、
    前記電極部から離間して、前記電極部の周囲において前記第１の絶縁層の上に設けられた第２の絶縁層と、
    を備えることを特徴とする素子搭載用基板。
  2. 前記電極部の径が前記開口部の径より大きく、前記電極部の周縁下部が前記第１の絶縁層の上面と接している請求項１に記載の素子搭載用基板。
  3. 前記電極部が外部接続端子として用いられる請求項１または２に記載の素子搭載用基板。
  4. 前記第１の絶縁層は、前記配線層の電極領域が露出する他の開口部を有する請求項１乃至３のいずれか１項に記載の素子搭載用基板。
  5. 前記電極領域が前記基材の一方の主表面側に搭載される電子部品用の接続端子として用いられる請求項４に記載の素子搭載用基板。
  6. パッケージオンパッケージ構造を有する半導体装置に用いられる請求項１乃至５のいずれか１項に記載の素子搭載用基板。
  7. 請求項１乃至６のいずれか１項に記載の素子搭載用基板と、
    前記基材の一方の主表面側に搭載された半導体素子と、
    を備えることを特徴とする半導体モジュール。
  8. 請求項７に記載の半導体モジュールが実装されたことを特徴とする携帯機器。
JP2009272855A 2009-10-30 2009-11-30 素子搭載用基板、半導体モジュールおよび携帯機器 Pending JP2011119306A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009272855A JP2011119306A (ja) 2009-11-30 2009-11-30 素子搭載用基板、半導体モジュールおよび携帯機器
US12/915,852 US8440915B2 (en) 2009-10-30 2010-10-29 Device mounting board and semiconductor module
CN2010106108346A CN102142416A (zh) 2009-10-30 2010-11-01 元件搭载用基板、半导体模块及便携式设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009272855A JP2011119306A (ja) 2009-11-30 2009-11-30 素子搭載用基板、半導体モジュールおよび携帯機器

Publications (1)

Publication Number Publication Date
JP2011119306A true JP2011119306A (ja) 2011-06-16

Family

ID=44284334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009272855A Pending JP2011119306A (ja) 2009-10-30 2009-11-30 素子搭載用基板、半導体モジュールおよび携帯機器

Country Status (1)

Country Link
JP (1) JP2011119306A (ja)

Similar Documents

Publication Publication Date Title
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
JP2010177597A (ja) 半導体モジュールおよび携帯機器
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
WO2010001597A1 (ja) 素子搭載用基板、半導体モジュール、半導体装置、素子搭載用基板の製造方法および半導体装置の製造方法、ならびに携帯機器
US8373281B2 (en) Semiconductor module and portable apparatus provided with semiconductor module
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2010262992A (ja) 半導体モジュールおよび携帯機器
JP2009302505A (ja) 半導体装置、および半導体装置の製造方法
JP2009289802A (ja) 電子部品内蔵モジュール及びその製造方法
US8440915B2 (en) Device mounting board and semiconductor module
US20090057903A1 (en) Semiconductor module, method for manufacturing semiconductor modules, semiconductor apparatus, method for manufacturing semiconductor apparatuses, and portable device
US20090183906A1 (en) Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
US9252112B2 (en) Semiconductor package
WO2011052746A1 (ja) 素子搭載用基板、半導体モジュール、および携帯機器
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP5295211B2 (ja) 半導体モジュールの製造方法
JP2011096951A (ja) 素子搭載用基板、半導体モジュールおよび携帯機器
JP5484705B2 (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2010040610A (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2004319678A (ja) 指紋センサ装置及びその製造方法
JP2011096896A (ja) 素子搭載用基板、半導体モジュール、および携帯機器
JP2011119306A (ja) 素子搭載用基板、半導体モジュールおよび携帯機器
JP2009027042A (ja) 回路モジュール、回路モジュールの製造方法および携帯機器