JP2018006464A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018006464A
JP2018006464A JP2016128977A JP2016128977A JP2018006464A JP 2018006464 A JP2018006464 A JP 2018006464A JP 2016128977 A JP2016128977 A JP 2016128977A JP 2016128977 A JP2016128977 A JP 2016128977A JP 2018006464 A JP2018006464 A JP 2018006464A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
sealing resin
conductive material
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016128977A
Other languages
English (en)
Other versions
JP6597499B2 (ja
Inventor
裕次 岩井
Yuji Iwai
裕次 岩井
勝巳 宮脇
Katsumi Miyawaki
勝巳 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016128977A priority Critical patent/JP6597499B2/ja
Priority to US15/447,149 priority patent/US10373898B2/en
Priority to DE102017210901.7A priority patent/DE102017210901B4/de
Priority to KR1020170081633A priority patent/KR101962017B1/ko
Priority to CN201710516059.XA priority patent/CN107546196B/zh
Publication of JP2018006464A publication Critical patent/JP2018006464A/ja
Application granted granted Critical
Publication of JP6597499B2 publication Critical patent/JP6597499B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】本発明は半導体装置およびその製造方法に係り、高周波電子部品としての利用に好適な半導体装置およびその製造方法に関し、封止樹脂によって封止され、電磁波に対するシールド機能を備えた半導体装置であって、小型化が可能な半導体装置およびその製造方法を得ることを目的とする。
【解決手段】本発明に係る半導体装置は、第１端子と、接地のための第２端子と、を備えたリードフレームと、前記リードフレームを覆う封止樹脂と、前記第２端子の一部であって、前記封止樹脂から露出した露出部と、前記封止樹脂の表面を覆い、前記露出部において前記第２端子と接触する導電性材料と、を備える。
【選択図】図１

Description

本発明は半導体装置およびその製造方法に係り、高周波電子部品としての利用に好適な半導体装置およびその製造方法に関する。
特許文献１には、封止樹脂によって封止された半導体装置が開示されている。この半導体装置では、封止樹脂の表面を導電性材料で覆うことにより、電磁波に対するシールド機能が設けられている。シールド機能を得るために、導電性材料はグランドと接続される。
特開２０１３−１９７２０９号公報
特許文献１に示される構造では、導電性材料をグランドと接続するために、半導体装置が備える端子よりも外側の領域に、接地のための導電体を配置している。この構造では、導電体を配置するためにチップサイズを拡張する必要がある。このため、半導体装置の小型化が妨げられる。
本発明は、上述の問題点を解決するためになされたもので、第１の目的は、封止樹脂によって封止され、電磁波に対するシールド機能を備えた半導体装置であって、小型化が可能な半導体装置を得ることである。
第２の目的は、封止樹脂によって封止され、電磁波に対するシールド機能を備えた半導体装置であって、小型化が可能な半導体装置の製造方法を得ることである。
本発明に係る半導体装置は、第１端子と、接地のための第２端子と、を備えたリードフレームと、前記リードフレームを覆う封止樹脂と、前記第２端子の一部であって、前記封止樹脂から露出した露出部と、前記封止樹脂の表面を覆い、前記露出部において前記第２端子と接触する導電性材料と、を備える。
本発明に係る半導体装置の製造方法は、第１端子と、接地のための第２端子と、を備えたリードフレームを封止樹脂で覆い、前記第２端子に前記封止樹脂から露出した露出部を形成する封止工程と、前記露出部において導電性材料が前記第２端子と接触するように、前記封止樹脂の表面に前記導電性材料を塗布する導電性材料形成工程と、を備える。
本発明に係る半導体装置では、リードフレームが封止樹脂によって覆われる。このため、第１端子は封止樹脂によって覆われている。また、第２端子には、封止樹脂から露出した露出部が形成される。従って、封止樹脂の表面を導電性材料で覆うと、導電性材料は露出部において、第２端子と接触する。一方で、第１端子は封止樹脂によって覆われているため、導電性材料とは接触しない。従って、接地のための第２端子のみを導電性材料と接触させることが可能になる。このため、電磁波に対するシールドとなる導電性材料を接地し、シールド機能を得ることが可能になる。ここで、本発明に係る半導体装置では、第２端子上で導電性材料とグランドとを接続することが可能になる。このため、導電性材料を接地するために、端子よりも外側の領域に接地のための導電体を配置する必要がない。従って、半導体装置を小型化することが可能になる。
本発明に係る半導体装置の製造方法では、封止工程においてリードフレームを封止樹脂で覆う。このため、第１端子は封止樹脂によって覆われる。また、第２端子には、封止樹脂から露出した露出部が形成される。従って、封止樹脂の表面を導電性材料で覆うと、導電性材料は露出部において、第２端子と接触する。一方で、第１端子は封止樹脂によって覆われているため、導電性材料とは接触しない。従って、接地のための第２端子のみを導電性材料と接触させることが可能になる。このため、電磁波に対するシールドとなる導電性材料を接地し、シールド機能を得ることが可能になる。ここで、本発明に係る半導体装置では、第２端子上で導電性材料とグランドとを接続することが可能になる。このため、導電性材料を接地するために、端子よりも外側の領域に接地のための導電体を配置する必要がない。従って、半導体装置を小型化することが可能になる。
本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１に係る半導体装置の平面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明する図である。 図４Ａは、ハーフダイシングを実施した状態を示す第１端子部分における断面図である。図４Ｂは、ハーフダイシングを実施した状態を示す第２端子部分における断面図である。図４Ｃは、導電性材料を形成した状態を示す第１端子部分における断面図である。図４Ｄは、導電性材料を形成した状態を示す第２端子部分における断面図である。 本発明の実施の形態２に係る半導体装置の断面図である。 本発明の実施の形態２に係る半導体装置の平面図である。 本発明の実施の形態３に係る半導体装置の断面図である。 本発明の実施の形態４に係る半導体装置の断面図である。 本発明の実施の形態４に係るリードフレームの平面図である。 本発明の実施の形態５に係る半導体装置の断面図である。 本発明の実施の形態６に係る半導体装置の断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の断面図である。図２は、本発明の実施の形態１に係る半導体装置の平面図である。本実施の形態に係る半導体装置１００は、リードフレーム２０を備える。リードフレーム２０は、第１端子２３および第２端子２２を備える。第１端子２３および第２端子２２は、半導体装置１００の端部１１に配置される。第２端子２２は、第１端子２３よりも背が高い。第２端子は、接地のためのグランド端子である。なお、図２に示すように、本実施の形態では第１端子２３と第２端子２２は交互に配置されているが、第１端子２３および第２端子２２は別の配置および数でも良い。
リードフレーム２０は、中央に半導体チップ１２を搭載するためのダイパッド２１を備える。ダイパッド２１の表面には、接合剤１６によって半導体チップ１２および回路基板１４が固定されている。半導体チップ１２および回路基板１４はワイヤ１８により接続されている。また、半導体チップ１２および回路基板１４はワイヤ１８によって第１端子２３と接続されている。回路基板１４は、例えばセラミックまたはガラエポ等の誘電体基板上に金属配線を形成したものである。また、回路基板１４はガリウムヒ素、ガラス基板またはシリコン等の半導体基板上に金属配線を形成したもの等でもよい。特に半導体基板を用いる場合には、半導体チップ１２に形成した能動素子以外の能動素子を回路基板１４上に集積化できる。
リードフレーム２０は、封止樹脂３０によって覆われている。封止樹脂３０の表面は導電性材料４０で覆われている。なお、図２では便宜上、封止樹脂３０および導電性材料４０は省略されている。リードフレーム２０、封止樹脂３０、導電性材料４０はパッケージ１０を形成する。本実施の形態において、パッケージ１０はＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏ−Ｌｅａｄ）パッケージである。
また、第２端子２２には端部１１に切欠きが設けられている。このため、第２端子２２は端部１１に厚さが薄い部分を備える。また、端部１１の厚さが薄い部分においても、第２端子２２は第１端子２３よりも高い。封止樹脂３０は、端部１１に薄肉部５０を備える。端部１１において、薄肉部５０の高さは、第２端子２２の高さと等しく、第１端子２３の高さよりも高い。従って、第１端子２３は、封止樹脂３０によって被覆された状態となる。また、端部１１において、第２端子２２の一部が封止樹脂３０から露出した露出部２４が形成される。露出部２４および薄肉部５０は、ダイパッド２１を取り囲むように、端部１１に形成される。端部１１において、導電性材料４０は、薄肉部５０の表面および露出部２４を覆うように形成される。このとき、露出部２４において、第２端子２２と導電性材料４０が接触する。
次に、半導体装置１００の製造方法を説明する。まず、端子形成工程を実施する。端子形成工程は、第２端子２２が第１端子２３よりも背が高くなるように、第１端子２３および第２端子２２を形成する工程である。端子形成工程では、第１端子２３に対してハーフエッチングを実施する。従って、第２端子２２は第１端子２３よりも背が高くなる。
次に、半導体チップ１２および回路基板１４を接合剤１６でダイパッド２１の表面に固定する。次に、半導体チップ１２、回路基板１４および第１端子２３を、ワイヤ１８で配線する。次に、封止工程を実施する。封止工程において、まず、リードフレーム２０を封止樹脂３０で覆う。これにより、半導体チップ１２を異物および外力から保護することが可能になる。
次に、ハーフダイシング工程を実施する。図３は、本発明の実施の形態１に係る半導体装置の製造方法を説明する図である。なお、図３では便宜上、封止樹脂３０および導電性材料４０は省略されている。ハーフダイシング工程では、半導体装置１００の端部１１において、半導体装置１００を取り囲むようにハーフダイシングを行う。ここで、ハーフダイシングとは、半導体装置１００が切断されない深さまで半導体装置１００にダイシングを行うことを示す。この結果、図３に示す実線２５より外側において、半導体装置１００に切欠きが設けられる。
本実施の形態では、封止樹脂３０の一部と第２端子２２の一部とを切り取り、第１端子２３には到達しない深さまで、半導体装置１００にハーフダイシングを実施する。従って、ハーフダイシングは、第１端子２３を被覆状態に保ち、第２端子２２を封止樹脂３０から露出させる。また、ハーフダイシングによって、封止樹脂３０には薄肉部５０が設けられる。
図４Ａは、ハーフダイシングを実施した状態を示す第１端子部分における断面図である。ハーフダイシング工程において、半導体装置１００は、第１端子２３の表面に到達しない深さまでダイシングされる。従って、第１端子２３は端部１１においても、封止樹脂３０に覆われている。
図４Ｂは、ハーフダイシングを実施した状態を示す第２端子部分における断面図である。ハーフダイシング工程において、第２端子２２の表面および側面の一部が切り取られる。この結果、第２端子２２の一部が封止樹脂３０から露出した露出部２４が形成される。従って、半導体装置１００の端部１１において、露出部２４と薄肉部５０がダイパッド２１を取り囲むように形成されることとなる。
次に、導電性材料形成工程を実施する。導電性材料形成工程では、封止樹脂３０の表面および露出部２４に導電性材料４０を塗布する。図４Ｃは、導電性材料を形成した状態を示す第１端子２３部分における断面図である。第１端子２３は、封止樹脂３０で覆われている。従って、第１端子２３と導電性材料４０は接触しない。図４Ｄは、導電性材料を形成した状態を示す第２端子部分における断面図である。第２端子２２は露出部２４において、封止樹脂３０から露出している。従って、露出部２４において、導電性材料４０と第２端子２２は接触する。次に、半導体装置１００を取り囲むようにフルダイシングを実施する。この結果、半導体装置１００は個片に分離される。導電性材料形成工程では、Ａｕ、Ａｇ、Ｃｕ、ニクロム等の金属を用いて、スパッタ法で導電性材料４０を形成する。また、Ａｕ、Ａｇ、Ｃｕ、ニクロム等を用いて、金属蒸着法で導電性材料４０を形成してもよい。また、Ａｇ、Ｃｕ等の超微細金属粒子の焼結法で導電性材料４０を形成してもよい。また、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ等を用いためっきにより導電性材料４０を形成してもよい。また、導電性フッ素樹脂等の導電性ポリマーの塗布により導電性材料４０を形成してもよい。また、Ａｇ、Ｃｕ、Ｐｄ等を用いた金属粉末ペーストの塗布によって導電性材料４０を形成してもよい。
本実施の形態に係る半導体装置１００では、導電性材料４０によってパッケージ１０の表面が覆われる。導電性材料４０は、第２端子２２と露出部２４において接触する。第２端子２２は、半導体装置１００を接地するためのグランド端子である。従って、半導体装置１００が実装された際には、導電性材料４０は第２端子２２を介して接地される。このため、導電性材料４０は、電磁波に対するシールド機能を備えることとなる。
さらに、本実施の形態では、ハーフダイシングを実施することで形成された切欠きの表面にも導電性材料４０が塗布される。従って、図１に示すように、パッケージ１０の側面にも導電性材料４０を形成することが可能になる。このため、パッケージ１０の側面にも、シールド機能が備えられる。従って、導電性材料４０がパッケージの上面のみに形成される場合と比較して、シールド機能を強化することが可能になる。また、第１端子２３は、ハーフダイシング工程の実施後も、封止樹脂３０に覆われている。このため、導電性材料４０によって切欠きの表面を覆っても、第１端子２３と導電性材料４０はショートしない。
高周波回路モジュールでは、パッケージ内部に実装された高周波電子部品が発する電磁波が漏洩する場合がある。また、パッケージ外部から侵入する電磁波による高周波電子部品への干渉が発生する場合がある。この電磁波の影響を抑制する方法として、金属を主体として構成されたメタル構造パッケージを使用することが考えられる。しかし、メタル構造パッケージは、モールド樹脂封止パッケージに比べてコストが高い。これに対し、本実施の形態におけるパッケージ１０は、モールド樹脂により封止されたＱＦＮパッケージである。本実施の形態では、モールド樹脂により封止されたＱＦＮパッケージを導電性材料４０で覆うことで、電磁波に対するシールド機能が得られる。従って、低コストで電磁波に対するシールド機能を得ることが可能になる。
また、封止樹脂を覆う導電性材料を接地する方法として、半導体装置が備える端子よりも外側の領域に、接地のための導電体を配置し、導電体と導電性材料を接続する構造が考えられる。この場合、導電体を配置するためにチップサイズを拡張する必要がある。これに対し、本発明に係る半導体装置１００では、第２端子２２を介して導電性材料４０とグランドとを接続することが可能になる。第２端子２２と導電性材料４０は、第２端子２２の表面に形成された露出部２４において接触する。このため、導電性材料４０を接地するためにチップサイズを拡張する必要が無い。従って、シールド機能を得るためにチップサイズが増大することを抑制できる。このため、半導体装置１００を小型化することが可能になる。
本実施の形態では、半導体装置１００を取り囲むように、半導体装置１００の外周部全体にハーフダイシングが実施された。本実施の形態の変形例として、ハーフダイシングが実施される箇所は、第２端子２２に封止樹脂３０から露出した露出部２４が形成されれば、外周部全体でなくても良い。例えば、ハーフダイシングは、封止樹脂３０の外周部のうち１辺〜３辺のみに実施されるものとしても良い。また、本実施の形態では、ダイパッド２１には、半導体チップ１２および回路基板１４が搭載されている。これに対し、ダイパッド２１には、半導体チップ１２が搭載されていれば、回路基板１４が搭載されていなくても良い。この場合、露出部２４および薄肉部５０は、半導体チップ１２を取り囲むように形成される。また、半導体チップ１２および回路基板１４以外の回路部品がダイパッド２１に搭載されていても良い。
実施の形態２．
図５は、本発明の実施の形態２に係る半導体装置の断面図である。本実施の形態に係る半導体装置２００は、リードフレーム２２０を備える。リードフレーム２２０は、第１端子２３および第２端子２２２を備える。第２端子２２２は、第３端子２２８および第３端子２２８の表面に配置された導電性部品２２６を備える。第３端子２２８は、第１端子２３と同じ高さを備える。従って、第２端子２２２は第１端子２３よりも背が高くなる。第３端子２２８は、接地のためのグランド端子である。
リードフレーム２２０は、封止樹脂２３０に覆われる。封止樹脂２３０は、半導体装置２００の端部２１１において、薄肉部２５０を備える。端部２１１において、薄肉部２５０の高さは、第２端子２２２の高さと等しく、第１端子２３および第３端子２２８の高さよりも高い。従って、第１端子２３は、封止樹脂２３０によって被覆された状態となる。また、端部２１１において、導電性部品２２６の一部が封止樹脂２３０から露出した露出部２２４が形成される。露出部２２４において、第２端子２２２と導電性材料２４０が接触する。
図６は、本発明の実施の形態２に係る半導体装置の平面図である。図６において、封止樹脂２３０および導電性材料２４０は便宜上、省略されている。本実施の形態において、半導体装置２００は第２端子２２２を対向する辺に１つずつ備えるが、第２端子２２２は別の配置および数でも良い。
次に、半導体装置２００の製造方法について説明する。まず、端子形成工程を実施する。本実施の形態において、端子形成工程では第１端子２３および第３端子２２８にハーフエッチングを実施する。この結果、第１端子２３および第３端子２２８は同じ高さに形成される。次に、第３端子２２８の表面に導電性部品２２６を配置する。導電性部品２２６は、接合剤によって第３端子２２８の表面に固定される。この結果、第２端子２２２が形成される。ここで、導電性部品２２６の固定は、ダイパッド２１に半導体チップ１２および回路基板１４を固定する工程で行っても良い。
後の工程は実施の形態１と同様である。なお、ハーフダイシング工程において、実施の形態１と同様に、第１端子２３を被覆状態に保って、第２端子２２２を露出させる深さまでハーフダイシングが実施される。このため、ハーフダイシング工程では、封止樹脂２３０の一部と導電性部品２２６の一部とが切り取られる。この結果、半導体装置２００の端部２１１において、露出部２２４と薄肉部２５０がダイパッド２１を取り囲むように形成される。
実施の形態１と同様に、本実施の形態においても、封止樹脂２３０の上面および切欠きの表面が導電性材料２４０で覆われる。半導体装置２００が実装された際には、導電性材料２４０は、導電性部品２２６および第３端子２２８を介して接地される。従って、パッケージ２１０の上面および側面に電磁波に対するシールドを形成することが可能になる。
実施の形態１では、ハーフエッチングを実施する時点で、第２端子２２の配置を決定する必要がある。これに対し、本実施の形態では、全ての端子にハーフエッチングを施す。このため、ハーフエッチングを実施する時点では、第２端子２２２の配置を決定する必要が無い。第２端子２２２の配置は、導電性部品２２６を固定する端子を選択することによって、任意に変更が可能になる。従って、全ての端子にハーフエッチングを施した共通のリードフレームを複数の製品で使用し、後から第２端子２２２の配置を製品仕様に応じて変更することが可能になる。
実施の形態３．
図７は、本発明の実施の形態３に係る半導体装置の断面図である。本実施の形態に係る半導体装置３００は、リードフレーム３２０を備える。リードフレーム３２０は、第１端子２３および第２端子３２２を備える。第２端子３２２は、実施の形態２と同様の第３端子２２８および第３端子２２８の表面に配置された導電性部品３２６を備える。
リードフレーム３２０は、封止樹脂３３０で覆われる。封止樹脂３３０は、第２端子３２２と高さが揃うように形成されている。このため、導電性部品３２６の表面は、封止樹脂３３０の表面から露出する。従って、本実施の形態において、露出部３２４は封止樹脂３３０の表面から導電性部品３２６の表面が露出することで形成される。導電性材料３４０は、封止樹脂３３０の上面を覆うように形成される。このとき、露出部３２４において、第２端子３２２と導電性材料３４０が接触する。
次に、半導体装置３００の製造方法について説明する。半導体装置３００の製造方法は、ハーフエッチングを実施する工程までは実施の形態２と同様である。ハーフエッチングの実施後に、第３端子２２８の表面に導電性部品３２６を配置する。導電性部品３２６は、接合剤によって第１端子２３の表面に固定される。この結果、第２端子３２２が形成される。
次に、封止工程を実施する。封止工程では、リードフレーム３２０が封止樹脂３３０で覆われる。ここで、導電性部品３２６の高さは、第３端子２２８の表面における封止樹脂３３０の高さと同じとなるように設定されている。従って、封止樹脂３３０の表面から導電性部品３２６の表面が露出する。このため、露出部３２４が形成される。次に、導電性材料形成工程を実施する。導電性材料形成工程では、封止樹脂３３０の上面および露出部３２４が導電性材料３４０で覆われる。このとき、導電性材料３４０と露出部３２４が接触する。従って、電磁波に対するシールド機能を得ることが可能になる。
実施の形態３では、パッケージ３１０の上面が導電性材料３４０で覆われる。このため、パッケージ３１０の上面にシールド機能を得ることが可能になる。また、実施の形態２と同様に、全ての端子にハーフエッチングを施した共通のリードフレームを複数の製品で使用ことが可能になる。また、本実施の形態ではハーフダイシング工程が不要となる。従って、組立コストの低減が可能となる。
本実施の形態では、第３端子２２８の表面に導電性部品３２６を配置する。このため、第１端子２３よりも背が高くなるように第２端子３２２が形成される。本実施の形態の変形例として、実施の形態１と同様に、第１端子２３にハーフエッチングを施し、第２端子３２２よりも背が低くなるように第１端子２３を形成してもよい。この場合、端子形成工程の実施前において、リードフレーム３２０は、第１端子２３および第２端子３２２を備える。ここで、端子形成工程の実施前において、第１端子２３および第２端子３２２は、封止樹脂３３０の高さと同じ高さを備える。
実施の形態４．
図８は、本発明の実施の形態４に係る半導体装置の断面図である。本実施の形態に係る半導体装置４００は、リードフレーム４２０を備える。リードフレーム４２０は、第１端子２３および第２端子４２２を備える。第２端子４２２は、一端がダイパッド２１と一体となったピン４２９で形成される。ピン４２９は、第１端子２３よりも背が高く、ダイパッド２１の表面と垂直方向に伸びる。
リードフレーム４２０は、封止樹脂４３０で覆われる。ピン４２９の他端は、封止樹脂４３０の表面から露出している。従って、本実施の形態において露出部４２４は、ピン４２９の他端が封止樹脂４３０の表面から露出することで形成されている。導電性材料４４０は、封止樹脂４３０の表面を覆うように形成される。このとき、露出部４２４において、第２端子４２２と導電性材料４４０が接触する。
次に、半導体装置４００の製造方法について説明する。半導体装置４００の製造方法は、ハーフエッチングを実施する工程までは実施の形態２と同様である。図９は、本発明の実施の形態４に係るリードフレームの平面図である。図９は、ハーフエッチングの実施後のリードフレーム４２０を示す。リードフレーム４２０は、第１端子２３およびピン４２９を備える。ハーフエッチングの実施後に、ピン４２９がダイパッド２１の表面と垂直方向を向くように、ピン４２９を折り曲げる。これにより、第２端子４２２が形成される。本実施の形態において、ピン４２９は根元から折り曲げられている。これに対し、ピン４２９の他端が封止樹脂４３０の表面を向けば、ピン４２９を途中から折り曲げても良い。ここで、第２端子４２２の他端が封止樹脂４３０の表面から露出する様に、第２端子４２２の高さを調整する。
次に、封止工程を実施する。封止工程では、リードフレーム４２０が封止樹脂４３０で覆われる。ここで、第２端子４２２の他端が封止樹脂４３０の表面から露出する様に、第２端子４２２の高さは調整されている。このため、封止樹脂４３０の表面から第２端子４２２の他端が露出する。従って、第２端子４２２の他端に露出部４２４が形成される。
次に、導電性材料形成工程を実施する。導電性材料形成工程では、封止樹脂４３０の上面および露出部４２４が導電性材料４４０で覆われる。このとき、導電性材料４４０と第２端子４２２の他端が接触する。ここで、第２端子４２２の一端は、ダイパッド２１から伸びている。ダイパッド２１は、半導体装置４００が実装された際には、グランドと接続される。従って、半導体装置４００が実装された際には、導電性材料４４０は第２端子４２２を介して接地される。このため、パッケージ４１０の上面に電磁波に対するシールド機能を備えることが可能になる。
本実施の形態では、第２端子４２２としてダイパッド２１から伸びるピン４２９が用いられる。本実施の形態では、第２端子４２２は、リードフレーム４２０の端部に配置されない。従って、リードフレーム４２０の端部における端子を配置するための領域を小さくすることが可能になる。従って、リードフレーム４２０を小型化することが可能になる。また、半導体装置４００がダイパッド２１から伸びるピン４２９を備えることで、半導体装置４００に配置することが可能な端子数を増やすことが出来る。
実施の形態５．
図１０は、本発明の実施の形態５に係る半導体装置の断面図である。本実施の形態に係るリードフレーム４２０の構成は実施の形態４と同様である。本実施の形態では、半導体装置５００の端部５１１において、ダイパッド２１を取り囲むように封止樹脂５３０に薄肉部５５０が設けられる。薄肉部５５０は、高さが第１端子２３の高さよりも高い。このため、第１端子２３は、薄肉部５５０においても、封止樹脂５３０に覆われている。導電性材料５４０は、封止樹脂５３０の表面および露出部４２４の表面を覆うように形成される。露出部４２４において、第２端子４２２と導電性材料５４０が接触する。
次に、半導体装置５００の製造方法について説明する。半導体装置５００の製造方法は、リードフレーム４２０を封止樹脂５３０で封止する工程までは実施の形態４と同様である。次に、ハーフダイシング工程を実施する。ハーフダイシング工程では、半導体装置５００を取り囲むように端部５１１にハーフダイシングを実施する。ハーフダイシングは、第１端子２３を被覆状態に保つ深さまで実施される。ハーフダイシング工程によって、封止樹脂５３０の表面および側面の一部が切り取られる。この結果、端部５１１において薄肉部５５０がダイパッド２１を取り囲むように形成される。
次に、導電性材料形成工程を実施する。導電性材料形成工程では、封止樹脂５３０の表面および露出部４２４に導電性材料５４０を塗布する。このとき、導電性材料５４０と第２端子４２２の他端が接触する。従って、実施の形態４と同様に電磁波に対するシールド機能を得ることが可能になる。
実施の形態４では、パッケージ４１０の上面のみに導電性材料４４０が設けられた。これに対し、本実施の形態では、ハーフダイシング工程を設けることで、ダイパッド２１を取り囲むように端部５１１に切欠きが形成される。従って、切欠きの表面にも、導電性材料５４０が形成される。このため、パッケージ５１０は上面および側面に導電性材料５４０を備えることとなる。従って、パッケージ５１０の側面にもシールド機能が得られ、半導体装置４００と比較してシールド機能を強化することが可能になる。
実施の形態６．
図１１は、本発明の実施の形態６に係る半導体装置の断面図である。本実施の形態に係る半導体装置６００は、リードフレーム６２０を備える。リードフレーム６２０は、第１端子２３および第２端子６２２を備える。第２端子６２２は、第１端子２３よりも背が高いピン６２９で形成される。ピン６２９は、一部がダイパッド２１と一体となり、導通している。
封止樹脂６３０は、端部６１１に薄肉部６５０を備える。薄肉部６５０の高さは、端部６１１において第２端子６２２の高さと等しく、第１端子２３の高さよりも高い。従って、第１端子２３は、封止樹脂６３０によって被覆された状態となる。また、端部６１１において、第２端子６２２の一部が封止樹脂６３０から露出した露出部６２４が形成される。露出部６２４および薄肉部６５０は、端部６１１においてダイパッド２１を取り囲むように形成される。導電性材料６４０は、封止樹脂６３０の表面および露出部６２４を覆うように形成される。このとき、露出部６２４において、第２端子６２２と導電性材料６４０が接触する。
次に、半導体装置６００の製造方法について説明する。まず、端子形成工程を実施する。端子形成工程では、第１端子２３にハーフエッチングを実施する。ハーフエッチングにより、第１端子２３は、ピン６２９よりも背が低くなる。また、本実施の形態ではピン６２９が第２端子６２２となる。後の工程は、実施の形態１と同様である。
本実施の形態では、封止樹脂６３０の表面および露出部６２４が導電性材料６４０で覆われる。露出部６２４において、導電性材料６４０と第２端子６２２が接触する。ここで、第２端子６２２は、ダイパッド２１と接触している。従って、実施の形態５と同様に、パッケージ６１０の表面にシールド機能を備えることが可能になる。
本実施の形態では、ハーフダイシング工程を備える。従って、ダイパッド２１を取り囲むように端部６１１に切欠きが形成される。従って、切欠きの表面にも、導電性材料６４０が形成される。このため、パッケージ６１０は上面および側面に導電性材料６４０を備えることとなる。従って、パッケージ６１０の側面にもシールド機能が得られる。また、実施の形態４と同様に、半導体装置６００がダイパッド２１から伸びるピン６２９を備えることで、半導体装置６００に配置することが可能な端子数を増やすことが出来る。さらに、本実施の形態では、ピン６２９を折り曲げる工程が不要となる。従って、実施の形態５と比較して組み立て性を向上することが可能になる。
１０、２１０、３１０、４１０、５１０、６１０ パッケージ、１００、２００、３００、４００、５００、６００ 半導体装置、２３ 第１端子、２２、２２２、３２２、４２２、６２２ 第２端子、２０、２２０、３２０、４２０、６２０ リードフレーム、３０、２３０、３３０、４３０、５３０、６３０ 封止樹脂、２４、２２４、３２４、６２４ 露出部、４０、２４０、３４０、４４０、５４０、６４０、３４０ 導電性材料、１１、２１１、５１１、６１１ 端部、５０、２５０、５５０、６５０ 薄肉部、２２８ 第３端子、２２６、３２６ 導電性部品、１２ 半導体チップ、２１ ダイパッド、４２９、６２９ ピン、１４ 回路基板

Claims (17)

  1. 第１端子と、接地のための第２端子と、を備えたリードフレームと、
    前記リードフレームを覆う封止樹脂と、
    前記第２端子の一部であって、前記封止樹脂から露出した露出部と、
    前記封止樹脂の表面を覆い、前記露出部において前記第２端子と接触する導電性材料と、
    を備えることを特徴とする半導体装置。
  2. 前記第１端子および前記第２端子は、前記半導体装置の端部に配置され、
    当該端部において、前記第２端子は、前記第１端子よりも高く、
    前記封止樹脂は、前記端部における高さが前記第２端子と等しい薄肉部を前記端部に備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２端子は、
    前記リードフレームが備える前記第１端子と同じ高さの第３端子と、
    前記第３端子の表面に配置された導電性部品と、を備えることを特徴とする請求項２に記載の半導体装置。
  4. 前記リードフレームは、半導体チップを搭載するためのダイパッドを備え、
    前記第２端子は、前記ダイパッドと導通していることを特徴とする請求項２に記載の半導体装置。
  5. 前記露出部と前記薄肉部は、半導体チップを取り囲むように形成され、
    前記導電性材料は、前記半導体チップを取り囲む前記露出部および前記薄肉部の表面を覆うことを特徴とする請求項２〜４の何れか１項に記載の半導体装置。
  6. 前記第２端子は、前記第１端子よりも高く、
    前記第２端子と前記封止樹脂の高さが揃っており、
    前記露出部は、前記封止樹脂の表面から露出していることを特徴とする請求項１に記載の半導体装置。
  7. 前記リードフレームは、半導体チップを搭載するためのダイパッドと、前記第１端子よりも高く一端が前記ダイパッドと一体となったピンと、を備え、
    前記第２端子は、前記ピンで形成され、
    前記露出部は、前記ピンの他端が前記封止樹脂の表面から露出することで形成されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記封止樹脂は、前記半導体チップを取り囲むように、高さが前記第１端子の高さよりも高い薄肉部を備え、
    前記導電性材料は、前記薄肉部の表面を覆うことを特徴とする請求項７に記載の半導体装置。
  9. 第１端子と、接地のための第２端子と、を備えたリードフレームを封止樹脂で覆い、前記第２端子に前記封止樹脂から露出した露出部を形成する封止工程と、
    前記露出部において導電性材料が前記第２端子と接触するように、前記封止樹脂の表面に前記導電性材料を塗布する導電性材料形成工程と、
    を備えることを特徴とする半導体装置の製造方法。
  10. 前記第１端子および前記第２端子は、前記半導体装置の端部に配置され、
    前記第２端子が前記第１端子よりも背が高くなるように、前記第１端子および前記第２端子を形成する端子形成工程を備え、
    前記封止工程は、前記第１端子を被覆状態に保って、前記第２端子を露出させるハーフダイシングを、前記半導体装置の端部に実施するハーフダイシング工程を備えることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記端子形成工程は、
    前記第１端子をハーフエッチングする工程を備えることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記端子形成工程は、
    前記第１端子および前記リードフレームが備える第３端子をハーフエッチングする工程と、
    前記第３端子の表面に導電性部品を配置し、前記第２端子を形成する工程と、
    を備えることを特徴とする請求項１０に記載の半導体装置の製造方法。
  13. 前記リードフレームは、半導体チップを搭載するためのダイパッドを備え、
    前記第２端子は、前記ダイパッドと導通していることを特徴とする請求項１１に記載の半導体装置の製造方法。
  14. 前記ハーフダイシング工程では、前記半導体装置を取り囲むようにハーフダイシングを実施し、半導体チップを取り囲むように前記露出部と、前記封止樹脂の薄肉部と、を形成し、
    前記導電性材料形成工程では、前記半導体チップを取り囲む前記薄肉部の表面および前記露出部を前記導電性材料で覆うことを特徴とする請求項１０〜１３の何れか１項に記載の半導体装置の製造方法。
  15. 前記第２端子が前記第１端子よりも高くなるように、前記第１端子および前記第２端子を形成する端子形成工程を備え、
    前記封止工程では、前記第２端子と前記封止樹脂の高さが揃うように前記封止樹脂を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
  16. 前記リードフレームは、半導体チップを搭載するためのダイパッドと、一端が前記ダイパッドと一体となったピンと、を備え、
    前記ピンの他端が前記ダイパッドの表面と垂直方向を向き、前記ピンが前記第１端子よりも高くなるように、前記ピンを折り曲げて前記第２端子を形成する端子形成工程を備え、
    前記封止工程では、前記ピンの他端が前記封止樹脂の表面から露出するように前記封止樹脂を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
  17. 前記封止工程は、前記第１端子を被覆状態に保って、前記封止樹脂に薄肉部を形成するハーフダイシングを、前記半導体装置を取り囲むように実施するハーフダイシング工程を備え、
    前記導電性材料形成工程では、前記半導体チップを取り囲む前記薄肉部の表面を前記導電性材料で覆うことを特徴とする請求項１６に記載の半導体装置の製造方法。
JP2016128977A 2016-06-29 2016-06-29 半導体装置およびその製造方法 Active JP6597499B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016128977A JP6597499B2 (ja) 2016-06-29 2016-06-29 半導体装置およびその製造方法
US15/447,149 US10373898B2 (en) 2016-06-29 2017-03-02 Semiconductor device and method of manufacturing the same
DE102017210901.7A DE102017210901B4 (de) 2016-06-29 2017-06-28 Halbleitervorrichtung und Verfahren einer Fertigung derselben
KR1020170081633A KR101962017B1 (ko) 2016-06-29 2017-06-28 반도체 장치 및 그 제조 방법
CN201710516059.XA CN107546196B (zh) 2016-06-29 2017-06-29 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016128977A JP6597499B2 (ja) 2016-06-29 2016-06-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018006464A true JP2018006464A (ja) 2018-01-11
JP6597499B2 JP6597499B2 (ja) 2019-10-30

Family

ID=60662316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016128977A Active JP6597499B2 (ja) 2016-06-29 2016-06-29 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US10373898B2 (ja)
JP (1) JP6597499B2 (ja)
KR (1) KR101962017B1 (ja)
CN (1) CN107546196B (ja)
DE (1) DE102017210901B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
US11552006B2 (en) 2020-07-22 2023-01-10 Texas Instruments Incorporated Coated semiconductor devices
US20230317684A1 (en) 2020-08-27 2023-10-05 Hitachi Energy Switzerland Ag Power Semiconductor Module and Manufacturing Method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070063322A1 (en) * 2005-09-22 2007-03-22 Stats Chippac Ltd. Integrated circuit protruding pad package system
US20090115032A1 (en) * 2007-11-07 2009-05-07 Zigmund Ramirez Camacho Integrated circuit package system with dual connectivity
US20090146268A1 (en) * 2007-12-07 2009-06-11 Rui Huang Integrated circuit package system for electromagnetic isolation
US20090166822A1 (en) * 2007-12-27 2009-07-02 Zigmund Ramirez Camacho Integrated circuit package system with shielding
US20110049685A1 (en) * 2009-08-26 2011-03-03 Sung Sun Park Semiconductor device with electromagnetic interference shielding
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
US20140227830A1 (en) * 2010-02-12 2014-08-14 Siliconware Precision Industries Co., Ltd. Method for fabricating quad flat non-leaded package structure with electromagnetic interference shielding function
JP2014183142A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置、半導体装置の製造方法
WO2016092633A1 (ja) * 2014-12-09 2016-06-16 三菱電機株式会社 半導体パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
CN101344222A (zh) * 2007-07-12 2009-01-14 富士迈半导体精密工业（上海）有限公司 室外灯具
JP2009094118A (ja) * 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
US8642385B2 (en) * 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
JP2013197209A (ja) 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
CN105659379B (zh) * 2013-08-29 2018-09-21 罗伯特·博世有限公司 具有嵌入式管芯的模制引线框架封装
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
US10729001B2 (en) * 2014-08-31 2020-07-28 Skyworks Solutions, Inc. Devices and methods related to metallization of ceramic substrates for shielding applications
JP6519181B2 (ja) 2015-01-09 2019-05-29 富士通株式会社 乱雑度の変化の傾向監視方法、乱雑度の変化の傾向監視プログラムおよび乱雑度の変化の傾向監視装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070063322A1 (en) * 2005-09-22 2007-03-22 Stats Chippac Ltd. Integrated circuit protruding pad package system
US20090115032A1 (en) * 2007-11-07 2009-05-07 Zigmund Ramirez Camacho Integrated circuit package system with dual connectivity
US20090146268A1 (en) * 2007-12-07 2009-06-11 Rui Huang Integrated circuit package system for electromagnetic isolation
US20090166822A1 (en) * 2007-12-27 2009-07-02 Zigmund Ramirez Camacho Integrated circuit package system with shielding
US20110049685A1 (en) * 2009-08-26 2011-03-03 Sung Sun Park Semiconductor device with electromagnetic interference shielding
US20140227830A1 (en) * 2010-02-12 2014-08-14 Siliconware Precision Industries Co., Ltd. Method for fabricating quad flat non-leaded package structure with electromagnetic interference shielding function
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
JP2014183142A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置、半導体装置の製造方法
WO2016092633A1 (ja) * 2014-12-09 2016-06-16 三菱電機株式会社 半導体パッケージ

Also Published As

Publication number Publication date
DE102017210901B4 (de) 2021-05-27
KR20180002531A (ko) 2018-01-08
CN107546196B (zh) 2020-03-13
US20180005926A1 (en) 2018-01-04
DE102017210901A1 (de) 2018-01-04
JP6597499B2 (ja) 2019-10-30
CN107546196A (zh) 2018-01-05
KR101962017B1 (ko) 2019-03-25
US10373898B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
US7646083B2 (en) I/O connection scheme for QFN leadframe and package structures
US8362598B2 (en) Semiconductor device with electromagnetic interference shielding
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US8736030B2 (en) Quad flat non-leaded package structure with electromagnetic interference shielding function and method for fabricating the same
US6882057B2 (en) Quad flat no-lead chip carrier
CN110010489B (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
US8304268B2 (en) Fabrication method of semiconductor package structure
JP2005057067A (ja) 半導体装置およびその製造方法
US9653414B2 (en) Shielded QFN package and method of making
US20130105957A1 (en) Lead frame semiconductor device
JP6597499B2 (ja) 半導体装置およびその製造方法
US9704785B2 (en) Semiconductor package with die paddle
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
JP2009099905A (ja) 半導体装置
US8471383B2 (en) Semiconductor package and fabrication method thereof
CN107342276B (zh) 半导体器件及相应方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
JP6494723B2 (ja) 半導体パッケージ
US8691630B2 (en) Semiconductor package structure and manufacturing method thereof
JP4818287B2 (ja) 樹脂封止型半導体装置
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR20120043867A (ko) 반도체 패키지 및 이의 제조 방법
KR20010009374A (ko) 패키지의 제조방법
US20050035181A1 (en) Package substrate and process thereof
KR20020031881A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190916

R150 Certificate of patent or registration of utility model

Ref document number: 6597499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250