KR20010009374A - 패키지의 제조방법 - Google Patents

패키지의 제조방법 Download PDF

Info

Publication number
KR20010009374A
KR20010009374A KR1019990027720A KR19990027720A KR20010009374A KR 20010009374 A KR20010009374 A KR 20010009374A KR 1019990027720 A KR1019990027720 A KR 1019990027720A KR 19990027720 A KR19990027720 A KR 19990027720A KR 20010009374 A KR20010009374 A KR 20010009374A
Authority
KR
South Korea
Prior art keywords
leads
paddle
substrate
chip
lead
Prior art date
Application number
KR1019990027720A
Other languages
English (en)
Inventor
김정한
정영규
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990027720A priority Critical patent/KR20010009374A/ko
Publication of KR20010009374A publication Critical patent/KR20010009374A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 패키지의 제조방법에 관한 것으로 금속으로 이루어진 기판의 일 표면에 금속이 도금되어 형성된 패들과 다수 개의 제 1 및 제 2 리드를 갖되 상기 제 1 및 제 2 리드는 서로 다른 길이를 가지고 상기 패들의 주위에 일측 끝단이 고르게 배열되는 리드 프레임을 준비하는 공정과, 상기 패들 상에 회로와 다수 개의 입출력 패드가 형성된 칩을 실장하는 공정과, 상기 입출력 패드와 상기 제 1 및 제 2 리드의 일측 끝단을 와이어 본딩하는 공정과, 상기 패들과 상기 칩 뿐만 아니라 상기 도선과 상기 제 1 및 제 2 리드를 덮도록 몰딩(molding)하여 상기 기판 상부에만 몸체를 형성하는 공정과, 상기 기판의 상기 패들과 상기 제 1 및 제 2 리드와 대응하는 부분을 제외하고 식각하는 공정을 구비한다. 따라서, 제 1 및 제 2 리드가 움직이지 않으므로 와이어 본딩시 불량 발생을 방지할 수 있으며, 패키지의 하부가 외부에 노출되므로 열방출 효과를 향상시킬 수 있고, 제 1 및 제 2 리드가 몸체의 측면 외부로 돌출되지 않아 크기를 감소시킬 수 있다.

Description

패키지의 제조방법{method for manufacturing package}
본 발명은 패키지 및 그의 제조방법에 관한 것으로서, 특히, 칩이 실장된 패들 하부가 노출되도록 상부만 패키징하여 열방출이 용이한 패키지의 제조방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 패키지의 제조 공정도이다.
도 1a를 참조하면, 패들(11)과 다수 개의 리드(13)를 갖는 리드 프레임을 준비하고, 이 리드 프레임의 패들(11) 상에 회로(도시되지 않음)와 입출력 패드(16)가 형성된 칩(15)을 실장한다.
칩(15)의 입출력 패드(16)와 리드 프레임의 리드(13)을 와이어 본딩(wire bonding)하여 도선(17)으로 연결한다.
도 1b를 참조하면, 패들(11)과 칩(15)을 수지로 몰딩(molding)하여 몸체(19)를 형성한다. 이 때, 몸체(19)는 도선(19)과 리드(13)의 일부를 포함하도록 하여 리드(13)의 일부만 노출되도록 한다. 상기에서 리드(13)의 도선(17)과 연결되어 몸체(19) 내부에 잔류하는 것은 내부 리드(13a)가 되고 외부에 노출된 부분은 외부 회로 기판과 접촉되어 칩(15) 내부의 회로를 외부 회로와 연결시키는 외부 리드(13b)가 된다.
도 1c를 참조하면, 다수 개의 리드(13) 사이를 연결하여 기계적인 손상을 방지하기 위한 댐퍼(damper : 도시되지 않음)를 트리밍(triming)한다. 그러므로, 다수 개의 리드(13)는 각각 기계적 및 전기적으로 분리된다.
외부 리드(13b)의 끝단에 땜납(solder)를 도금한 후 외부 리드(13b)를 포밍(forming)한다.
그러므로, 패들(11)과 칩(15)를 몰딩(molding)한 몸체(19)를 가지며 외부 리드(13b)가 포밍된 패키지가 완성된다.
그러나, 종래 기술에 따른 패키지는 내부 리드의 댐퍼 반대 부분이 잘 휘어져 와이어 본딩시 불량이 발생되기 쉬운 문제점이 있었다. 그리고, 패들이 몸체 내부에 밀봉되어 있으므로 열방출 효과가 저하되며 외부 리드가 몸체의 측면 외부로 돌출되므로 패키지의 크기가 증가되는 문제점이 있었다.
따라서, 본 발명의 목적은 리드와 입출력 패드 사이의 와이어 본딩시 불량 발생을 방지할 수 있는 패키지의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 열방출 효과를 향상시킬 수 있는 패키지의 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 리드가 몸체의 측면 외부로 돌출되지 않아 크기를 감소시킬 수 있는 패키지의 제조방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 패키지의 제조방법은 금속으로 이루어진 기판의 일 표면에 금속이 도금되어 형성된 패들과 다수 개의 제 1 및 제 2 리드를 갖되 상기 제 1 및 제 2 리드는 서로 다른 길이를 가지고 상기 패들의 주위에 일측 끝단이 고르게 배열되는 리드 프레임을 준비하는 공정과, 상기 패들 상에 회로와 다수 개의 입출력 패드가 형성된 칩을 실장하는 공정과, 상기 입출력 패드와 상기 제 1 및 제 2 리드의 일측 끝단을 와이어 본딩하는 공정과, 상기 패들과 상기 칩 뿐만 아니라 상기 도선과 상기 제 1 및 제 2 리드를 덮도록 몰딩(molding)하여 상기 기판 상부에만 몸체를 형성하는 공정과, 상기 기판의 상기 패들과 상기 제 1 및 제 2 리드와 대응하는 부분을 제외하고 식각하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 패키지의 제조 공정도
도 2는 본 발명에 따른 패키지의 제조에 사용되는 리드프레임의 평면도
도 3a 내지 도 3c는 본 발명에 따른 패키지의 제조 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 사용되는 리드 프레임의 평면도이다.
리드 프레임(21)은 구리 또는 구리 합금으로 이루어진 기판(23)의 일 표면에 은(Ag), 구리(Cu) 또는 금(Au) 등의 금속이 도금된 패들(25)과 다수 개의 제 1 및 제 2 리드(27)(29)가 형성된다. 제 1 및 제 2 리드(27)(29)는 패들(25)의 주위에 서로 번갈아 형성되는데, 제 1 리드(27)는 짧고 제 2 리드(29)는 길게 형성된다. 제 1 리드(27)와 제 2 리드(29)는 일측 끝단이 패들(25)의 주위에 고르게 배열된다. 그리고, 제 1 리드(27)의 타측은 패들(25)과 가깝게 배열되고 제 2 리드(29)의 타측은 제 1 리드(27)의 타측 보다 먼 곳에 배열된다.
도 3a 내지 도 3c는 본 발명에 따른 패키지의 제조 공정도이다.
도 3a를 참조하면, 도 2에 도시된 구리 또는 구리 합금으로 이루어진 기판(23)의 일 표면에 은(Ag), 구리(Cu) 또는 금(Au) 등의 금속이 도금된 패들(25)과 다수 개의 제 1 및 제 2 리드(27)(29)가 형성된 리드 프레임(21)을 준비한다. 그리고, 패들(25) 상에 회로(도시되지 않음)와 다수 개의 입출력 패드(32)가 형성된 칩(31)을 실장한다.
칩(31)의 입출력 패드(36)와 제 1 및 제 2 리드(27)(29)의 패들(25)의 주위에 고르게 배열된 일측 끝단을 와이어 본딩(wire bonding)하여 도선(33)으로 연결한다. 이 때, 제 1 및 제 2 리드(27)(29)가 기판(23)에 도금되어 형성되므로 휘어지는 등의 움직임이 없어 와이어 본딩 불량 발생을 방지한다.
도 3b를 참조하면, 기판(23) 상의 패들(25)과 칩(31) 뿐만 아니라 도선(33)과 제 1 및 제 2 리드(27)(29)의 전체를 덮도록 수지로 몰딩(molding)하여 몸체(35)를 형성한다. 이 때, 기판(23)의 하부는 노출되도록 몰딩하지 않는다. 그러므로, 몸체(35)는 기판(23) 상부에만 형성된다.
상기에서 제 1 및 제 2 리드(27)(29)는 몸체(35)의 측면 외부로 돌출되지 않으므로 크기가 증가되는 것을 방지한다.
도 3c를 참조하면, 기판(23)의 패들(25)과 제 1 및 제 2 리드(27)(29)과 대응하는 부분을 제외한 부분을 식각하여 제거하여 패키지를 완성한다. 그러므로, 기판(23)은 패들(25)과 제 1 및 제 2 리드(27)(29)의 하부에만 잔류하게 된다. 상기에서 기판(23)의 패들(25)에 잔류하는 것은 히트 싱크로 사용되어 열방출 효과를 향상시킨다.
상술한 바와 같이 본 발명은 기판에 패들과 다수 개의 제 1 및 제 2 리드가 도금되어 형성된 리드 프레임의 패들 상에 칩을 실장하고, 이 칩의 입출력 패드와 제 1 및 제 2 리드을 와이어 본딩(wire bonding)한 후 패들과 칩 뿐만 아니라 도선과 제 1 및 제 2 리드를 덮도록 몰딩(molding)하여 기판 상에만 몸체를 형성하고, 기판의 패들과 제 1 및 제 2 리드과 대응하는 부분만 남도록 식각하여 패키지를 완성한다.
따라서, 본 발명에 따른 패키지는 제 1 및 제 2 리드가 움직이지 않으므로 와이어 본딩시 불량 발생을 방지할 수 있으며, 패키지의 하부가 외부에 노출되므로 열방출 효과를 향상시킬 수 있고, 제 1 및 제 2 리드가 몸체의 측면 외부로 돌출되지 않아 크기를 감소시킬 수 있는 잇점이 있다.

Claims (2)

  1. 금속으로 이루어진 기판의 일 표면에 금속이 도금되어 형성된 패들과 다수 개의 제 1 및 제 2 리드를 갖되 상기 제 1 및 제 2 리드는 서로 다른 길이를 가지고 상기 패들의 주위에 일측 끝단이 고르게 배열되는 리드 프레임을 준비하는 공정과,
    상기 패들 상에 회로와 다수 개의 입출력 패드가 형성된 칩을 실장하는 공정과,
    상기 입출력 패드와 상기 제 1 및 제 2 리드의 일측 끝단을 와이어 본딩하는 공정과,
    상기 패들과 상기 칩 뿐만 아니라 상기 도선과 상기 제 1 및 제 2 리드를 덮도록 몰딩(molding)하여 상기 기판 상부에만 몸체를 형성하는 공정과,
    상기 기판의 상기 패들과 상기 제 1 및 제 2 리드와 대응하는 부분을 제외하고 식각하는 공정을 구비하는 패키지의 제조방법.
  2. 청구항 1에 있어서 상기 제 1 및 제 2 리드의 전체가 몸체로 에워싸게 몰딩하는 패키지의 제조방법.
KR1019990027720A 1999-07-09 1999-07-09 패키지의 제조방법 KR20010009374A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990027720A KR20010009374A (ko) 1999-07-09 1999-07-09 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990027720A KR20010009374A (ko) 1999-07-09 1999-07-09 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20010009374A true KR20010009374A (ko) 2001-02-05

Family

ID=19600606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027720A KR20010009374A (ko) 1999-07-09 1999-07-09 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR20010009374A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
KR100491657B1 (ko) * 2001-05-30 2005-05-27 엔이씨 일렉트로닉스 가부시키가이샤 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491657B1 (ko) * 2001-05-30 2005-05-27 엔이씨 일렉트로닉스 가부시키가이샤 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법

Similar Documents

Publication Publication Date Title
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6764880B2 (en) Semiconductor package and fabricating method thereof
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US8981575B2 (en) Semiconductor package structure
US20060088956A1 (en) Method for fabricating semiconductor package with short-prevented lead frame
JP2005057067A (ja) 半導体装置およびその製造方法
CN101803015A (zh) 具有弯曲外引线的半导体芯片封装
KR20010037249A (ko) 반도체패키지
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
KR20010009374A (ko) 패키지의 제조방법
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP2001267484A (ja) 半導体装置およびその製造方法
KR100291511B1 (ko) 멀티 칩 패키지
JP2005135938A (ja) 半導体装置およびその製造方法
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
KR200313831Y1 (ko) 바텀리드패키지
KR20120043867A (ko) 반도체 패키지 및 이의 제조 방법
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20020031881A (ko) 반도체 패키지 및 그 제조방법
JPH0982840A (ja) Ｐｂｇａ半導体装置
KR20020065733A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid