JPH0982840A - Pbga半導体装置 - Google Patents

Pbga半導体装置

Info

Publication number
JPH0982840A
JPH0982840A JP25953995A JP25953995A JPH0982840A JP H0982840 A JPH0982840 A JP H0982840A JP 25953995 A JP25953995 A JP 25953995A JP 25953995 A JP25953995 A JP 25953995A JP H0982840 A JPH0982840 A JP H0982840A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
semiconductor device
pbga
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25953995A
Other languages
English (en)
Inventor
Hideji Sagara
秀次 相楽
Chikamochi Taya
周望 田谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP25953995A priority Critical patent/JPH0982840A/ja
Publication of JPH0982840A publication Critical patent/JPH0982840A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

(57)【要約】 (修正有) 【課題】 リードフレームをコア材として、従来の両面
に回路を形成した耐熱性有機基板を用いたものよりも簡
単に製作でき、放熱性の良いPBGAを提供する。 【解決手段】 熱伝導性の高い金属板130上に半導体
素子110をダイボンディングにて搭載し、この半導体
素子110を囲むように、板状の絶縁性スペーサ140
とリードフレーム120とをこの順に積層し、このリー
ドフレーム上面に、インナーリード121の先端領域と
外部端子122の面を露出させてリード部材を有機絶縁
層150で封止する。インナーリード121と半導体素
子110の端子とはワイヤ180にて電気的に接続す
る。有機絶縁層150から露出したリードフレームの外
部端子122の面には半田ボールからなる外部電極17
0がその一部を有機絶縁層150から露出するように形
成され、また半導体素子周辺部は、ワイヤ、インナーリ
ード先端領域を含めて封止用樹脂190にて封止され
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,リードフレームを用い
回路を形成したBGAタイプの樹脂封止型半導体装置
で、特に、放熱性に優れた樹脂封止形半導体装置に関す
る。
【0002】
【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小の傾向からLSIはASICに代表される
ように、ますます高集積化、高機能化の一途をたどって
きている。これに伴い、信号の高速処理には、パッケー
ジ内部のスイッチングノイズが無視できない状況になっ
てきて、特に、ICの同時スイッチングノイズにはパッ
ケージ内部配線の実効インダクタンスが大きく影響を与
える為、主に、電源やグランドの本数を増やすしてこれ
に対応してきた。この結果、半導体装置の高集積化、高
機能化は外部端子(ピン)総数の増加を招き、半導体装
置の多端子化が求められるようになってきた。多端子I
C、特にゲートアレイやスタンダードセルに代表される
ASICあるいは、マイコン、DSP(Digital
Signal processor)等の半導体素子
搭載装置(半導体装置)にはQFP(Quad Fla
t Package)等の半導体装置が用いられてお
り、QFPでは300ピンクラスのものまでが実用化に
至ってきている。
【0003】QFPは、図11(b)に示す単層リード
フレーム1110を用いたもので、図11(a)に示す
ように、ダイパッド1111上に半導体素子1120を
搭載し、銀めっき等の表面処理がなされたインナーリー
ド1112の先端部1112Aと半導体素子1120の
端子1121とをワイヤ1130にて結線し、封止用樹
脂1140で封止を行い、この後、ダムバー部1114
をカットし、アウターリード1113をガルウイング状
に成形したものである。このように、QFPは、パッケ
ージの4方向に外部回路と電気的に接続するためのアウ
ターリード1113を設けた構造で多端子化に対応でき
るものとして開発されてきた。ここで用いられる単層リ
ードフレーム1110は、通常、42合金(42%ニッ
ケル−鉄合金)あるいは銅合金などの電気伝導率が高
く,且つ機械的強度が大きい金属材を素材とし、フォト
エッチング法かあるいはスタンピング法により、図11
(b)に示すような形状に作製されていた。尚、図11
(b)(ロ)は図11(b)(イ)のF1−F2におけ
る断面図である。
【0004】しかし、半導体素子の信号処理の高速化、
高性能(機能)化は、更に多くの端子数を必要とするよ
うになってきた。QFPでは、外部端子ピッチを狭める
ことにより、パッケージサイズを大きくすることなく多
端子化に対応してきたが、外部端子の狭ピッチ化に伴
い、外部端子自体の幅が細くなり、外部端子の強度が低
下するため、アウターリードのガルウィング化に際し、
アウターリードの位置精度や平坦性の確保が難しくな
り、0.4mmから0.3mmピッチへの狭ピッチ化に
ともない、実装に際し、パッケージ搭載精度維持が難し
くなり、更に高度なボード実装技術を実現しなければな
らないという実装面での問題を抱えていた。
【0005】このような、QFPの実装効率、実装性で
の問題に対応するために、半田ボールを半導体素子搭載
装置(半導体装置)の外部端子とした、面実装型半導体
装置である、BGA(Ball Grid Arra
y)が開発された。このBGAには、セラミックを基板
とし半導体素子を不活性雰囲気の気体を充填した空間に
搭載しセラミック製の蓋をガラスで接着するCBGA
(Ceramic Ball Grid Array)
と、耐熱性のある有機材料の平板を基板とし樹脂で半導
体素子を封止するPBGA(Plastic Ball
Grid Array)があるが、いずれも、入出力
端子を増やすために、基板の片面に半導体素子を搭載
し、もう一方の面に球状の半田からなる外部端子を二次
元的に配列して設け、スルーホールにより半導体素子と
外部端子(半田ボール)との電気的導通をとっている。
このように、外部端子を二次元的に配置することで、パ
ッケージの4辺に外部端子を設けたQFPに比べ、同じ
外部端子数でも外部端子間隔(ピッチ)を大きくとれる
という利点があり、半導体装置の実装工程を難しくせ
ず、入出力端子の増加に対応できた。
【0006】しかし、CBGAは、低熱膨張、高熱伝導
のセラミックを基材として用いるため、熱放散性が高
く、外部からの物理的、化学的影響から半導体素子を保
護する機能は高いものの、セラミック基板の材料費や製
造コストが高ことと、一般的に用いられる有機材料で構
成された配線基板に実装する際には、熱膨張の違いによ
る熱応力が、外部端子(半田ボール)に集中し、接続部
分の長期信頼性に問題があった。
【0007】この為、CBGAに比べコストが安い、耐
熱性のある有機基板を用いたPBGAが広く使用される
ようになってきた。PBGAは、一般に図9に示すよう
な構造である。図9(b)は図9(a)の裏面(基板)
側からみた図で、図9(c)はスルーホール950部を
示したものである。このBGAはBTレジン(ビスマレ
イミド樹脂)を代表とする耐熱性を有する平板(樹脂
板)の基材902の片面に半導体素子901を搭載する
ダイパッド905と半導体素子901からボンディング
ワイヤ908により電気的に接続されるボンディングパ
ッド910を持ち、もう一方の面に、外部回路と半導体
装置との電気的、物理的接続を行う格子状あるいは千鳥
状に配列された半ボールにより形成した外部接続端子9
06をもち、外部接続端子906とボンディングパッド
910の間を配線904とスルーホール950、配線9
04Aにより電気的に接続している構造である。しかし
ながら、PBGAは、搭載する半導体素子とワイヤの結
線を行う回路と、半導体装置化した後にプリント基板に
実装するための外部端子(半田ボール)とを基板902
の両面に設け、これらをスルーホール950を介して電
気的に接続していた複雑な構造であり、信号が通過する
回路長が長くなり、その回路デザインも複雑化するとい
う問題があった。また、耐熱及び絶縁樹脂基材を用いて
構成される基板を製造するPGAのプロセスは、樹脂基
材の孔開けや表裏回路の導通めっき処理及びソルダーレ
ジスト印刷といった従来のプリント基板と同様の工程が
必要であり、全体として長い工程にならざるをえない。
これに加えて、高密度化を実現するための回路プロセス
においての制約が多く存在し、低コストに製造すること
は難しかった。そしてまた、樹脂の熱膨張の影響により
スルーホール950に断線を生じたり、樹脂封止後、回
路基板へ実装する際に、耐熱性基板と封止樹脂との接着
強度が低いため封止樹脂−耐熱性基板間の剥離を生じる
等問題があった。さらには、PBGAは、耐熱性基板、
封止樹脂等の熱伝導率の低い材料で構成されているた
め、熱放散は低く、耐熱性基板にサーマルビアを形成す
ることで、熱放散性の向上が図られたが不十分であっ
た。このように、上記、図9に示す、従来のPBGAに
は、作製面、信頼性の面、熱放散性の面で問題があり、
その対応が求められていた。
【0008】一方、作製プロセスの簡略化、信頼性の向
上を目指し、上記図9に示す構造のものの他に、リード
フレームをコア材として回路を形成したPBGAも、近
年、種々提案されてきた。これらのリードフレームを使
用するBGAパッケージは、一般には、リードフレーム
1010の外部端子部1014に対応する箇所に所定の
孔をあけた、絶縁フィルム1060上にリードフレーム
1010を固定して、樹脂封止した図10(a)に示す
ような構造、ないし図10(b)に示すような構造をと
っていた。上記リードフレームを用いるBGAパッケー
ジに使われるリードフレーム1010は、従来、エッチ
ング加工方法により作製され、図10に示すように外部
端子部1014とインナーリード1012ともリードフ
レーム素材の厚さに作製されていた。このリードフレー
ムをコア材として回路を形成したPBGAは、図9に示
す、両面に回路を形成した有機基板を用いたPBGAに
比べ、作製プロセスの簡略化は大きく、信頼性の向上も
ある程度達成できたが、熱放散性が不十分であった。
【0009】
【発明が解決しようとする課題】上記のように、PBG
Aにおいては、作製プロセスの簡略化、信頼性の向上、
且つ、熱放散性の改善が求められていた。本発明は、こ
れに対応するためのもので、図9示す、両面に回路を形
成した耐熱性有機基板を用いたPBGAに比べ、作製プ
ロセスの簡単なリードフレームをコア材としたPBGA
において、熱放散性を向上させたものを提供しようとす
るものである。これにより、一層の多端子化、高密度配
線に対応できるBGAタイプの樹脂封止型半導体装置を
提供しようとするものである。
【0010】
【課題を解決するための手段】本発明のPBGA半導体
装置は、半導体素子の端子(バンプ)と電気的に結線す
るためのインナーリードと、該インナーリードに一体的
に連結して外部回路と電気的に接続するための外部端子
とからなる組みを複数有し、且つ外部端子を二次元的に
配列させたリードフレーム用いたBGAタイプの樹脂封
止型半導体装置であって、熱伝導性の高い金属板の一方
の面に、端子(バンプ)を上にして半導体素子を直接
(ダイボンディングにて)搭載し、少なくとも半導体素
子搭載箇所を含む領域を除いて半導体素子を囲むよう
に、板状の絶縁性材からなるスペーサとリードフレーム
とをこの順に積層し、かつ該リードフレーム上面に、イ
ンナーリードの先端領域と外部端子の面を露出させてリ
ードフレームを封止する有機絶縁層を設けており、前記
インナーリードの先端領域と半導体素子の端子(バン
プ)とはワイヤにて電気的に結線され、前記有機絶縁層
から露出されたリードフレームの外部端子の面には、こ
れに一体的に結合した半田ボールからなる外部電極がそ
の一部を有機絶縁層から外部に露出するように形成され
ており、且つ、半導体素子周辺部は、ワイヤ、有機絶縁
層から露出したインナーリード先端領域を含め封止用樹
脂にて封止されていることを特徴とするものである。そ
して、上記の金属板と絶縁性材からなるスペーサ、およ
び該スペーサとリードフレームはそれぞれ、接着剤を介
して接着固定されていることを特徴とするものである。
そしてまた、上記において、インナーリードの、少なく
とも先端部を含む部分をリードフレーム素材の厚さより
も薄肉に形成してあることを特徴とするものである。そ
して、上記において、(ワイヤの接続がし易いようにな
いし、全体を薄肉のパッケージとするために、)金属板
の半導体素子搭載領域は凹状にへこんで形成され、凹ん
だ金属部に直接半導体素子をダイボンディングして搭載
してあることを特徴とするものである。尚、上記におけ
るリードフレームとは、半導体素子の端子と電気的に結
線するためのインナーリードと、該インナーリードに一
体的に連結して外部回路と電気的に接続するための外部
端子とからなる組みを複数有したものを言い、一般には
は、図6(a)に示す、連結部425や枠(フレーム)
部424を設けたリードフレーム420から、図6
(b)に示す連結部425を除去したリードフレーム4
20Aを作製し、これを使用する。図6(b)の枠(フ
レーム)部424は半導体装置作製の際に除去される。
【0011】
【作用】本発明のPBGA半導体装置は、上記のように
構成することにより、図9に示す従来の両面に回路を形
成したPBGAタイプに比べ、簡単な構造とし、作製プ
ロセスの簡略化を達成し、信頼性の向上させ、且つ、熱
放散性の改善ができるPBGAの提供を可能とするもの
である。詳しくは、熱伝導性の高い金属板の一方の面上
に、半導体素子を直接(ダイボンディングにて)搭載
し、半導体素子を囲むようにリードフレームをスペーサ
を介して搭載しており、且つ、リードフレームを有機絶
縁層で覆って封止し、半導体素子やワイヤを樹脂で封止
して、金属板の他方の面は外部に露出させていることよ
り、従来の図9に示すPBGAに比べ熱の放散性を向上
させており、板状の絶縁性材からなるスペーサを介して
金属板上にインナーリード、外部端子を設けていること
により、電気的ノイズにも強いものとできる。金属板の
一方の面にのみリードフレームからなる回路を配置し、
外部端子を二次元的に配列して設けていることにより、
配線の引き回しを簡単なものとし、且つ出力端子の数を
多くとれ、外部端子間のピッチを広く採れ、多端子化が
でき、実装性の良い半導体装置の作製を可能としてい
る。また、封止用樹脂によりワイヤと半導体素子を含
む、半導体素子周辺部のみを樹脂封止(モールド)すれ
ばよく、作製の際の樹脂封止(モールド)を簡単なもの
とできるようにしている。更に、インナーリードの、少
なくとも先端部を含む部分をリードフレーム素材の厚さ
よりも薄肉に形成していることより、この部分での一層
の微細加工を可能としており、従来のリードフレーム素
材のままの場合に比べ、一層の狭ピッチ化(多端子化)
と、高密度実装を可能としている。また、金属板の半導
体素子搭載領域は凹状にへこんで形成し、凹んだ金属部
に直接半導体素子をダイボンディングして搭載すること
より、凹部の深さを加減してワイヤの接続がし易いよう
に調整でき、また、半導体装置全体を薄肉のパッケージ
とすることを可能としている。
【0012】
【実施例】本発明を実施例に基づいて説明する。先ず、
本発明のPBGA半導体装置の実施例1を挙げる。図1
(a)は実施例1のPBGA半導体装置の断面図で、図
1(b)は図1(a)のA1−A2における切断面図で
あり、図1(a)は図1(b)のB1−B2に相当する
位置での断面を示している。図1(c)はインナーリー
ドの先端と半導体素子の端子とをワイヤにて接続した状
態を示したもので、ほぼ点線から外側は有機絶縁層によ
り封止されており、点線より内側は封止用樹脂により封
止されている。図1中、100は半導体装置、110は
半導体素子、111は端子、120はリードフレーム、
121はインナーリード、121Aはインナーリード先
端部、122は外部端子(ランド)、130は金属板、
140はスペーサ、150は有機絶縁層、151、15
2は接着材層、1601、162はめっき層、170は
外部電極(端子)、180はワイヤ、190は封止用樹
脂である。図1に示すように、本実施例のPBGA半導
体装置は、半導体素子110の端子111と電気的に結
線するためのインナーリード121と、該インナーリー
ド121に一体的に連結して外部回路と電気的に接続す
るための外部端子122とからなる組みを複数有し、且
つ外部端子122を二次元的に配列させたリードフレー
ム120を用い、封止用樹脂180にて樹脂封止(モー
ルド)したPBGAである。そして、熱伝導性の高い銅
材からなる金属板130の一方の面に、端子111を上
にして半導体素子110を直接ダイボンディングにて搭
載し、該熱伝導性の高い銅材からなる金属板130の一
方の面上に、少なくとも半導体素子110搭載箇所を含
む領域を除き、半導体素子110を囲むように、BTレ
ジンからなる板状のスペーサ140、42合金(42%
ニッケル−鉄合金)からなるリードフレーム120をこ
の順に、各間をそれぞれエポキシ系の接着剤(日本レッ
ク株式会社製NR−500)151、152で接着固定
して積層し、更にこの上に、インナーリード先端部12
1Aと外部端子122の面を露出させ、且つ、インナー
リード121を封止するソルダーレジストからなる有機
絶縁層150を設けている。リードフレーム120の外
部端子122の面にはめっき層161が設けられ、これ
を介して、外部端子122に一体的に結合した半田ボー
ルからなる外部電極170をその一部が有機絶縁層15
0から外部に露出するように設けている。インナーリー
ド先端部121Aと半導体素子110の端子111とは
ワイヤ180にて電気的に結線され、金属板130の一
方の面上の半導体素子110の周辺部をワイヤ180、
半導体素子110全体を埋めるように封止用樹脂190
にて封止されているものである。尚、インナーリード先
端部121Aにもワイヤボンディングのためのめっき層
162が設けられている。めっき層161、162はと
もに3μm厚の無電解ニッケルめっき層とこの上の0.
3μm厚の無電解金めっき層からなる。
【0013】リードフレーム120は、0.10mm厚
の42合金(42%ニッケル−鉄合金)からなるリード
フレーム素材をエッチング加工にて外形加工したもので
あり、半導体素子110端子111と電気的に結線する
ためのインナーリード121と該インナーリード121
に一体的に連結し、外部回路と電気的に接続するための
外部端子122からなる組みを複数個もち、且つ、外部
端子122を二次元的に配列させている。リードフレー
ム120は、図6(a)に示すように外形加工されたリ
ードフレーム420から、半導体作製の過程で、枠(フ
レーム)部424や連結部425を除いたものである。
図6(a)に示すリードフレーム420は、はじめ、連
結部425や枠(フレーム)424を設けて、これらに
インナーリード421や外部端子422、リード423
が支持されて外形加工される。図6(b)に示すリード
フレーム420Aは支持用のフィルム410を図6
(a)に示すリードフレーム420に貼り合わせた後
に、連結部425とこれに連結していた最終的に不要な
リードを切断除去したものである。リードフレーム12
0は、図6(b)に示すリードフレーム420Aを用
い、半導体装置作製の過程で枠(フレーム)部424や
これに連結した不要なリード423の一部が除去された
ものである。
【0014】次いで、本発明のPBGA半導体装置の製
造方法を説明する。本実施例のPBGA半導体装置の製
造は、簡単には、リードフレーム120とスペーサ14
0の一方の面を接着固定した後に、スペーサ140の他
方の面と金属板とを接着固定して作製するものである
が、図4、図5に基づいて製造方法を説明する。先ず、
0.1mm厚の42合金(42%ニッケル−鉄合金)か
らなるリードフレーム素材からエッチング加工により、
図6(a)に示す形状のリードフレーム420を作製し
た後、リードフレーム420全体を支持用のフィルムで
貼り合わせ固定した状態で連結部425を除去して図6
(b)に示す形状のリードフレーム420Aを用意し
た。(図4(a)(イ)) この段階では、リードフレーム420Aにはフレーム
(枠)部424が、外部端子422に連結したリード4
23を介して連結されている。そして、インナーリード
先端部421は、半導体素子110の位置する領域に相
当する箇所を囲むように設けられている。リードフレー
ムの外形加工にはエッチング加工の他にも、スタンピン
グによる加工が採られる場合もある。一方、図7に示す
ように、片面に膜厚40μmのエポキシ系接着剤(日本
レック株式会社製NR−500)431がコーティング
してある、厚さ0.4mmBTレジン(ビスマレイミド
樹脂、三菱ガス化学株式会社製)からなる絶縁性の平板
からスペーサ430を所定形状にプレスにより作製して
おいた。(図4(a)(ロ)) 尚、図7(a)はスペーサの断面図で、図7(b)は平
面図であり、スペーサ430には、半導体素子110の
位置する領域に相当する箇所に、開口431が形成され
ている。また、厚さ0.5mmの銅板からプレスにより
放熱板(金属板)440を形成した後、スペーサ430
と接着させる側の面に、スクリーン印刷によりエポキシ
接着剤(日本レック株式会社製NR−500)を厚さ1
00μmに塗布し、150°C3分間の熱処理を行い接
着剤層441を形成しておいた。(図4(a)(ハ))
【0015】次に、リードフレーム420とスペーサ4
30の接着剤431側面とを合わせ、温度180°C、
圧力2Kg/cm2 、圧着時間5秒間熱圧着した後、1
00°C60分間、150°C180分間の熱処理を行
い、接着固定した。(図4(b)) 次いで、最終的には不要である支持用フィルム410を
除去した(図4(c))後、リードフレーム420Aの
フレーム(枠)部424を、切り離し、リードフレーム
420A全体をスペーサ430に支持させた。(図4
(d)) 次いで、リードフレーム420Aのインナーリード42
1や外部端子422部を封止するためのソルダーレジス
トからなる有機絶縁層450を所定の形状に設けた。
(図4(e)) ソルダーレジストとては、太陽インキ製造株式会社製の
PSR−4000を用い、リードフレーム420上にス
クリーン印刷で塗布した後、所定形状のマスクパターン
版を用いて、所定領域のみに選択的に露光を行い、現像
し、所定形状にした。ソルダーレジストの開口451は
外部端子(ランド)422部に相当する位置に設けら
れ、インナーリード421の先端部452もレジストか
ら露出した状態に形成される。この有機絶縁層450
は、ワイヤボンディングのためのめっき、半田からなる
外部端子(ランド)422との接続のためのめっきを施
す際のめっき用マスクになるものでもある。
【0016】次いで、インナーリード421や外部端子
(ランド)422部に所定のめっきを施した。(4
(e)) めっきは、無電解ニッケルめっきにより厚さ3μmのニ
ッケル層を形成した後に、無電解金めっきにより、厚さ
0.2μmの金めっき層460、462を形成した。
(図5(f)) 次に、上記、めっき後のリードフレーム420とスペー
サ430の一体となったものと、放熱板(金属板)44
0とを、スペーサ430側の面で、放熱板(金属板)4
40の接着剤441を介して、圧着温度180°C、圧
力4Kg/cm2 、圧着時間5秒間の条件で熱圧着し
た。(図4(g)) この後、スペーサ430の開口431内の放熱板(金属
板)440上に、半導体素子470をダイボンディング
して、搭載した。(図5(h)) 次いで、インナーリード421先端のめっきが施された
部分と半導体素子470の端子471とをワイヤ480
にて結線した。(図5(i)) 次いで、半導体素子470とワイヤ480を埋めるよう
に、封止用樹脂490を半導体素子470の周辺部に充
填した。(図5(j)) 封止用樹脂490の領域は、インナーリード421に結
線したワイヤ480を覆い、有機絶縁層450に掛かる
程度で良い。勿論、有機絶縁層450から露出している
外部端子422を覆ってはいけない。この後、有機絶縁
層450から露出している外部端子部422に半田ボー
ル(組成Sn−37%Pb)を搭載し、220°C、4
0秒間の熱処理により半田ボールを溶融させ、外部端子
422と一体的にして、その一部を有機絶縁層から露出
させ、外部電極(端子)500を形成し、PBGA半導
体装置510の作製を完了した。(図5(d))
【0017】次に、本発明のPBGA半導体装置の実施
例2を挙げる。図2は、実施例2のPBGA半導体装置
の断面面である。図2中、200は半導体装置、210
は半導体素子、211は端子、220はリードフレー
ム、230は金属板(放熱板)、240はスペーサ、2
50は有機絶縁層、251、252は接着材層、26
1、262はめっき層、270は外部電極(端子)、2
80はワイヤ、290は封止用樹脂である。本実施例
は、半導体素子210を金属板(放熱板)230の凹部
231に搭載したもので、凹部の深さを調整することに
より、半導体素子210の位置(高さ)を調整すること
ができるものである。この他の部分は実施例と同じであ
る。これにより、ワイヤボンディングのし易い半導体素
子の位置を選べるとともに、使用するスペーサ240等
の厚みの自由度も増す。
【0018】次に、本発明のPBGA半導体装置の実施
例3を挙げる。図3は、実施例1のPBGA半導体装置
の平面面である。図3中、300は半導体装置、310
は半導体素子、311は端子、320はリードフレー
ム、330は金属板(放熱板)、340はスペーサ、3
50は有機絶縁層、351、352は接着材層、36
1、362はめっき層、370は外部電極(端子)、3
80はワイヤ、390は封止用樹脂である。本実施例
は、使用するリードフレーム320のインナーリード先
端部をリードフレーム素材(厚さ100μm)に比べ、
薄肉(約40μm厚)としたもので、これ以外は実施例
1と同じである。インナーリード先端部を薄肉にするこ
とにより、インナーリード先端部の外形加工を実施例1
や実施例2に使用のリードフレームのインナーリード比
べ、微細に外形加工できるものとしており、その結果、
実施例1や実施例2の半導体装置に比べ、多端子化、高
密度実装が可能となる。このような形状のリードフレー
ム外形加工は、例えば、エッチング加工にて、片面側か
らリードフレーム素材を薄肉化し、もう一方の面から外
形加工を行うハーフエッチング方法を用いてもできる。
尚、このハーフエッチング方法においては、所定形状を
得るため、エッチングを2段階に分け、1回目のエッチ
ングの後にエッチングされた側の腐蝕された凹部ないし
全面を耐熱性の樹脂等で覆い、他方の面から2回目のエ
ッチングを行う方法も知られている。
【0019】
【効果】本発明のPBGA半導体装置は、上記のよう
に、従来の図9に示すPBGAに比べ、簡単な構造で、
作製プロセスの簡略化、信頼性の向上、熱放散性の改善
を達成したPBGA半導体装置の提供を可能にしてい
る。言うまでもなく、本発明のPBGA半導体装置は、
QFPに比べ、より一層の多端子化、高密度化に対応で
きるもので、特に、実装性に優れる。
【図面の簡単な説明】
【図1】実施例1のPBGA半導体装置の概略図
【図2】実施例2のPBGA半導体装置の概略図
【図3】実施例3のPBGA半導体装置の概略図
【図4】本発明のPBGA半導体装置の製造工程図
【図5】図4に続く、本発明のPBGA半導体装置の製
造工程図
【図6】実施例1のPBGA半導体装置に用いられるリ
ードフレームを説明するための図
【図7】実施例1のPBGA半導体装置に用いられるス
ペーサを説明するための図
【図8】実施例1のPBGA半導体装置に用いられる放
熱板(金属板)を説明するための図
【図9】従来のPBGAを説明するための図
【図10】従来のリードフレームを用いたPBGAを説
明するための図
【図11】QFPおよびそれに使用される単層リードフ
レームを説明するための図
【符号の説明】
100、200、300 半導体装置 110、210、310 半導体素子 111、211、311 端子 120、220、320 リードフレーム 121 インナーリード 122 外部端子(ランド) 130、230、430 金属板(放熱板) 140、240、340 スペーサ 150、250、350 有機絶縁層 151、251、351 接着剤層 152、252、352 接着剤層 161、261、361 めっき層 162、262、362 めっき層 170、270、370 外部電極(端子) 180、280、380 ワイヤ 190、290、390 封止用樹脂 410 支持用フィルム 420、420A リードフレーム 421 インナーリード先端部 422 外部端子 423 リード 424 枠(フレーム)部 425 連結部 430 スペーサ 431 接着剤層 432 開口 440 放熱板(金属板) 441 接着剤層 450 有機絶縁層 451 レジスト開口 452 (インナーリードの)先
端部 460、461 めっき層 470 半導体素子 471 端子 480 ワイヤ 490 封止用樹脂 500 外部電極(端子) 510 半導体装置 901 半導体素子 902 基材 903 モールドレジン 904、904A 配線 905 ダイパッド 908 ボンデイングワイヤ 906A 外部接続端子 910 ボンデイングパッド 918 めっき部 950 スルーホール 951 熱電対ビア 1000、1000A BGAパッケージ 1001、1001A 半導体素子 1001aA、1001a 端子 1010、1010A リードフレーム 1011、1011A ダイパッド 1012、1012A インナーリード 1014、1014A 外部端子部 1015、1015A リード 1020、1020A 封止用樹脂 1030、1030A 外部電極 1060 絶縁フィルム 1200 半導体装置 1110 (単層)リードフレーム 1111 ダイパッド 1112 インナーリード 1112A インナーリード先端部 1113 アウターリード 1114 ダムバー 1115 フレーム(枠)部 1120 半導体素子 1121 電極部(パッド) 1130 ワイヤ 1140 封止樹脂

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の端子と電気的に結線するた
    めのインナーリードと、該インナーリードに一体的に連
    結して外部回路と電気的に接続するための外部端子とか
    らなる組みを複数有し、且つ外部端子を二次元的に配列
    させたリードフレーム用いたBGAタイプの樹脂封止型
    半導体装置であって、熱伝導性の高い金属板の一方の面
    に、端子を上にして半導体素子を直接搭載し、少なくと
    も半導体素子搭載箇所を含む領域を除いて半導体素子を
    囲むように、板状の絶縁性材からなるスペーサとリード
    フレームとをこの順に積層し、かつ該リードフレーム上
    面に、インナーリードの先端領域と外部端子の面を露出
    させてリードフレームを封止する有機絶縁層を設けてお
    り、前記インナーリードの先端領域と半導体素子の端子
    とはワイヤにて電気的に結線され、前記有機絶縁層から
    露出されたリードフレームの外部端子の面には、これに
    一体的に結合した半田ボールからなる外部電極がその一
    部を有機絶縁層から外部に露出するように形成されてお
    り、且つ、半導体素子周辺部は、ワイヤ、有機絶縁層か
    ら露出したインナーリード先端領域を含め封止用樹脂に
    て封止されていることを特徴とするPBGA半導体装
    置。
  2. 【請求項2】 請求項1記載の金属板と絶縁性材からな
    るスペーサ、および該スペーサとリードフレームはそれ
    ぞれ、接着剤を介して接着固定されていることを特徴と
    するPBGA半導体装置。
  3. 【請求項3】 請求項1ないし2において、インナーリ
    ードの、少なくとも先端部を含む部分をリードフレーム
    素材の厚さよりも薄肉に形成してあることを特徴とする
    PBGA半導体装置。
  4. 【請求項4】 請求項1ないし3において、金属板の半
    導体素子搭載領域は凹状にへこんで形成され、凹んだ金
    属部に直接半導体素子をダイボンディングして搭載して
    あることを特徴とするPBGA半導体装置。
JP25953995A 1995-09-13 1995-09-13 Pbga半導体装置 Pending JPH0982840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25953995A JPH0982840A (ja) 1995-09-13 1995-09-13 Pbga半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25953995A JPH0982840A (ja) 1995-09-13 1995-09-13 Pbga半導体装置

Publications (1)

Publication Number Publication Date
JPH0982840A true JPH0982840A (ja) 1997-03-28

Family

ID=17335521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25953995A Pending JPH0982840A (ja) 1995-09-13 1995-09-13 Pbga半導体装置

Country Status (1)

Country Link
JP (1) JPH0982840A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289393B1 (ko) * 1998-04-02 2001-05-02 김영환 비지에이반도체패키지용서브스트레이트및그제조방법
KR20010097511A (ko) * 2000-04-24 2001-11-08 이중구 이층형 칩 스케일 반도체 팩키지 및, 그것의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289393B1 (ko) * 1998-04-02 2001-05-02 김영환 비지에이반도체패키지용서브스트레이트및그제조방법
KR20010097511A (ko) * 2000-04-24 2001-11-08 이중구 이층형 칩 스케일 반도체 팩키지 및, 그것의 제조 방법

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US5710695A (en) Leadframe ball grid array package
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6586834B1 (en) Die-up tape ball grid array package
US7298026B2 (en) Large die package and method for the fabrication thereof
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP3478139B2 (ja) リードフレームの製造方法
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JPH09326450A (ja) 半導体装置およびその製造方法
JPH0661408A (ja) 表面実装型半導体装置
JPH0982840A (ja) Pbga半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP3576228B2 (ja) 表面実装型半導体装置
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP4018853B2 (ja) ターミナルランドフレーム
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JPH10154768A (ja) 半導体装置及びその製造方法
JPH11354673A (ja) 半導体装置
JPH07183425A (ja) 半導体装置とその製造方法
JPH08107127A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060105