KR100289393B1 - 비지에이반도체패키지용서브스트레이트및그제조방법 - Google Patents

비지에이반도체패키지용서브스트레이트및그제조방법 Download PDF

Info

Publication number
KR100289393B1
KR100289393B1 KR1019980011568A KR19980011568A KR100289393B1 KR 100289393 B1 KR100289393 B1 KR 100289393B1 KR 1019980011568 A KR1019980011568 A KR 1019980011568A KR 19980011568 A KR19980011568 A KR 19980011568A KR 100289393 B1 KR100289393 B1 KR 100289393B1
Authority
KR
South Korea
Prior art keywords
substrate
plates
bodies
plate
lower surfaces
Prior art date
Application number
KR1019980011568A
Other languages
English (en)
Other versions
KR19990079146A (ko
Inventor
김진성
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980011568A priority Critical patent/KR100289393B1/ko
Publication of KR19990079146A publication Critical patent/KR19990079146A/ko
Application granted granted Critical
Publication of KR100289393B1 publication Critical patent/KR100289393B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 비지에이 반도체 패키지용 서브스트레이트 및 그 제조방법에 관한 것으로, 비지에이 반도체 패키지 제조의 생산성을 향상시키고 패키지 조립 비용을 절감할 수 있게 하는 개선된 비지에이 반도체 패키지용 서브스트레이트 및 그 제조방법을 제공한다. 본 발명의 비지에이 반도체 패키지용 서브스트레이튼, 중앙부에 관통부(202)를 갖고 상면에 다층배선(203)과 댐(209)을 갖는 다수의 몸체(201)와, 상기 몸체 가장자리에 형성된 연결바(206)와, 상기 연결바(206)에 연결되고 상기 다수의 몸체를 일체형으로 고정하는 가이드레일(204)과, 상기 몸체(201) 하면에 부착되어 있고 상하면에 요철을 갖는 플레이트(207)로 구성된다.

Description

비지에이 반도체 패키지용 서브스트레이트 및 그 제조방법{SUBSTRATE OF BALL GRID ARRAY(BGA) PACKAGE FOR SEMICONDUCTOR CHIP AND FABRICATION METHOD THEREOF}
본 발명은 반도체 칩의 패키지에 관한 것으로 특히, 볼그리드어레이(BALL GRID ARRAY ; BGA) 반도체 패키지용 서브스트레이트 및 그 제조방법에 관한 것이다.
일반적으로 고집적화된 다핀의 패키지를 생산하기 위하여 많은 업체들이 노력을 경주하고 있다. 그 대표적인 예로 서브스트레이트(SUBSTRATE)에 다수개의 솔더볼(SOLDER BALL)을 부착하여 외부단자로 이용하는 비지에이 반도체 패키지를 들 수 있다. 비지에이 반도체 패키지는 서브스트레이트의 상면 또는 하면에 다수개의 솔더볼을 위치시키고, 노에서 열을 가하여 일시에 접착하는 방법으로 제조되므로 생산성이 높을 뿐만 아니라, 외부단자가 볼의 형상이기 때문에 외부 충격으로부터 외부단자가 쉽게 변형되지 않는 장점이 있다.
종래의 비지에이 반도체 패키지용 부재에 대해 도면을 참조하여 설명하면 다음과 같다.
도 1e는 종래 비지에이 반도체 패키지용 부재인 서브스트레이트(100) 단품의 종단면도를 도시하고 있다.
즉 알루미늄평판(101)의 상면에 크롬 시드층(102)이 형성되어 있고, 상기 알루미늄평판(101)의 중앙부에는 반도체 칩을 안착하기 위한 캐비티(108)가 형성되어 있다. 상기 캐비티(108)의 바깥측의 상기 크롬시드층(102) 상면에 구리/니켈/금이 차례로 적층되어 이루어진 다층배선(106)이 선택적으로 형성되어 있다. 상기 다층배선(106) 및 상기 크롬시드층(102)을 솔더레지스트(107)가 덮고 있다.
상기 도 1e에 도시한 비지에이 반도체 패키지용 부재인 서브스트레이트(100)의 제조방법은 다음과 같다.
도 1a와 같이, 알루미늄평판(101)의 양면을 애노다이징한다.
다음으로 도 1b와 같이, 상기 애노다이징한 알루미늄 평판(101)의 상면에 크롬시드층(102)을 형성한다. 상기 크롬시드층(102)의 상면에 포토레지스트패턴(103)을 형성하여 부분적으로 상기 크롬시드층(102)이 노출되도록 한다.
다음으로 도 1c와 같이, 알루미늄 평판(101)의 중앙부를 제외하고, 상기 포토레지스트패턴(103)들 사이에 노출되어 있는 크롬시드층(102)상면에 구리/니켈/금을 차례로 도금하여, 다층배선(106)을 형성한다. 이어서, 상기 포토레지스트패턴(103)을 제거한다.
다음으로 도 1d와 같이, 상기 다층배선(106) 및 다층배선(106)사이로 노출되어 있는 크롬시드층(102)위에 솔더레지스트(108)를 부분적으로 도포하여 상기 다층배선(107)을 외부의 충격, 먼지, 습기들로부터 보호한다.
다음으로 도 1e와 같이, 상기 알루미늄평판(101)의 중앙부에 캐비티(108)를 형성한다. 상기 캐비티(108)를 반도체칩(미도시)을 안착시키기 위한 것이다.
상기 도 1e의 비지에이 패키지용 부재인 서브스트레이트(100)를 이용한 비지에이 패키지의 제조방법은 다음과 같다.
즉 도 2a와 같이, 다수의 서브스트레이트(100)를 수용할 수 있는 보트(120)를 준비한다. 상기 보트(120)상면에는 복수개의 리세스(121)가 형성되어 있다. 상기 각각의 리세스(121)는 도 1e에 도시한 서브스트레이트를 탑재하기 위한 것으로, 상기 보트(120)상에 다수의 서브스트레이트를 탑재함으로써, 여러 개의 반도체 칩을 동시에 패키징 할 수 있도록 한다. 한편, 상기 서브스트레이트(100)의 리세스(121) 둘레에는 클립(122)이 형성되어 있으며, 상기 클립은 어셈블리 공정이 진행되는 동안 서브스트레이트가 움직이지 않도록 고정하는 역할을 한다.
다음으로 도 2b와 같이, 상기 보트(120)의 리세스(121)에 도 1e에 도시한 서브스트레이트(100)를 안착시킨다. 이때 클립(122)은 상기 서브스트레이트(101)가 어셈블리 공정동안 움직이지 않도록 잡아준다. 다음으로 상기 서브스트레이트(100)중앙부에 형성된 캐비티(108)의 상면에 반도체 칩(123)을 부착시킨다.
도 2c는 도 2b의 Ⅱc-Ⅱc선에 따른 종단면도로서, 보트(120)를 제외한 서브스트레이트(100)와 반도체칩(123)을 도시하고 있다. 이후의 비지에이 반도체 패키지의 제조공정에 대해서 도 2d내지 도 2g를 통해 설명한다. 도 2c의 도면부호는 도 2b에 도시한 요소들의 도면부호와 일치한다. 또, 도 2d내지 도 2g의 도면에서의 공정순서는 편의상 보트(120)가 제거된 상태로 도시하였으나, 실제 공정은 보트(120)상에 서브스트레이트(100)가 얹혀진 상태로 진행된다. 또한 설명을 위하여, 하나의 서브스트레이트(100)만을 도시하고 있으나, 보트(120)상에 장착된 다수의 서브스트레이트(100)에 대해, 이후에 설명하는 패키징 공정이 동시에 진행된다.
상기 도 2b 그리고/또는 도 2c의 공정을 진행한 후, 도 2d와 같이, 상기 반도체칩(123)과 다층배선(106)을 금속와이어(124)로 연결하는 와이어링 공정을 진행한다.
이어서, 도 2e와 같이, 금속와이어(124) 바깥측, 솔더레지스트(107)위에 점도가 높은 액상봉지재로 일정높이의 댐(126)을 형성하는 댐포밍 공정을 진행한다.
다음으로 도 2f와 같이, 디스펜서를 이용하여, 상기 댐(126)의 내측에 액상봉지제를 채워서, 반도체 칩(123), 금속와이어(124)를 덮는 포팅공정을 실시한다. 상기 포팅공정에 의해 반도체 칩(123)과 금속와이어(124)를 감싸는 봉지부(128)가 형성된다.
다음으로 도 2g와 같이, 솔더레지스트(107)를 부분적으로 식각하여, 서브스트레이트(100)의 상면에 형성된 다층배선(106)의 소정영역을 노출시킨 후, 상기 노출다층배선(106) 부위에 솔더볼(130)을 얹은 후, 리플로우하여 상기 다층배선(106)에 상기 솔더볼(130)을 부착하는 솔더볼 어태치 공정을 실시한 후, 보트로부터 상기 서브스트레이트를 분리하여 비지에이 반도체 패키지 제조공정을 완료한다.
그러나, 상기 도 2a내지 도 2g에 설명한 방법으로 비지에이 반도체 칩을 제조할 경우, 리드프레임을 이용하는 다른 형태의 패키지 예를 들면 에스오피(SOP) 타입, 에스오제이(SOJ) 타입의 패키지에 이용하던 장비와의 호환성이 없어, 패키징 장비의 신규투자가 필요하게 된다.
또한, 상기 보트로부터 서브스트레이트가 일탈하지 않을 정도로, 패키징 진행 공정을 충분히 늦추어야 하기 때문에 리드프레임을 이용하는 패키징 방법에 비하여 생산성이 저하되는 문제점이 있었다.
또한, 상기 종래 기술에서는 설명하지 않았으나, 열방출을 용이하기 위해 일반적으로 히트싱크가 필요하며, 그러한 열방출을 위해, 상기 서브스트레이트 뒷면에 히트싱크를 부착할 경우, 전체적인 패키지의 두께가 두꺼워져 시스템의 경박단소화에 대응할 수 없게 되는 문제점이 있었다.
또한, 상기 종래 기술에서는 반도체 칩 및 금속와이어를 보호하기 위한 봉지부형성시 고가의 액상봉지제를 이용한 포팅공정을 적용하기 때문에, 트랜스퍼 몰딩공정에 비하여 패키지 제조비용이 높고, 생산성이 낮은 문제점이 있었다.
따라서, 본 발명은 종래의 리드프레임을 이용하는 반도체 패키지용 장비를 그대로 활용할 수 있는 개선된 비지에이 반도체 패키지용 서브스트레이트 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 히트씽크를 갖고 있어서 열방출이 뛰어나면서도 박형패키지를 제조할 수 있는 개선된 비지에이 반도체 패키지용 서브스트레이트 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은, 패키지 제조비용이 낮고 생산성이 높은 트랜스퍼 몰딩공정을 적용할 수 있는 개선된 비지에이 반도체 패키지용 서브스트레이트 및 그 제조방법을 제공하는 것을 목적으로 한다.
도 1은 종래의 비지에이 반도체 패키지용 서브스트레이트의 제조공정순서도이다.
도 2a 내지 도 2g는 종래 비지에이 반도체 패키지의 제조공정순서도이다.
도 3a는 본 발명의 서브스트레이트의 평면도이다.
도 3b는 도 3a의 Ⅲb-Ⅲb선에 따른 종단면도이다.
도 4a는 본 발명의 서브스트레이트를 제조하기 위한 제1부재의 평면도이다.
도 4b는 본 발명의 서브스트레이트를 제조하기 위한 제2부재의 평면도이다.
도 4c는 도 4b의 플레이트의 상세를 보여주는 평면도이다.
도 4d는 도 4c의 Ⅳd-Ⅳd선에 따른 종단면도이다.
도 5a는 본 발명의 서브스트레이트의 변형예이며, 밑면도이다.
도 5b는 상하금형내에 상기 도 5a의 서브스트레이트를 장착한 모습을 도시한 개략도이다.
*** 도면의 주요 부분에 대한 부호 설명 ***
100 : 종래 서브스트레이트 101 : 알루미늄평판
102 : 크롬시드층 103 : 포토레지스트 패턴
106 : 다층배선 107 : 솔더레지스트
108 : 캐비티 120 : 보트
121 : 리세스 122 : 클립
123 : 반도체 칩 124 ; 금속와이어
126 : 댐 128 : 봉지부
130 : 솔더볼 200 : 본 발명의 서브스트레이트
200a : 제1부재 200b : 제2부재
201 : 몸체 202 : 관통부
203 : 다층배선 204 : 가드레일
205 : 개방부 206 : 연결바
207 : 플레이트 208 : 연결바
209 : 댐 210 : 수직게이트
211 : 주입공
상기와 같은 본 발명의 목적을 달성하기 위하여, 중앙에 관통부를 갖고, 상면에 다층배선을 갖고, 서로 소정간격 이격하여 배열되어 있는 다수의 몸체와, 상기 몸체 가장자리에 형성되어 상기 다수의 연결된 연결바와, 상기 연결바에 연결되고, 상기 다수의 몸체를 동시에 이동할 수 있도록 일체형으로 고정하는 가이드레일로 구성되는 제1부재와; 상하면에 요철을 갖는 평판형의 다수의 플레이트와, 상기 플레이트간을 서로 연결하는 연결바로 구성되는 제2부재;를 갖추고 있고, 상기 제1부재의 몸체 하면에 제2부재의 플레이트가 부착되어 있으며, 상기 제1 및 제2부재 하면에 트랜스퍼 몰딩공정을 위한 수직게이트 및 주입공이 형성되는 것을 특징으로 하는 비지에이 반도체 패키지용 서브스트레이트가 제공된다.
상기와 같은 본 발명의 목적을 달성하기 위하여 평판형 기판의 상하면을 애노다이징하는 공정과, 상기 기판의 상면에 금속층을 형성하는 공정과, 상기 금속층 상면에 소정패턴의 다층배선을 형성하는 공정과, 상기 다층배선위에 소정높이의 댐을 형성하는 공정과, 상기 기판을 중앙에 관통부를 갖고 상면에 다층배선 및 댐을 갖는 프레임형의 다수의 몸체와 상기 다수의 몸체에 연결된 연결바와 상기 연결바들에 연결되어 상기 다수의 몸체를 일체형으로 고정하는 가이드레일을 갖도록 라우팅하는 공정을 포함하는 제1부재 제조공정과; 금속판의 소정부위의 상하면에 요철을 형성하는 공정과, 상기 금속판을 상하면에 요철을 갖는 다수의 플레이트와 상기 플레이트간을 연결하는 연결바를 갖도록 라우팅하는 공정을 포함하는 제2부재 제조공정과; 상기 다수의 플레이트를 갖는 제2부재의 한쪽면에 실크스크린공정을 이용하여 접착제를 도포한 다음 상기 제2부재의 연결바를 절단하여 상기 플레이트를 단품으로 분리하고 상기 각각의 플레이트를 픽앤드플레이스 공정으로 상기 제1부재의 몸체 하면에 부착하는 공정을 포함하는 것을 특징으로 하는 비지에이 반도체 패키지용 서브스트레이트 제조방법을 제공한다.
본 발명의 개선된 비지에이 반도체 패키지용 서브스트레이트 및 그 제조방법을 첨부된 도면을 이용하여 상세히 설명하면 다음과 같다.
도 3a는 본 발명의 일실시례에 따른 서브스트레이트(200)의 평면도이다.
본 발명의 일실시례에 따른 서브스트레이트를 설명하기 전에 본 발명의 서브스트레이트를 구성하고 있는 제1부재와 제2부재에 대해 설명한다.
도 4a는 본 발명의 서브스트레이트를 구성하는 제1부재(200a)를 도시하고 있다. 중앙에 관통부(202)를 갖고, 상면에는 다층 배선(203)을 갖는 다수의 프레임형 몸체(201)가 소정간격을 두고 배열되어 있다. 상기 몸체(201)의 가장자리에는 다수의 연결바(206)가 연결되어 있다.
또한 상기 각각의 몸체(201) 둘레에는 상기 몸체와 떨어져서 가이드레일(204)이 형성되어 있다. 상기 가이드레일(204)은 일체형으로 형성되어 있고 복수의 개방부(205)를 갖는다. 상기 각각의 개방부(205)마다 그 중앙에 상기 몸체(201)가 배열되어 있다.
상기 가이드레일(204)과 상기 몸체(201)는 연결바(206)에 의해 연결되어 일체형으로 이동할 수 있도록 고정되어 있다
도 4b는 본 발명의 서브스트레이트를 구성하는 제2부재(200b) 즉 히트싱크용 패들을 도시하고 있다. 즉 상기 도 4a에 도시한 몸체(201)의 관통부(202)의 크기보다 큰 다수의 플레이트(207)가 소정간격을 두고 일렬로 배열되어 있다. 상기 플레이트(207)의 사이를 연결바(208)로 연결하여 상기 다수의 플레이트(207)를 동시에 이동할 수 있도록 일체로 고정하고 있다. 상기 플레이트의 재질은 열방출을 원활히 하기 위해 금속으로 되어 있다. 이때, 상기 제2부재(200b)를 상기 도 4a의 제1부재(200a)에 겹쳤을 때, 상기 플레이트(207)가 상기 몸체의 관통부(202) 전체를 덮을 수 있도록 상기 연결바(208)의 길이를 조절하여 형성한다.
상기 플레이트(207)는 히트싱크의 역할을 하기 때문에 도 4c와 같이, 상하면에 요철을 형성하는 것이 더욱 바람직하다. 도 4c는 상기 플레이트(207)의 상면을 도시하고 있으나, 그 하면도 같은 구조로 형성되어 있다. 도 4d는 도 4c에 도시한 플레이트(207)의 Ⅳd-Ⅳd선에 따른 종단면도이다. 도 4d에서 도시한 바와 같이, 플레이트(207)의 상하면에 요철이 형성되어 있다.
상기 플레이트(207)의 상면에 요철을 형성하는 이유는 반도체 칩을 그 상면에 접착할 때 접착력을 향상시키기 위한 것이며, 하면에 요철을 형성하는 이유는 표면적을 넓혀 방열 특성을 더욱 좋게 하기 위한 것이다.
다시 도 3a, 도 3b를 이용하여 본 발명의 서브스트레이트(200)의 구조를 설명한다.
도 4a에 도시한 제1부재(200a) 하면에 도 4b의 제2부재(200b)가 부착되어 있다. 그리하여, 상기 제1부재(200a)를 구성하는 몸체(201)의 관통부(202)를 제2부재(200b)의 플레이트가 완전히 막고 있다. 또, 상기 몸체(201)상면에 관통부(202)둘레에 소정높이의 댐(209)이 형성되어 있다. 상기 댐(209)의 높이는 이후 설명하게 될 반도체 칩의 패드와 상기 몸체(201)상면의 다층배선(203)을 연결하는 와이어의 높이보다 높도록 형성한다. 상기 댐의 역할은 와이어 형성 후 상기 와이어와 반도체 칩을 보호하기 위한 봉지부 형성 시, 액상 봉지제가 댐의 바깥쪽으로 흘러 넘치지 않도록 방지하는 역할을 한다. 또한, 도 3a에 도시된 x-x선은 비지에이 반도체 패키지 하나를 제조할 수 있는 단품 서브스트레이트를 구분하는 선이다.
도 3b는 도 3a의 Ⅲb-Ⅲb선에 따른 종단면도로서, 도 3b의 도면부호에 해당하는 요소의 설명은 도 3a의 도면부호에 대한 설명과 일치한다.
도 5a는 도 4a에 도시한 본 발명의 서브스트레이트(200)의 변형예(200')이다. 도 5a는 변형 서브스트레이트(200')의 하면을 도시한 밑면도이다. 즉, 변형 서브스트레이트(200')의 하면에는 수직게이트(210)를 형성한다. 상기 수직게이트(210)의 끝에는 주입공(211)이 형성되어 있다. 상기 수직게이트(210) 와 주입공(211)은, 비지에이 반도체 패키지 제조공정에서, 반도체칩과 와이어 등을 보호하기 위한 봉지부 형성시, 종래 비지에이 반도체 패키징 공정에서 일반적으로 이용되었던 디스펜서에 의한 액상봉지재의 포팅공정 대신, 트랜스퍼몰딩공정으로 대체할 수 있게 된다. 즉 액상봉지재를 포팅하지 않고, 도 5b에 도시된 바와 같이, 상˙하금형(900a, 900b)내에 변형 서브스트레이트(200')를 넣고, 수직게이트(210)를 통하여 몰딩 수지를 서브스트레이트내에 흘려보내고, 주입공(210)을 통하여, 상기 몰딩수지를 서브스트레이트 하면으로부터 서서히 상금형(900a)과 서브스트레이트(200')사이의 공간을 채우는 트랜스퍼 몰딩공정으로 봉지부를 형성할 수 있다. 한편, 상기 변형 서브스트레이트(200')의 상면에는 댐을 형성하지 않아도 된다. 즉 상금형이 몰딩수지가 봉지부 밖으로 흘러나가는 것을 방지해 주기 때문에 별도로 댐을 형성하지 않아도 된다.
상기 트랜스퍼 몰딩공정은 디스펜서를 이용한 포팅공정에 비하여 생산성이 매우 높다. 왜냐하면, 디스펜서를 이용한 포팅공정에서는, 서브스트레이트 상면에서 와이어가 완전히 덮이도록, 그리고 댐의 바깥측으로 액상봉지재가 흘러나가지 않도록 포팅속도를 조절해야 하는데, 반도체 패키지의 두께가 얇기 때문에, 충분히 천천히 공정을 진행해야 되기 때문이다. 반면 트랜스퍼 몰딩공정의 경우, 상금형을 채울 때까지 몰딩수지를 주입하면 되기 때문에, 공정속도를 천천히 제어해야 되는 문제점이 없기 때문이다.
다음으로 본 발명의 서브스트레이트 제조방법에 대해 설명한다.
먼저 도 4a에 도시한 본 발명의 패널형 제1부재(200a)를 제조한다. 상기 제1부재(200a)의 제조방법은 다음과 같다.
우선 평판형 기판을 준비하고, 기판의 양면을 애노다이징한다. 이어서 상기 기판의 한쪽면에 금속층을 형성한다. 상기 금속층은 다층배선 형성을 위한 도금공정에서 시드층의 역할을 한다. 다음으로, 상기 금속층 상면 소정부위에 포토레지스트패턴을 형성한다. 상기 포토레지스트패턴을 마스크로하여, 상기 금속층위에 도금공정을 적용하여 소정형상의 패턴을 갖는 다층배선을 형성한다. 다음으로 상기 기판을 도 4a에 도시한 것과 같은 모양으로 라우팅한다. 라우팅을 공정을 거친 기판은 도 4a에 도시된 바와 같이, 상면에 다층배선(203)을 갖고, 중앙부에 관통부(202)를 갖는 다수의 몸체(201)와, 상기 몸체에 연결되어 상기 다수 몸체(201)간을 서로 연결하는 연결바(206)와, 연결바(206)에 연결되고 상기 다수 몸체(101)들 바깥측에 이격되어 형성되어 있는 가이드레일(204)을 갖게 된다. 상기 가이드레일은 상기 다수의 몸체(201)들이 동시에 이동될 수 있도록 일체로 고정하는 역할을 한다.
이어서, 상기 관통부(202) 주변의 상기 몸체(201) 상면에 소정높이의 댐(209)을 형성한다. 상기 댐(209) 형성공정은, 다층배선 형성 공정과 라우팅 공정 사이에 수행해도 된다. 상기 댐(209)은 본 발명의 서브스트레이트의 번형예(200')인 수직게이트(210) 및 주입공(211)을 갖는 제1부재에는 형성하지 않아도 좋다.
다음으로 도 4b에 도시된 패널형의 제2부재(200b)를 즉 히트싱크용 패들을 제조한다. 제2부재(200a)의 제조방법은 다음과 같다. 금속판의 소정영역의 상하면에 요철을 형성한다. 이어서, 상기 요철이 형성된 부분의 금속판을 제1부재(200a)의 관통부(202)보다 큰 크기로 라우팅하여 플레이트(207)를 형성한다. 상기 플레이트(207)를 형성하기 위한 라우팅 공정시, 상기 다수의 플레이트(207)가 연결바(208)에 의해 일체형으로 연결되도록 라우팅한다.
다음으로, 제1부재(200a)의 몸체(201)하면에 제2부재(200b)의 플레이트(207)를 부착하는 공정을 수행한다. 그 공정의 상세는 다음과 같다.
즉 스트립형의 제2부재(200b)의 상면에 실크스크린 공정을 이용하여 비스테이지(B-stage) 에폭시 접착제를 도포한다. 또는 상기 비스테이지 에폭시 접착제 대신 양면 테이프를 붙인다. 상기 양면접착제 또는 비스테이지 에폭시 접착제가 상면에 부착되어 있는 상기 패널형의 제2부재(200b)를 상기 제1부재(200a)의 하면에 붙인다. 다음으로, 상기 제2부재(200b)를 구성하는 요소들중 가드레일(208a)과 연결바(208)들을 잘라내어, 제1부재(200a)의 몸체 하면에 히트싱크 역할을 하는 플레이트(207)만 남도록 한다.
상기 제1부재(200a)의 몸체(201) 하면에 제2부재(200b)의 플레이트(207)를 부착하는 또 다른 방법은, 일단 상기 제2부재(200b)의 한쪽면에 양면 테이프를 붙이거나 또는 비스테이지 에폭시 접착제를 도포한 후, 상기 제2부재(200b)의 가드레일(208a), 연결바(208) 등을 잘라내어 플레이트(207)를 각각 단품으로 분리한다. 이후, 픽앤플레이스(pick and place)공정으로 상기 플레이트(207)를 상기 제1부재(200a)의 몸체(201)하면에 부착시킨다.
본 발명에 의한 서브스트레이트는 종래의 리드프레임을 이용하는 반도체 패키지용 장비를 그대로 활용할 수 있기 때문에 반도체 패키지 제조비용의 감소로 원가를 절감하는 효과가 있다.
또한 본 발명의 서브스트레이트는 히트씽크를 갖고 있어서 열방출이 뛰어나 신뢰성이 높은 반도체 패키지를 제조할 수 있게 하는 효과가 있다.
본 발명은, 패키지 제조비용이 낮고 생산성이 높은 트랜스퍼 몰딩공정을 적용할 수 있기 때문에 패키지 제조비용의 절감을 가져오는 효과가 있다,

Claims (3)

  1. 중앙에 관통부를 갖고, 상면에 다층배선을 갖고, 서로 소정간격 이격하여 배열되어 있는 다수의 몸체와, 상기 몸체 가장자리에 형성되어 상기 다수의 연결된 연결바와, 상기 연결바에 연결되고, 상기 다수의 몸체를 동시에 이동할 수 있도록 일체형으로 고정하는 가이드레일로 구성되는 제1부재와;
    상하면에 요철을 갖는 평판형의 다수의 플레이트와, 상기 플레이트간을 서로 연결하는 연결바로 구성되는 제2부재;를 갖추고 있고,
    상기 제1부재의 몸체 하면에 제2부재의 플레이트가 부착되어 있으며, 상기 제1 및 제2부재 하면에 트랜스퍼 몰딩공정을 위한 수직게이트 및 주입공이 형성되는 것을 특징으로 하는 비지에이 반도체 패키지용 서브스트레이트.
  2. 평판형 기판의 상하면을 애노다이징하는 공정과,
    상기 기판의 상면에 금속층을 형성하는 공정과,
    상기 금속층 상면에 소정패턴의 다층배선을 형성하는 공정과,
    상기 다층배선위에 소정높이의 댐을 형성하는 공정과,
    상기 기판을 중앙에 관통부를 갖고 상면에 다층배선 및 댐을 갖는 프레임형의 다수의 몸체와 상기 다수의 몸체에 연결된 연결바와 상기 연결바들에 연결되어 상기 다수의 몸체를 일체형으로 고정하는 가이드레일을 갖도록 라우팅하는 공정을 포함하는 제1부재 제조공정과;
    금속판의 소정부위의 상하면에 요철을 형성하는 공정과, 상기 금속판을 상하면에 요철을 갖는 다수의 플레이트와 상기 플레이트간을 연결하는 연결바를 갖도록 라우팅하는 공정을 포함하는 제2부재 제조공정과;
    상기 다수의 플레이트를 갖는 제2부재의 한쪽면에 실크스크린공정을 이용하여 접착제를 도포한 다음 상기 제2부재의 연결바를 절단하여 상기 플레이트를 단품으로 분리하고 상기 각각의 플레이트를 픽앤드플레이스 공정으로 상기 제1부재의 몸체 하면에 부착하는 공정을 포함하는 것을 특징으로 하는 비지에이 반도체 패키지용 서브스트레이트 제조방법.
  3. 제 2항에 있어서, 상기 제1부재 몸체 하면에 상기 제2부재의 플레이트를 부착하는 공정은,
    상기 다수의 플레이트를 갖는 제2부재의 한쪽면에 실크스크린공정을 이용하여 접착제를 도포하는 공정과;
    상기 제1부재 하면 전체에 제2부재를 접착하는 공정과;
    상기 제2부재의 연결바를 절단하는 공정을 포함하는 비지에이 반도체 패키지용 서브스트레이트 제조방법.
KR1019980011568A 1998-04-02 1998-04-02 비지에이반도체패키지용서브스트레이트및그제조방법 KR100289393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980011568A KR100289393B1 (ko) 1998-04-02 1998-04-02 비지에이반도체패키지용서브스트레이트및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980011568A KR100289393B1 (ko) 1998-04-02 1998-04-02 비지에이반도체패키지용서브스트레이트및그제조방법

Publications (2)

Publication Number Publication Date
KR19990079146A KR19990079146A (ko) 1999-11-05
KR100289393B1 true KR100289393B1 (ko) 2001-05-02

Family

ID=37517691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011568A KR100289393B1 (ko) 1998-04-02 1998-04-02 비지에이반도체패키지용서브스트레이트및그제조방법

Country Status (1)

Country Link
KR (1) KR100289393B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039794A (ko) * 2002-11-04 2004-05-12 한성엘컴텍 주식회사 이엘의 접착층 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982840A (ja) * 1995-09-13 1997-03-28 Dainippon Printing Co Ltd Ｐｂｇａ半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982840A (ja) * 1995-09-13 1997-03-28 Dainippon Printing Co Ltd Ｐｂｇａ半導体装置

Also Published As

Publication number Publication date
KR19990079146A (ko) 1999-11-05

Similar Documents

Publication Publication Date Title
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
US6331453B1 (en) Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities
KR100248792B1 (ko) 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체
US6767767B2 (en) Method of manufacturing a semiconductor device in which a block molding package utilizes air vents in a substrate
US6723585B1 (en) Leadless package
KR20020051934A (ko) 리드-온-칩 반도체 패키지를 위한 볼 그리드 기판
US20030148557A1 (en) BOC BGA package for die with I-shaped bond pad layout
US7977161B2 (en) Method of manufacturing a semiconductor package using a carrier
JP3194917B2 (ja) 樹脂封止方法
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
US20020039811A1 (en) A method of manufacturing a semiconductor device
US20040232527A1 (en) Semiconductor device
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
US6555898B2 (en) Dam structure for center-bonded chip package
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
TWI395304B (zh) 熱強化之半導體封裝體及其製造方法
KR19980066540A (ko) 캐리어프레이 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법
KR100289393B1 (ko) 비지에이반도체패키지용서브스트레이트및그제조방법
JP2000150543A (ja) 半導体装置の製造方法
JP2003086751A (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP3710942B2 (ja) 半導体装置の製造方法
JP4698658B2 (ja) 半導体チップ搭載用の絶縁基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee