KR19980066540A - 캐리어프레이 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법 - Google Patents
캐리어프레이 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법 Download PDFInfo
- Publication number
- KR19980066540A KR19980066540A KR1019970002153A KR19970002153A KR19980066540A KR 19980066540 A KR19980066540 A KR 19980066540A KR 1019970002153 A KR1019970002153 A KR 1019970002153A KR 19970002153 A KR19970002153 A KR 19970002153A KR 19980066540 A KR19980066540 A KR 19980066540A
- Authority
- KR
- South Korea
- Prior art keywords
- carrier frame
- substrate
- paddle
- grid array
- attaching
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 90
- 230000008569 process Effects 0.000 claims abstract description 81
- 229910000679 solder Inorganic materials 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000004382 potting Methods 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 11
- 239000008393 encapsulating agent Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 6
- 238000007650 screen-printing Methods 0.000 claims description 5
- 238000001721 transfer moulding Methods 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 229920001169 thermoplastic Polymers 0.000 claims description 3
- 239000004416 thermosoftening plastic Substances 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 캐리어프레이 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법에 관한 것으로, 종래에는 기존의 장비를 이용하여 패키지 어셈블리공정을 진행하지 못하여 새로운장비의 구입에 따른 제조원가가 상승하게 되는 문제점이 있었다. 본 발명은 캐리어프레이 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법은 기존의 리드프레임과 유사한 캐리어프래임을 이용할 수 있는 호환성을 갖게되어 새로운장비를 구입하지 않아도 되므로 제조원가를 절감할 수 있는 효과가 있다. 그리고, 전체공정의 자동화가 가능하고 고속작업이 가능하여 생산성이 향상되는 효과가 있다.
Description
본 발명은 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법에 관한 것으로, 특히 신규투자 없이 기존의 장비를 이용하여 공정을진행할 수 있도록 하는데 적합한 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법에 관한것이다.
일반적으로 고집적하된 다핀의 패키지를 생산하기 위하여 많은 업체들이 노력을 경주하고 있다. 그 대표적인 예로 서브스트레이트(SUBSTRATE)에 다수개의 솔더볼(SOLDER BALL)을 부착하여 외부단자로 이용하는 볼 그리드 어레이 패키지(BALL GRID ARRAY PACKAGE)가 소개되고 있으며, 이와 같은 볼 그리드 어레이 패키지는 서브스트레이트의 하면에 다수개의 솔더볼을 부착하고, 노에서 열을가하여 일시에 접착하는 방법으로 제조되어 생산성의 향상뿐아니라, 외부의 충격으로 부터 외부단자가 쉽게 변형되지 않는 장점이 있다. 또한, 반도체 칩의 고집적 및 고속화는 하이파워(HIGH POWER)에 대응 가능한 반도체 패키지의 필요성을 증가시키고 있으며, 다라서 볼 그리드 어레이 패키지에서도 열특성을 개선하기 위한 많은 노력이 이루어지고 있다. 상기와 같은 종래의 서브스트레이트 및 볼 그리드 어레이 패키지의 제조방법을 간단히 설명하면 다음과 같다.
도 1a 내지 1f는 종래 서브스트레이트의 제조방법을 보인 단면도이고, 도 2는 종래 서브스트레이트의 제조순서를 보인 공정도로서, 먼저 도 1a에 도시된 바와 같이 사각형의 알루미늄 원판(1)의 양면을 애노다이징(ANODIZING)하고, 도 1b에 도시된 것처럼 상기 알루미늄 원판(1)의 상면에 크롬(2)을 스퍼터링(SPUTTERING)하여 시드층(SEED LAYER)을 형성하며, 그 크롬(2)층의 상면에 포토레지스트(PHOTORESIST)(3)를 두껍게 도포한 후, 포토 디파인(PHOTO DEFINE)작업을 실시한다. 그런 다음, 도 1c에 도시된 바와 같이 상기 원판(1)의 상면에 형성된 크롬(2)의 상면에 구리(4), 니켈(5), 금(6) 도금을 실시한다. 그런 다음, 도 1d에 도시된 바와 같이 상기 원판(1)의 상면에 형성된 포토레지스트(3)를 스트립핑(STRIPPING)하여 제거하고, 크롬(2) 시드층을 에칭(ETCHING)한 다음, 솔더마스크(7)를 부분적으로 도포한다. 그런다음, 도 1f에 도시된 바와 같이 상기 원판(1)의 상면에 일정깊이의칩 캐비티(CHIP CAVITY)(8)를 가공한다. 그런 다음, 도 1f에 도시된 바와 같이 상기 원판(1)의 점선으로 표시된 부분을 커터(9)로 절단하여 각각의 유니트 서브스트레이트(UNIT SUBSTRATE)(10)로 다이싱(DICING)함으로서 원판(1)이 열방출기구가 되는 서브스트레이트가 완성된다.
이와 같이 완성된 서브스트레이트를 이용하여 패키지를 제조하는 방법을 간단히 설명하면 다음과 같다.
도 3a 내지 3는 종래 볼 그리드 어레이 패키지의 제조순서를 보인 단면도이고, 도 4는 종래 볼 그리드 어레이 패키지의 제조순서를 보인 공정도로서, 도시된 바와 같이 어셈블리공정을 진행하기 위해서는 도 5와 같은 다수개의 클립(11a)이 부착된 보트(11)에 도 6과 같이 상기 유니트 서브스트레이트(10)가 클립(11a)에 탑재되도록 설치한다. 이와 같이 하여 1개의 보트에 복수개의 유니트 서브스트레이트(10)를 설치하고, 도 3a와 같이 유니트 서브스트레이트(10)에 형성된 칩 캐비티(8)의 저면에 각각 칩(12)을 접착제(13)로 고정부착하는 다이본딩(DIE BONDING)을 실시하고, 도 3b와 같이 반도체 칩(12)의 상면에 형성된 다수개의 칩패드(미도시)와 유니트 서브스트레이트(10)에 형성된 패턴(미도시)을 각각 금속와이어(14)로 연결하는 와이어본딩(WIRE BONDING)을 실시하며, 도 3c와 같이 상기 유니트 서브스트레이트(10)의 상면에 디스팬서(15)를 이용하여 점도가 높은 액상봉지제로 일정 높이의 댐(DAM)(16)을 형성하는 댐 포밍(DAM FORMING)을 실시한다. 그런 다음, 도 3d에 도시된 바와 같이 상기 댐(16)의 내측에 디스팬서(15')를 이용하여 점도가 낮은 고분자를 채워서 봉지부(17)를 형성하는 포팅(POTTING)작업을 실시하고, 도 1e와 같이 상기 유니트 서브스트레이트(10)의 상면에 다수개의 솔더볼(18)을 부착하는 솔더볼어태치9SOLDER BALL ATTACH)작업을 실시한 다음, 리플로우 작업을 통하여 상기 다수개의 솔더볼(18)을 융착시키고, 리플로우 작업시 발생되는 잔류 플럭스(FLUX)를 제거하는 클리닝(CLEANING)작업을 실시한다. 그런 다음, 보트(11)에서 각각의 유니트 서브스트레이트(10)를 분리함으로서 볼 그리드 어레이 패키지가 완성된다.
그러나, 상기와 같은 종래 볼 그리드 어레이 패키지의 제조방법은 여러 가지 문제점을 가지고 있는 것이었다.
첫번째로, 상기 볼 그리드 어레이 패키지는 리드 프렘임(LEAD FRAME)을 이용하는 일반적인 패키지 제조방비에서는 적용할 수 없고, 도 5에 도시된 바와 같은 보트(11)를 이용하여 공정을 진행하는 새로운 장비를 이용하여야 하기 때문에 별도장비의 구입에 따른 제조원가가 증가하는 문제점이 있었다.
두 번째로, 클립(11a)이 구비된 보트(11)의 상면에 사람이 수작업으로 상기 유니트 서브스트레이트(10)를 탑재하여 공정을 진행하여야 하고, 또한 유니트 서브스트레이트(10)를 보트(11)에 설치한 후에도 어셈블리 공정의 진행시 보트(11)에서 서브스트레이트(10)의 이탈을 방지하기 위하여 공정진행속도를 낮추어야 하므로, 그로인한 생산성이 저하되는 문제점이 있었다.
본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않는 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 기존의 장비를 이용하여 어셈블리작업을 진행할 수 있도록 하여 원가를 절감할 수 있도록 하는데 적합한 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법을 제공함에 있다.
본 발명의 또다른 목적은 공정진행속도를 빠르게 진행할 수 있도록 하여 생산성을 향상시키도록 하는데 적합한 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법을 제공함에 있다.
도 1a 내지 1f는 종래 서브스트레이트의 제조방법을 보인 단면도.
도 2는 종래 서브스트레이트의 제조순서를 보인 공정도.
도 3a 내지 3는 종래 볼 그리드 어레이 패키지의 제조순서를 보인 단면도.
도 4는 종래 볼 그리드 어레이 패키지의 제조순서를 보인 공정도.
도 5는 종래 볼 그리드 어레이 패키지의 어셈블리 작업시 이용하는 보트를 보인 평면도 및 측면도.
도 6은 도 5의 보트에 공정진행시 유니트 서브스트레이트가 설치된 상태를 보인 평면도 및 정면도.
도 7은 본 발명 캐리어프레임의 구조를 보인 평면도.
도 8은 도 7의 변형예를 보인 평면도.
도 8는 도 7의 또다른 변형예를 보인 평면도 및 정면도.
도 11은 도 8의 캐리어 프레임을 이용하여 트랜스퍼몰딩이 실시되는 상태를 보인 단면도.
도 12는 본 발명 서브스트레이트의 구조를 보인 평면도.
도 13a 내지 13h는 본 발명 볼 그리드 어레이 패키지의 제조방법의 제1 실시예를 순차적으로 보인 단면도 및 평면도.
도 14는 제 1 실시예에 따른 제조순서를 보인 공정도.
도 15a 내지 15h는 본 발명 볼 그리드 어레이 패키지의 제조방법의 제2 실시예를 순차적으로 보인 단면도 및 평면도.
도 16은 제 2 실시예에 따른 제조순서를 보인 공정도.
도 17a 내지 17c는 본 발명의 캐리어프레임과 서브스트레이트를 원판형태로 제조하는 방법을 보인 평면도 및 단면도.
도 18은 도 17a 내지 17c의 제조순서를 보인 공정도.
* 도면의 주요 부분에 대한 부호의 설명
21,21' : 사이드레일, 22 : 패들, 23 : 연결부, 24 : 타이바, 25 : 단위 프레임, 26 : 캐리어 프레임, 27 ; 인식홀, 28 : 절단공, 29 : 얼라인 홀, 30 ; 수지주입공, 32,32' : 요철부, 41a : 관통공, 41 : 몸체, 42 : 연결바, 43 : 단위 기판, 44 : 얼라인 홀, 51 : 단품 기판, 53 : 칩, 54 : 금속와이어, 55 : 댐, 56 : 봉지부, 57 : 솔더볼, 61 : 단위 기판, 62 : 서브스트레이트
상기와 같은 본 발명의 목적을 달성하기 위하여 전,후방에 일정거리를 두고 사이드 레일이 형성되고, 그 사이드레일의 내측에는 패들이 형성되며, 그 패들의 양측에는 연결부가 형성되고, 상기 패들은 사이드레인과 연결부에 각각 타이바로 연결형성되어 구성되는 단위 프레임의 수개 연속넉으로 연결형성된 것을 특징으로 하는 캐리어프레임이 제공된다.
또한, 내측에 관통공이 형성되며 다층회로가 형성되는 사각형의 몸체와, 그 몸체의 전,하방 양단부에 형성되는 연결바로 구성되는 단우 기판이 수개 연속적으로 연결형성되는 것을 특지응로 하는 서브스트레이트가 제공된다.
또한, 캐리어프레임의 패들 상면 중앙에 관통공이 형성된 다층회로기판인 단품 기판을 각각 부착고정하는 접착공정을 수행하는 단계와, 상기 패들의 상면 중앙에 칩을 부착하는 다이본딩공정을 수행하는 단계와, 상기 칩의 상면에 형성된 다수개의 칩패드와 단품 기판의 패턴을 금속와이어로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 단품 기판의 상면에 일정 높이의 댐을 형성하는 댐포밍공정을 수행하는 단계와, 상기 댐의 내측에 칩과 금속와이어를 감싸도록 봉지제로 포팅하는 포팅공정을 수행하는 포팅공정을 수행하는 단계와, 상기 단품 기판의 상면에 다수개의 솔더볼을 부착하는 솔더볼어태치공정을 수행하는 단계와, 상기 솔더볼에 열을 가하여 융착시키는 리플로우공정을 수행하는 단계와, 상기 리플로우공정 진행시 발생하는 이물질을 제거하기 위한 클리닝공정을 수행하는 단계와, 상기 캐리어프레임의 연결부를 절단하는 싱귤레이션공정을 수행하는 단계를 순차적으로 진행하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조방법이 제공된다.
또한, 캐리어프레임의 패들 상면 중앙에 관통공이 형성된 다층회로기판인 단위 기판이 연속적으로 형성된 스트립상태의 서브스트레이트를 부착고정하는 접착공정을 수행하는 단계와, 상기 패들의 상면 중앙에 칩을 부착하는 다이본딩공정을 수행하는 단계와, 상기 칩의 상면에 형성된 다수개의 칩패드와 단위 기판의 패턴을 금속와이어로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 단위 기판의 상면에 일정 높이의 댐을 형성하는 댐포밍공정을 수행하는 단계와, 상기 댐의 내측에 침과 금속와이어를 감싸도록 봉지제로 포팅하는 포팅공정을 수행하는 포팅공정을 수행하는 단계와, 상기 단위 기판의 상면에 다수개의 솔더볼을 부착하는 솔더볼어태치공정을 수행하는 단계와, 사기 솔더볼에 열을 가하여 융착시키는 리플로우공정을 수행하는 단계와, 상기 리플로우공정 진행시 발생하는 이물질을 제거하기 위한 클리닝공정을 수행하는 단계와, 상기 캐리어프레임의 연결부와 서브스트레이트의 연결바를 절단하는 싱귤레이션공정을 수행하는 단계를 순차적으로 진행하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조방법이 제공된다.
이하, 상기와 같은 본 발명 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 7은 본 발명 캐리어프레임의 구조를 보인 평면도로서, 본 발명 캐리어프레임은 전,후방에 일정거리를 두고 사이드레일(21)(21')이 형성되고, 그 사이드레일(21(21')의 내측에는 패들(22)이 형성되며, 그 패들(22)의 양측에는 연결부(23)가 형성되고, 상기 패들(22)은 사이드레일(21)(21')과 연결부(23)에 각각 타이바(24)로 연결형성되어 구성되는 단위 프레임(25)이 수개 연속적으로 연결형성되어 구성된다.
그리고, 상기 사이드레일(21)(21') 상에는 공정진행시 장비가 캐리어프레임(26)의 위치를 인식하기 위한 다수개의 인식홀(27)이 일정간격으로 형성되어 있다.
또한, 상기 연결부(23) 상에는 절단이 용이하도록 절단공(28)이 각각 형성되어 있고, 상기 연결부(23) 중 캐리어프레임(26)의 양단부에 위치하는 연결부(23) 상에는 상대물의 접합시 위치를 얼라인 하기 위한 수개의 얼라인 홀(29)이 형성되어 있다.
도 8은 도 7의 변형예를 보인 평면도로서, 도시된 바와 같이, 캐리어프레임(26)의 기본적인 구조는 도 7과 동일하나, 여기서 상기 패들(22)의 일정부위에 수지주입공(30)을 가각 형성하고, 점선과 같은 수직게이트(31)를 통하여 트랜스퍼 몰딩을 수행하게 된다. 이와 같은 트랜스퍼 몰딩을 수행하기 위하여 금형의 내측에 캐리어프레임(26)이 위치한 상태가 도 11에 도시되어 있으며, 이와 같은 트랜스퍼 몰딩을 수행하게 되면 대폭적인 원가절감을 이루게 된다.
도 9는 도 7의 다른 변형예를 보인 평면도 및 정면도로서, 도시된 바와 같이, 상기 패들(22)의 상면에 에칭으로 다수개의 요철부(32)를 형성하여 패들(22)의 상면에 칩(미도시)를 부착시 접착력을 향상시킬 수 있다.
도 10은 도 7의 또다른 변형예를 보인 평면도 및 정면도로서, 상기 패들(22)의 하면에 에칭으로다수개의 요철부(32')를 형성하여 외부에 노출되는 패들(22)의 면적을 넓게 형성함으로서 열방출효과를 향상시킬 수 있다.
도 12는 본 발명 서브스트레이트의 구조를 보인 평면도로서, 도시된 바와 같이, 본 발명 서브스트레이트는 내측에 관통공(41a)이 형성되며 다층회로가 형성되는 사각형의 몸체(41)와, 그 몸체(41)의 전,후방 양단부에 형성되는 연결바(42)로 구성되는 단위 기판(43)이 수개 연속적으로 연결형성되어 구성된다.
상기 연결바(42) 상에는 상기 캐리어프레임(26)에 서브스트레이트(44)의 접합시 얼라인하기 위한 얼라인 홀(44)이 각각 형성되어 있다.
도 13a 내지 13h는 본 발명 볼 그리드 어레이 패키지의 제조방법의 제 1 실시예를 순차적으로 보인 단면도 및 평면도이고, 도 14는 제 1 실시예에 따른 제조순서르 보인 공정도이다.
도시된 바와 같이, 캐리어프레임(26)의 패들(22) 상면에 20~150㎛의 필름 또는 열경화/ 열가송성 에폭시를 실크 스크린 프린딩(SILK SCREEN PRINTING) 혹은 디스팬상(DISPENSING)공정을 이용하여 중앙에 관통공(41a)이 형성된 다층회로기판인 단품기판(51)을 각각 픽 앤 플레이스(PICK AND PLACE)공정으로 부착한 후, 100~400℃의 온도로 열압착/열경화시켜서 접착한다.
그런 다음, 상기와 같은 동작을 반복하여 수개의 단품 기판(51)이 부착된 캐리어프레임(26)을 다이본딩장비로 이동하여 패들(22)의 상면 중앙에 접착제(52)를 이용하여 칩(53)을 부착고정한다.
그런 다음, 상기 칩(534)의 상면에 형성된 다수개의 칩패드(미도시)와 단품 기판(51)의 패턴을 금속와이어(54)로 연결하는 와이어본딩을 실시한다.
상기와 같은 상태에서, 상기 단품 기판(51)의 상면에 주사기를 이용하여 점도가 높은 액상의 봉지제로 일정 높이의 댐(55)을 형성하는 댐포밍을 실시하고, 상기 댐(55)의 내측에 칩(53)과 금속와이어(54)를 감싸도록 봉지제로 포팅함으로서 봉지부(56)를 형성하는 포팅공정을 실시하며, 상기 단품 기판(51)의 상면에 다수개의 솔더볼(57)을 부착하는 솔더볼어태치공정을 실시하고, 상기 솔더볼(57)에 열을 가하여 융착시키는 리플로우공정을 실시하며, 상기 리플로우공정 진행시 발생하는 이물질을 제거하기 위한 클리닝공정을 실시하고, 상기캐리어프레임(26)의 연결부(23)를 절단하는 싱귤레이션공정을 실시하여 볼 그리드 어레이 패키지를 완성한다.
상기 캐리어프레임(26)의 두께는 0.5mm이하이며, 재질은 구리합금, 알루미늄합금, 얼로이42 등의 고열전도성 재질을 사용하는 것이 바람직하다.
도 15a 내지 15h는 본 발명 볼 그리드 어레이 패키지의 제조방법의 제 2 실시에를 순차적으로 보인 단면도 및 평면도이고, 도 16은 제 2 실시예에 따른 제조순서를 보인 공정도이다.
도시된 바와 같이, 캐리어프레임(26)의 패들(22) 상면에 20~150㎛ 필름 또는 열경화/열가소성 에폭시를 실크 스크린 프린팅(SILK SCREEN PRINTING) 혹은 디스팬싱(DISPENSING)공정을 이용하여 중앙에 관통공(41a)이 형성된 다층회로기판인 단위기판(61)이 연속적으로 형성된 스트립상태의 서브스트레이트(62)를 100~400℃의 온도로 열압착/열경화시켜서 접착한다.
그런 다음, 상기와 같은 스트립상태의 서브스트레이트(62)가 부착된 캐리어프레임(26)을 다이본딩장비로 이송하여 패들(22)의 상면 중앙에 접착제(52)을 이용하여 칩(53)을 부착하는 다이본딩을 실시하고, 상기 칩(53)의 상면에 형성된 다수개의 칩패드(미도시)와 단위 기판(61)의 패턴(미도시)을 금속와이어(54)로 연결하는 와이어본딩을 실시한다.
상기와 같은 상태에서, 상기 단위 기판(61)의 상면에 주사기를 이용하여 점도가 높은 액상의 봉지제로 일정 높이의 댐(55)을 형성하는 댐포밍을 실시하고, 상기 댐(55)의 내측에 칩(53)과 금속와이어(54)를 감싸도록 봉지제로 포팅함으로서 봉지부(56)를 형성하는 포팅공정을 실시하며, 상기 단위 기판(61)의 상면에 다수개의 솔더볼(57)을 부착하는 솔더볼어태치공정을 실시하고, 상기 솔더볼(57)에 열을 가하여 융착시키는 리플로우고정을 실시하며, 상기 리플로우공정 지행시 발생하는 이물질을 제거하기 위한 클리닝공정을 실시하고, 상기 캐리어프레임(26)의 연결부(23)와 서브스트레이트(62)의 연결바(63)을 동시에 절단하는 싱귤레이션공정을 실시하여 볼 그리드 어레이 패키지를 완성한다.
상기 캐리어프레임(26)의 두께는 0.5mm이하이며, 재질은 구리합금, 알루미늄합금, 얼로이42 등의 고열전도성 재질을 사용하는 것이 바람직하다.
도 17a 내지 17c는 본 발명의 캐리어프레임과 서브스트레이트를 원판형태로 제조하는 방법을 보인 평면도 및 단면도이고, 도 18은 도 17a 내지 17c의 제조순서를 보인 공정도이다.
먼저, 도 17a에 도시된 바와 같이, 캐리어 프레임(26)이 종,횡으로 복수개 형성되어 있는 원판 프레임(71)의 상면에 도 17b와 같이 서브스트레이트(62)가 종,횡으로 복수개 형성된 원판 서브스트레이트(72)를 위치시키고, 적층지구(73) 상에서 상기 원판 프레임(71)과 원판 서브스트레이트(72)의 사이에 도 17c와 같이 양측에 절연시트(74)이 구비된 인터페이스코아(75)를 설치하거나, 또는 20~150㎛의 필름을 개재시킨 다음, 100~400℃의 온도로 열압착/열경화시켜서 접착한다. 그런 다음, 낱개로 분리하여 단품으로 사용하거나, 상기 캐리어프레임(26)의 양단부에 형성된 연결부(23)와 서브스트레이트(62)의 양단부에 형성된 연결바(63)를 절단하여 스트립상태로 제조할 수도 있다.
이상에서 상세히 설명한 바와 같이 본 발명 캐리어프레임 치 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법은 기존의 리드프레임과 유사한 캐리어프레임을 이용하여 어셈블리공정을 진행하기 때문에 기존의 일반적인 패키지 제조장비를 이용할 수 있는 호환성을 갖게되어 새로운장비를 구입하지 않아도되므로 제조원가를 절감할 수 있는 효과가 있다. 그리고, 전체공정의 자동화가 가능하고 고속작업이 가능하여 생산성이 향상되는 효과가 있다.
Claims (17)
- 전,후방에 일정거리를 두고 사이드레일이 형성되고, 그 사이드레일의 내측에는 패들이 형성되며, 그 패들의 양측에는 연결부가 형성되고, 상기 패들은 사이드레일과 연결부에 각각 타이바로 연결 형성되어 구성되는 단위 프레임이 수개 연속적으로 연결형성된 것을 특징으로 하는 캐리어프렘임.
- 제 1항에 있어서, 상기 사이드레일 상에는 공정진행시 장비가 위치를 인식하기 위한 다수개의 인식홀이 일정간격으로 형성된 것을 특징으로 하는 캐리어프레임.
- 제 1항에 있어서, 상기 연결부 상에는 절단이 용이하도록 절단공이 각각 형성된 것을 특징으로 하는 캐리어 프레임.
- 제 1항 또는 제 3항에 있어서, 상기 연결부 중 양단부에 위치하는 연결부 상에는 상대물의 접합시 위치를 얼라인 하기 위한 수개의 얼라인 홀이 형성된 것을 특징으로 하는 캐리어 프레임.
- 제 1항에 있어서, 상기 패들의 일정부위에 수지주입공이 형성되어 트랜스퍼 몰딩을 수행할 수 있도록 한 것을 특징으로 하는 캐리어 프레임.
- 제 1항에 있어서, 상기 패들의 상면에 에칭으로 다수개의 요철부를 형성하여 패들의 접착력을 향상시키도록 한 것을 특징으로 하는 캐리어 프레임.
- 제 1항에 있어서, 상기 패들의 하면에 에칭으로 다수개의 요철부를 형성하여 열방출을 위한 외부면적을 넓게 형성한 것을 특징으로 하는 캐리어 프레임.
- 내측에 관통공이 형성되며 다층회로가 형성되는 사각형의 몸체와, 그 몸체의 전,후방 양단부에 형성되는 연결바로 구성되는 단위 기판이 수개 연속적으로 연결형성되는 것을 특징으로 하는 서브스트레이트.
- 제 8항에 있어서, 상기 연결바 상에는 상기 캐리어프레임에 접합시 얼라인하기 위한 얼라인 홀이 각각 형성된 것을 특징으로 하는 서브스트레이트.
- 캐리어프레임의 패들 상면 중앙에 관통공이 형성된 다층회로기판인 단품 기판을 각각 부착고정하는 접착공정을 수행하는 단계와, 상기 패들의 상면 중앙에 칩을 부착하는 다이본딩공정을 수행하는 단계와, 상기 칩의 상면에 형성된 다수개의 칩패드와 단품 기판의 패턴을 금속와이어로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 단품 기판의 상면에 일정 높이의 댐을 형성하는 댐포밍공정을 수행하는 단계와, 상기 댐의 내측에 칩과 금속와이어를 감싸도록 봉지제로 포팅하는 포팅공정을 수행하는 포팅공정을 수행하는 단계와, 상기 단품 기판의 상면에 다수개의 솔더볼을 부착하는 솔더볼어태치공정을 수행하는 단계와, 사기 솔더볼에 열을 가하여 융착시키는 리플로우공정을 수행하는 단계와, 상기 리플로우공정 진행시 발생하는 이물질을 제거하기 위한 클리닝공정을 수행하는 단계와, 상기 캐리어프레임의 연결부를 절단하는 싱귤레이션공정을 수행하는 단계를 순차적으로 진행하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조방법.
- 제 10항에 있어서, 상기 접착공정은 패들 상면에 20~150μm의 필름 또는 열경화/열가소성 에폭시를 실크 스크린 프린딩(SILK SCREEN PRINTING) 혹은 디스팬싱(DISPENSING)공정을 이용하여 중앙에 관통공이 형성된 다층회로기판인 단품기판을 각각 픽 앤 플레이스(PICK AND PLACE)공정으로 부착한 후, 100~400℃의 온도로 열압착/열경화시켜서 접착하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조방법.
- 제 10항에 있어서, 상기 캐리어프레임의 두께는 0.5mm이하인 것을 사용하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조방법
- 제 10항에 있어서, 상기 캐리어프레임의 재질은 구리합금, 알루미늄합금, 얼로이42 중 어느 하나를 사용하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조방법
- 캐리어프레임의 패들 상면 중앙에 관통공이 형성된 다층회로기판인 단위 기판이 연속적으로 형성된 스트립상태의 서브스트레이트를 부착고정하는 접착공정을 수행하는 단계와, 상기 패들의 상면 중앙에 칩을 부착하는 다이본딩공정을 수행하는 단계와, 상기 칩의 상면에 형성된 다수개의 칩패드와 단위 기판의 패턴을 금속와이어로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 단위 기판의 상면에 일정 높이의 댐을 형성하는 댐포밍공정을 수행하는 단계와, 상기 댐의 내측에 칩과 금속와이어를 감싸도록 봉지제로 포팅하는 포팅공정을 수행하는 포팅공정을 수행하는 단계와, 상기 단위 기판의 상면에 다수개의 솔더볼을 부착하는 솔더볼어태치공정을 수행하는 단계와, 상기 솔더볼에 열을 가하여 융착시키는 리플로우공정을 수행하는 단계와, 상기 리플로우공정 진행시 발생하는 이물질을 제거하기 위한 클리닝공정을 수행하는 단계와, 상기 캐리어프레임의 연결부와 서브스트레이트의 연결바를 절단하는 싱귤레이션공정을 수행하는 단계를 순차적으로 진행하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조방법.
- 제 14항에 있어서, 상기 접착공정은 캐리어프레임의 패들 상면에 20~150㎛의 필름 또는 열경화/열가소성 에폭시를 실크 스크린 프린딩(SILK SCREEN PRINTING) 혹은 디스팬싱(DISPENSING)공정을 이용하여 중앙에 관통공이 형성된 다층회로기판인 단위 기판이 연속적으로 형성된 스트립상태의 서브스트레이트를 100~400℃의 온도로 열압착/열경화시켜서 접착하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조방법.
- 제 14항에 있어서, 상기 캐리어프레임의 두께는 0.5mm이하인 것을 사용하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조방법.
- 제 14항에 있어서, 상기 캐리어프레임의 재질은 구리합금, 알루미늄합금, 얼로이42 중 어느 하나를 사용하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조방법
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970002153A KR100214552B1 (ko) | 1997-01-25 | 1997-01-25 | 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법 |
US09/010,149 US6114760A (en) | 1997-01-25 | 1998-01-21 | Ball grid array (BGA) semiconductor package member |
JP10012342A JP2958692B2 (ja) | 1997-01-25 | 1998-01-26 | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970002153A KR100214552B1 (ko) | 1997-01-25 | 1997-01-25 | 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980066540A true KR19980066540A (ko) | 1998-10-15 |
KR100214552B1 KR100214552B1 (ko) | 1999-08-02 |
Family
ID=19495524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970002153A KR100214552B1 (ko) | 1997-01-25 | 1997-01-25 | 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6114760A (ko) |
JP (1) | JP2958692B2 (ko) |
KR (1) | KR100214552B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100485111B1 (ko) * | 2002-07-31 | 2005-04-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100374150B1 (ko) * | 1999-11-01 | 2003-03-03 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 운반용 캐리어 |
US6838766B2 (en) | 2000-03-21 | 2005-01-04 | Sanyo Electric Co., Ltd. | Semiconductor device |
JP2002092575A (ja) * | 2000-09-19 | 2002-03-29 | Mitsubishi Electric Corp | 小型カードとその製造方法 |
US6537848B2 (en) * | 2001-05-30 | 2003-03-25 | St. Assembly Test Services Ltd. | Super thin/super thermal ball grid array package |
SG109495A1 (en) * | 2002-04-16 | 2005-03-30 | Micron Technology Inc | Semiconductor packages with leadfame grid arrays and components and methods for making the same |
US6903449B2 (en) * | 2003-08-01 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having chip on board leadframe |
JP4544624B2 (ja) * | 2004-09-28 | 2010-09-15 | ローム株式会社 | 金属製端子板付きハイブリッド回路基板を製造するための素材基板及びハイブリッド回路基板を製造する方法 |
TWI235465B (en) * | 2004-10-28 | 2005-07-01 | Advanced Semiconductor Eng | Multi-row substrate strip and method for manufacturing the same |
US20080054490A1 (en) * | 2006-08-31 | 2008-03-06 | Ati Technologies Inc. | Flip-Chip Ball Grid Array Strip and Package |
JP5155890B2 (ja) * | 2008-06-12 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN103426776A (zh) * | 2013-07-09 | 2013-12-04 | 上海百嘉电子有限公司 | 智能卡载带的制造方法 |
KR101479248B1 (ko) * | 2014-05-28 | 2015-01-05 | (주) 씨앤아이테크놀로지 | 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치 |
US11398417B2 (en) | 2018-10-30 | 2022-07-26 | Stmicroelectronics, Inc. | Semiconductor package having die pad with cooling fins |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4949161A (en) * | 1988-12-23 | 1990-08-14 | Micron Technology, Inc. | Interdigitized leadframe strip |
JP2636777B2 (ja) * | 1995-02-14 | 1997-07-30 | 日本電気株式会社 | マイクロプロセッサ用半導体モジュール |
US5570271A (en) * | 1995-03-03 | 1996-10-29 | Aavid Engineering, Inc. | Heat sink assemblies |
KR0178255B1 (ko) * | 1995-11-17 | 1999-03-20 | 황인길 | Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법 |
US5859475A (en) * | 1996-04-24 | 1999-01-12 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array |
-
1997
- 1997-01-25 KR KR1019970002153A patent/KR100214552B1/ko not_active IP Right Cessation
-
1998
- 1998-01-21 US US09/010,149 patent/US6114760A/en not_active Expired - Lifetime
- 1998-01-26 JP JP10012342A patent/JP2958692B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100485111B1 (ko) * | 2002-07-31 | 2005-04-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
Also Published As
Publication number | Publication date |
---|---|
JP2958692B2 (ja) | 1999-10-06 |
JPH10214921A (ja) | 1998-08-11 |
US6114760A (en) | 2000-09-05 |
KR100214552B1 (ko) | 1999-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7414319B2 (en) | Semiconductor chip assembly with metal containment wall and solder terminal | |
US7396703B1 (en) | Method of making a semiconductor chip assembly with a bumped terminal and a filler | |
US7833827B1 (en) | Method of making a semiconductor chip assembly with a bumped terminal, a filler and an insulative base | |
US7015128B1 (en) | Method of making a semiconductor chip assembly with an embedded metal particle | |
US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
US7750483B1 (en) | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal | |
US7064012B1 (en) | Method of making a semiconductor chip assembly with a pillar and a routing line using multiple etch steps | |
CN103367300B (zh) | 引线框、半导体装置以及引线框的制造方法 | |
US7232706B1 (en) | Method of making a semiconductor chip assembly with a precision-formed metal pillar | |
US7190080B1 (en) | Semiconductor chip assembly with embedded metal pillar | |
US7232707B1 (en) | Method of making a semiconductor chip assembly with an interlocked contact terminal | |
US7319265B1 (en) | Semiconductor chip assembly with precision-formed metal pillar | |
KR20040028799A (ko) | 반도체 패키지의 제조법 및 반도체 패키지 | |
CN101611484A (zh) | 无引脚半导体封装及其制造方法 | |
KR100214552B1 (ko) | 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법 | |
KR100728855B1 (ko) | 회로 장치의 제조 방법 | |
US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
US7094676B1 (en) | Semiconductor chip assembly with embedded metal pillar | |
US7132741B1 (en) | Semiconductor chip assembly with carved bumped terminal | |
KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
US8513786B2 (en) | Pre-bonded substrate for integrated circuit package and method of making the same | |
US6368893B1 (en) | Method of fabricating semiconductor device | |
US7071089B1 (en) | Method of making a semiconductor chip assembly with a carved bumped terminal | |
US6326232B1 (en) | Method of fabricating semiconductor device | |
JPH0936155A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |