DE102017210901A1 - Halbleitervorrichtung und Verfahren einer Fertigung derselben - Google Patents

Halbleitervorrichtung und Verfahren einer Fertigung derselben Download PDF

Info

Publication number
DE102017210901A1
DE102017210901A1 DE102017210901.7A DE102017210901A DE102017210901A1 DE 102017210901 A1 DE102017210901 A1 DE 102017210901A1 DE 102017210901 A DE102017210901 A DE 102017210901A DE 102017210901 A1 DE102017210901 A1 DE 102017210901A1
Authority
DE
Germany
Prior art keywords
semiconductor device
sealing resin
connection
port
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017210901.7A
Other languages
English (en)
Other versions
DE102017210901B4 (de
Inventor
Yuji Iwai
Katsumi Miyawaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017210901A1 publication Critical patent/DE102017210901A1/de
Application granted granted Critical
Publication of DE102017210901B4 publication Critical patent/DE102017210901B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung weist einen Leiterrahmen, der einen ersten Anschluss und einen zweiten Anschluss für eine Masseverbindung aufweist, ein Versiegelungsharz, welches den Leiterrahmen bedeckt, ein exponiertes Teil, welches ein Teil des zweiten Anschlusses ist und von dem Versiegelungsharz exponiert ist, und ein leitfähiges Material, welches die Oberfläche des Versiegelungsharzes bedeckt und den zweiten Anschluss an dem exponierten Teil berührt, auf.

Description

  • Hintergrund der Erfindung
  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren einer Fertigung derselben und genauer auf die Halbleitervorrichtung, die für eine Verwendung als eine Hochfrequenzelektronikkomponente geeignet ist, und das Verfahren einer Fertigung derselben.
  • Stand der Technik
  • Die offengelegte, japanische Patentveröffentlichung Nr. 2013-197209 offenbart eine Halbleitervorrichtung, welche durch ein Versiegelungsharz versiegelt ist. In dieser Halbleitervorrichtung ist eine Abschirmungsfunktion gegen elektromagnetische Wellen durch ein Bedecken der Oberfläche des Versiegelungsharzes mit einem leitfähigen Material vorgesehen. Um die Abschirmungsfunktion zu erhalten, ist das leitfähige Material mit einer Masse verbunden.
  • In der Struktur, die in der offengelegten, japanischen Patentveröffentlichung Nr. 2013-197209 gezeigt ist, ist ein Leiter für eine Masseverbindung in einem äußeren Seitenbereich von Anschlüssen angeordnet, welche durch eine Halbleitervorrichtung eingeschlossen werden, um das leitfähige Material mit der Masse zu verbinden. In dieser Struktur muss die Größe des Chips ausgeweitet werden, um den Leiter anzuordnen. Dies verhindert ein Verkleinern der Halbleitervorrichtung.
  • Zusammenfassung
  • Die vorliegende Erfindung ist angefertigt worden, um das vorstehend genannte Problem zu lösen, und eine erste Aufgabe der Erfindung ist, eine Halbleitervorrichtung zu erhalten, welche durch ein Versiegelungsharz versiegelt ist und eine Abschirmungsfunktion gegen elektromagnetische Wellen aufweist, wobei die Halbleitervorrichtung ein Verkleinern ermöglicht.
  • Eine zweite Aufgabe der Erfindung ist, ein Verfahren einer Fertigung einer Halbleitervorrichtung zu erhalten, welche durch ein Versiegelungsharz versiegelt ist und eine Abschirmungsfunktion gegen elektromagnetische Wellen aufweist, wobei die Halbleitervorrichtung ein Verkleinern ermöglicht.
  • Die Merkmale und Vorteile der vorliegenden Erfindung können wie folgt zusammengefasst werden.
  • Gemäß der ersten Erfindung weist eine Halbleitervorrichtung einen Leiterrahmen, der einen ersten Anschluss und einen zweiten Anschluss für eine Masseverbindung aufweist, ein Versiegelungsharz, welches den Leiterrahmen bedeckt, ein exponiertes Teil, welches ein Teil des zweiten Anschlusses ist und von dem Versiegelungsharz exponiert ist, und ein leitfähiges Material, welches die Oberfläche des Versiegelungsharzes bedeckt und den zweiten Anschluss an dem exponierten Teil berührt, auf.
  • Gemäß der zweiten Erfindung weist ein Verfahren einer Fertigung einer Halbleitervorrichtung einen Versiegelungsschritt für ein Bedecken eines Leiterrahmens, der einen ersten Anschluss und einen zweiten Anschluss für eine Masseverbindung aufweist, durch ein Versiegelungsharz, sodass ein exponiertes Teil in dem zweiten Anschluss ausgebildet wird, welches von dem Versiegelungsharz exponiert ist, und einen Schritt für ein Ausbilden eines leitfähigen Materials für ein Aufbringen des leitfähigen Materials auf der Oberfläche des Versiegelungsharzes, sodass das leitfähige Material den zweiten Anschluss an dem exponierten Teil berührt, auf.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung klarer ersichtlich.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 2 ist eine Draufsicht der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 3 ist eine Ansicht, die das Verfahren einer Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung erklärt.
  • 4A ist eine Querschnittsansicht an einem ersten Anschlussteil, die einen Zustand zeigt, in welchem ein Teilsägen ausgeführt worden ist.
  • 4B ist eine Querschnittsansicht an einem zweiten Anschlussteil, die einen Zustand zeigt, in welchem ein Teilsägen ausgeführt worden ist.
  • 4C ist eine Querschnittsansicht an dem ersten Anschlussteil, die einen Zustand zeigt, in welchem ein leitfähiges Material ausgebildet ist.
  • 4D ist eine Querschnittsansicht an dem zweiten Anschlussteil, die einen Zustand zeigt, in welchem das leitfähige Material ausgebildet ist.
  • 5 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 6 ist eine Draufsicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • 7 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • 8 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
  • 9 ist eine Draufsicht eines Leiterrahmens gemäß der vierten Ausführungsform der vorliegenden Erfindung.
  • 10 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
  • 11 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung und ein Verfahren einer Fertigung derselben gemäß einer Ausführungsform der vorliegenden Erfindung werden mit Bezug auf die begleitenden Zeichnungen beschrieben. Komponenten, die identisch sind oder zueinander korrespondieren, werden durch die gleichen Bezugszeichen identifiziert, und eine wiederholte Beschreibung derselben wird in einigen Fällen vermieden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. 2 ist eine Draufsicht der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform weist einen Leiterrahmen 20 auf. Der Leiterrahmen 20 weist einen ersten Anschluss 23 und einen zweiten Anschluss 22 auf. Der erste und zweite Anschluss 23, 22 sind an einem Ende 11 der Halbleitervorrichtung 100 angeordnet. Der zweite Anschluss 22 ist höher als der erste Anschluss 23. Der zweite Anschluss 22 ist ein Masseanschluss für eine Masseverbindung. Währenddessen können, wie in 2 gezeigt, obwohl der erste und zweite Anschluss 23, 22 in der vorliegenden Ausführungsform abwechselnd angeordnet sind, der erste und zweite Anschluss 23, 22 eine unterschiedliche Anordnung und unterschiedliche Zahlen aufweisen.
  • Der Leiterrahmen 20 weist eine Die-Kontaktstelle 21 in dem Zentrum für ein Anbringen eines Halbleiter-Chips 12 auf. Der Halbleiter-Chip 12 und ein Schaltungssubstrat 14 sind an der Oberfläche der Die-Kontaktstelle 21 durch einen Verbinder 16 befestigt. Der Halbleiter-Chip 12 und das Schaltungssubstrat 14 sind durch einen Draht 18 verbunden. Außerdem sind der Halbleiter-Chip 12 und das Schaltungssubstrat 14 durch den Draht 18 mit dem ersten Anschluss 23 verbunden. Das Schaltungssubstrat 14 ist ein dielektrisches Substrat wie Keramik oder Glasepoxid, auf welchem zum Beispiel eine Metallverdrahtung ausgebildet ist. Das Schaltungssubstrat 14 kann auch ein Halbleitersubstrat wie Galliumarsenid, ein Glassubstrat oder Silizium sein, auf welchem eine Metallverdrahtung ausgebildet ist. Insbesondere in dem Fall eines Verwendens des Halbleitersubstrats können aktive Elemente bis auf aktive Elemente, die auf dem Halbleiter-Chip 12 ausgebildet sind, auf dem Schaltungssubstrat 14 integriert sein.
  • Der Leiterrahmen 20 ist durch ein Versiegelungsharz 30 bedeckt. Die Oberfläche des Versiegelungsharzes 30 ist durch ein leitfähiges Material 40 bedeckt. Währenddessen sind das Versiegelungsharz 30 und das leitfähige Material 40 in 2 zur Vereinfachung weggelassen. Der Leiterrahmen 20, das Versiegelungsharz 30 und das leitfähige Material 40 bilden ein Gehäuse 10. In der vorliegenden Ausführungsform ist das Gehäuse ein QFN-(Quad-Flat-No-Lead-)Gehäuse.
  • Weiter ist eine Kerbe in dem zweiten Anschluss 22 an dem Ende 11 vorgesehen. Aus diesem Grund weist der zweite Anschluss 22 einen dünnen Bereich an dem Ende 11 auf. Der zweite Anschluss 22 ist auch in seinem dünnen Bereich an dem Ende 11 höher als der erste Anschluss 23. Das Versiegelungsharz 30 weist ein dünnes Wandteil 50 an dem Ende 11 auf. An dem Ende 11 ist die Höhe des dünnen Wandteils 50 gleich der Höhe des zweiten Anschlusses 22 und höher als diejenige des ersten Anschlusses 23. Deshalb wird der erste Anschluss 23 durch das Versiegelungsharz 30 bedeckt. Außerdem ist an dem Ende 11 ein exponiertes Teil 24 ausgebildet, in welchem ein Teil des zweiten Anschlusses 22 von dem Versiegelungsharz 30 exponiert ist. Das exponierte Teil 24 und das dünne Wandteil 50 sind an dem Ende 11 so ausgebildet, dass sie die Die-Kontaktstelle 21 umgeben. An dem Ende 11 ist das leitfähige Material 40 so ausgebildet, dass es die Oberfläche des dünnen Wandteils 50 und das exponierte Teil 24 bedeckt. Gleichzeitig berührt der zweite Anschluss 22 das leitfähige Material 40 in dem exponierten Teil 24.
  • Nun wird ein Verfahren einer Fertigung der Halbleitervorrichtung 100 beschrieben. Zuerst wird ein Schritt für ein Ausbilden der Anschlüsse ausgeführt. Der Schritt für das Ausbilden der Anschlüsse ist ein Schritt, in welchem der erste und zweite Anschluss 23, 22 so ausgebildet werden, dass der zweite Anschluss 22 höher ist als der erste Anschluss 23. In dem Schritt für das Ausbilden der Anschlüsse wird ein Teilätzen auf den ersten Anschluss 23 ausgeführt. Somit ist der zweite Anschluss 22 höher als der erste Anschluss 23.
  • Dann werden der Halbleiter-Chip 12 und das Schaltungssubstrat 14 durch einen Verbinder 16 an der Oberfläche der Die-Kontaktstelle 21 befestigt. Als Nächstes werden der Halbleiter-Chip 12, das Schaltungssubstrat 14 und der erste Anschluss 23 durch Drähte 18 verdrahtet. Als Nächstes wird ein Versiegelungsschritt ausgeführt. In dem Versiegelungsschritt wird zuerst der Leiterrahmen 20 durch das Versiegelungsharz 30 bedeckt. Dies ermöglicht einen Schutz des Halbleiter-Chips 12 gegen Fremdkörper und eine externe Kraft.
  • Als Nächstes wird ein Schritt für ein Teilsägen ausgeführt. 3 ist eine Ansicht, die das Verfahren der Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung erklärt. Währenddessen sind das Versiegelungsharz 30 und das leitfähige Material 40 in 3 für eine Vereinfachung weggelassen. In dem Schritt für das Teilsägen, wird das Teilsägen so ausgeführt, dass die Halbleitervorrichtung 100 und das Ende 11 der Halbleitervorrichtung 100 umschlossen werden. Hierbei bedeutet Teilsägen, dass ein Sägen der Halbleitervorrichtung 100 bis zu einer Tiefe ausgeführt wird, bei der die Halbleitervorrichtung 100 nicht ausgesägt wird. Als eine Folge ist eine Kerbe in der Halbleitervorrichtung 100 an der äußeren Seite einer durchgehenden Linie 25, die in 3 gezeigt ist, vorgesehen.
  • In der vorliegenden Ausführungsform wird das Teilsägen der Halbleitervorrichtung 100 bis zu einer Tiefe ausgeführt, bei der ein Teil des Versiegelungsharzes 30 und ein Teil des zweiten Anschlusses 22 ausgesägt werden, während das Sägen den ersten Anschluss 23 nicht erreicht. Daher hält das Teilsägen den ersten Anschluss 23 bedeckt und exponiert den zweiten Anschluss 22 von dem Versiegelungsharz 30. Außerdem wird das dünne Wandteil 50 in dem Versiegelungsharz 30 durch das Teilsägen bereitgestellt.
  • 4A ist eine Querschnittsansicht an einem ersten Anschlussbereich, die einen Zustand zeigt, in welchem das Teilsägen ausgeführt worden ist. In dem Schritt für das Teilsägen wird die Halbleitervorrichtung 100 bis zu einer Tiefe gesägt, in welcher das Sägen die Oberfläche des ersten Anschlusses 23 nicht erreicht. Deshalb ist der erste Anschluss 23 auch an dem Ende 11 durch das Versiegelungsharz 30 bedeckt.
  • 4B ist eine Querschnittsansicht an dem zweiten Anschlussbereich, die den Zustand zeigt, in welchem das Teilsägen ausgeführt worden ist. In dem Schritt für das Teilsägen werden ein Teil der Oberfläche und die Seite des zweiten Anschlusses 22 ausgesägt. Als eine Folge wird ein exponiertes Teil 24 ausgebildet, in welchem ein Teil des zweiten Anschlusses 22 von dem Versiegelungsharz 30 exponiert ist. Entsprechend werden das exponierte Teil 24 und das dünne Wandteil 50 so ausgebildet, dass sie die Die-Kontaktstelle 21 an dem Ende 11 der Halbleitervorrichtung 100 umgeben.
  • Als Nächstes wird ein Schritt für ein Ausbilden des leitfähigen Materials ausgeführt. In dem Schritt für das Ausbilden des leitfähigen Materials wird das leitfähige Material 40 auf die Oberfläche des Versiegelungsharzes 30 und das exponierte Teil 24 aufgetragen. 4C ist eine Querschnittsansicht an dem ersten Anschlussbereich 23, die einen Zustand zeigt, in welchem das leitfähige Material ausgebildet ist. Der erste Anschluss 23 ist durch das Versiegelungsharz 30 bedeckt. Deshalb berührt der erste Anschluss 23 das leitfähige Material 40 nicht. 4D ist eine Querschnittsansicht an dem zweiten Anschlussbereich, die den Zustand zeigt, in welchem das leitfähige Material ausgebildet ist. Der zweite Anschluss 22 ist von dem Versiegelungsharz 30 an dem exponierten Teil 24 exponiert. Folglich berührt das leitfähige Material 40 den zweiten Anschluss 22 an dem exponierten Teil 24. Als Nächstes wird ein vollständiges Sägen ausgeführt, sodass es die Halbleitervorrichtung 100 umfasst. Als eine Folge werden die Halbleitervorrichtungen 100 in Stücke getrennt. In dem Schritt für das Ausbilden des leitfähigen Materials wird das leitfähige Material 40 durch ein Sputter-Verfahren ausgebildet, das ein Metall wie Au, Ag, Cu und Ni-Chrome verwendet. Das leitfähige Material 40 kann auch durch ein Metallaufdampfverfahren unter Verwendung von Au, Ag, Cu und Ni-Chrome ausgebildet werden. Das leitfähige Material 40 kann auch durch ein Sinter-Verfahren von hyperfeinen Metallpartikeln wie Ag und Cu ausgebildet werden. Das leitfähige Material 40 kann auch durch Beschichten unter Verwendung von Au, Ag, Cu, Pd, usw. ausgebildet werden. Das leitfähige Material 40 kann auch durch Einsetzen von leitfähigen Polymeren wie einem leitfähigen Fluorharz ausgebildet werden. Das leitfähige Material 40 kann auch durch Einsetzen einer Metallpulverpaste unter Verwendung von Ag, Cu, Pd, usw. ausgebildet werden.
  • In der Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform ist die Oberfläche des Gehäuses 10 durch das leitfähige Material 40 bedeckt. Das leitfähige Material 40 berührt den zweiten Anschluss 22 an dem exponierten Teil 24. Der zweite Anschluss 22 ist ein Masseanschluss für ein Verbinden der Halbleitervorrichtung 100 mit einer Masse. Somit wird, wenn die Halbleitervorrichtung 100 implementiert wird, das leitfähige Material 40 über den zweiten Anschluss 22 mit einer Masse verbunden. Deshalb wird das leitfähige Material 40 eine Abschirmungsfunktion gegen elektromagnetische Wellen aufweisen.
  • Weiter ist in der vorliegenden Ausführungsform das leitfähige Material 40 auch auf der Oberfläche der Kerbe aufgebracht, welche durch das Ausführen des Teilsägens ausgebildet wird. Deshalb ist, wie in 1 gezeigt, ein Ausbilden des leitfähigen Materials 40 auch auf der Seite des Gehäuses 10 möglich. Deswegen ist die Abschirmungsfunktion auch auf der Seite des Gehäuses 10 gegeben. Folglich wird verglichen mit einem Fall, in welchem das leitfähige Material 40 nur auf der oberen Oberfläche des Gehäuses ausgebildet ist, eine Verbesserung der Abschirmfunktion ermöglicht. Außerdem ist der erste Anschluss 23 selbst nach dem Ausführen des Schritts für das Teilsägen durch das Versiegelungsharz 30 bedeckt. Aus diesem Grund werden, selbst wenn die Oberfläche der Kerbe durch das leitfähige Material 40 bedeckt ist, der erste Anschluss 23 und das leitfähige Material 40 nicht kurzgeschlossen.
  • In einem Hochfrequenzschaltungsmodul können elektromagnetische Wellen, welche durch eine Hochfrequenzelektronikkomponente emittiert werden, die in dem Gehäuse implementiert ist, nach außen dringen. Außerdem kann eine Beeinträchtigung der Hochfrequenzelektronikkomponente von elektromagnetischen Wellen auftreten, welche von der Außenseite des Gehäuses eindringen. Als ein Verfahren für ein Unterdrücken dieses Effekts von elektromagnetischen Wellen ist ein Verwenden eines Metallstrukturgehäuses denkbar, welches hauptsächlich aus Metall aufgebaut ist. Das Metallstrukturgehäuse ist jedoch teurer als ein Formharzversiegelungsgehäuse. Im Gegensatz dazu ist das Gehäuse 10 in der vorliegenden Ausführungsform ein QFN-Gehäuse, welches durch ein Formharz versiegelt ist. In der vorliegenden Ausführungsform ist das QFN-Gehäuse, welches mit einem Formharz versiegelt ist, durch das leitfähige Material 40 bedeckt, um die Abschirmungsfunktion gegen elektromagnetische Wellen zu erhalten. Somit wird ein Erhalten der Abschirmungsfunktion gegen elektromagnetische Wellen bei geringen Kosten ermöglicht.
  • Außerdem ist als ein Verfahren für eine Masseverbindung des leitfähigen Materials, welches ein Versiegelungsharz bedeckt, eine Struktur denkbar, in welcher ein Leiter für eine Masseverbindung in einem äußeren Seitenbereich von Anschlüssen angeordnet ist, welche in einer Halbleitervorrichtung enthalten sind, wodurch der Leiter und das leitfähige Material verbunden werden. In diesem Fall muss die Größe des Chips ausgeweitet werden, um den Leiter anzuordnen. Im Gegensatz dazu ermöglicht die Halbleitervorrichtung 100 gemäß der vorliegenden Erfindung, dass das leitfähige Material 40 und eine Masse durch den zweiten Anschluss 22 verbunden werden. Der zweite Anschluss 22 berührt das leitfähige Material 40 an dem exponierten Teil 24, welches auf der Oberfläche des zweiten Anschlusses 22 ausgebildet ist. Aus diesem Grund braucht die Größe des Chips nicht ausgeweitet zu werden, um das leitfähige Material 40 mit einer Masse zu verbinden. Deshalb kann ein Ansteigen der Größe des Chips für ein Anstreben der Abschirmungsfunktion kontrolliert werden. Dies ermöglicht ein Verkleinern der Halbleitervorrichtung 100.
  • In der vorliegenden Ausführungsform wurde ein Teilsägen an dem gesamten Umfang der Halbleitervorrichtung 100 ausgeführt, um so die Halbleitervorrichtung 100 zu umfassen. Als eine Variation der vorliegenden Ausführungsform kann ein Bereich, in welchem das Teilsägen ausgeführt wird, nicht der gesamte Umfang sein, solange das exponierte Teil 24, welches von dem Versiegelungsharz 30 exponiert ist, in dem zweiten Anschluss 22 ausgebildet ist. Zum Beispiel kann das Teilsägen nur an einer bis drei Seiten des Umfangs des Versiegelungsharzes 30 ausgeführt werden. Außerdem sind in der vorliegenden Ausführungsform der Halbleiter-Chip 12 und das Schaltungssubstrat 14 auf der Die-Kontaktstelle 21 angebracht. Diesbezüglich braucht das Schaltungssubstrat 14 nicht auf der Die-Kontaktstellen 21 angebracht zu sein, solange der Halbleiter-Chip 12 darauf angebracht ist. In diesem Fall sind das exponierte Teil 24 und das dünne Wandteil 50 so ausgebildet, dass sie den Halbleiter-Chip 12 umgeben. Weiter können andere Schaltungskomponenten als der Halbleiter-Chip 12 und das Schaltungssubstrat 14 auf der Die-Kontaktstelle 21 angebracht sein.
  • Zweite Ausführungsform
  • 5 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Eine Halbleitervorrichtung 200 gemäß der vorliegenden Ausführungsform weist einen Leiterrahmen 220 auf. Der Leiterrahmen 220 weist einen ersten Anschluss 23 und einen zweiten Anschluss 222 auf. Der zweite Anschluss 222 weist einen dritten Anschluss 228 und ein leitfähiges Stück 226 auf, welches auf der Oberfläche des dritten Anschlusses 228 angeordnet ist. Der dritte Anschluss 228 weist die gleiche Höhe auf wie diejenige des ersten Anschlusses 23. Folglich ist der zweite Anschluss 222 höher als der erste Anschluss 23. Der dritte Anschluss 228 ist ein Masseanschluss zum Verbinden mit einer Masse.
  • Der Leiterrahmen 220 ist durch ein Versiegelungsharz 230 bedeckt. Das Versiegelungsharz 230 weist ein dünnes Wandteil 250 an einem Ende 211 der Halbleitervorrichtung 200 auf. An dem Ende 211 ist die Höhe des dünnen Wandteils 250 gleich der Höhe des zweiten Anschlusses 222 und höher als diejenigen des ersten Anschlusses 23 und des dritten Anschlusses 228. Deshalb ist der erste Anschluss 23 so angeordnet, dass er durch das Versiegelungsharz 230 bedeckt ist. Außerdem ist an dem Ende 211 ein exponiertes Teil 224 ausgebildet, in welchem ein Teil des leitfähigen Stücks 226 von dem Versiegelungsharz 230 exponiert ist. An dem exponierten Teil 224 berührt der zweite Anschluss 222 das leitfähige Material 240.
  • 6 ist eine Draufsicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung. Das Versiegelungsharz 230 und das leitfähige Material 240 sind in 6 zur Vereinfachung weggelassen. Während in der vorliegenden Ausführungsform die Halbleitervorrichtung 200 einen zweiten Anschluss 222 eins zu eins in ihren entgegengesetzten Seiten aufweist, können die zweiten Anschlüsse 222 eine unterschiedliche Anordnung und unterschiedliche Zahlen aufweisen.
  • Nun wird ein Verfahren einer Fertigung der Halbleitervorrichtung 200 beschrieben. Zuerst wird ein Schritt für ein Ausbilden der Anschlüsse ausgeführt. In der vorliegenden Ausführungsform wird ein Teilätzen in Richtung des ersten und dritten Anschlusses 23, 228 in dem Schritt für das Ausbilden der Anschlüsse ausgeführt. Als eine Folge werden der erste und dritte Anschluss 23, 228 in der gleichen Höhe ausgebildet. Als Nächstes wird das leitfähige Stück 226 auf der Oberfläche des dritten Anschlusses 228 angebracht. Das leitfähige Stück 226 wird durch einen Verbinder auf der Oberfläche des dritten Anschlusses 228 fixiert. Als eine Folge wird der zweite Anschluss 222 ausgebildet. Hierbei kann das Fixieren des leitfähigen Stücks 226 in einem Schritt ausgeführt werden, in welchem der Halbleiter-Chip 12 und das Schaltungssubstrat 14 an der Die-Kontaktstelle 21 fixiert werden.
  • Anschließende Vorgänge sind die gleichen wie diejenigen der ersten Ausführungsform. Währenddessen wird in dem Schritt für das Teilsägen ein Teilsägen bis zu einer Tiefe ausgeführt, bei der der erste Anschluss 23 bedeck gehalten wird, während der zweite Anschluss 222 exponiert wird wie in der ersten Ausführungsform. Aus diesem Grund werden in dem Schritt für das Teilätzen ein Teil des Versiegelungsharzes 230 und ein Teil des leitfähigen Stücks 226 ausgesägt. Entsprechend werden das exponierte Teil 224 und das dünne Wandteil 250 so ausgebildet, dass sie die Die-Kontaktstelle 21 an dem Ende 211 der Halbleitervorrichtung 200 umgeben.
  • Außerdem sind in der vorliegenden Ausführungsform die obere Oberfläche des Versiegelungsharzes 230 und die Oberfläche der Kerbe durch das leitfähige Material 240 bedeckt wie in der ersten Ausführungsform. Wenn die Halbleitervorrichtung 200 implementiert wird, wird das leitfähige Material 240 über das leitfähige Stück 226 und den dritten Anschluss 228 mit einer Masse verbunden. Somit wird ein Ausbilden einer Abschirmung gegen elektromagnetische Wellen auf der oberen Oberfläche und der Seite des Gehäuses 210 ermöglicht.
  • In der ersten Ausführungsform muss die Platzierung des zweiten Anschlusses 22 zu der Zeit des Ausführens des Teilätzens bestimmt werden. Im Gegensatz dazu wird in der vorliegenden Ausführungsform das Teilätzen mit Bezug auf alle Anschlüsse ausgeführt. Deshalb braucht die Platzierung des zweiten Anschlusses 222 nicht zu der Zeit des Ausführens des Teilätzens bestimmt zu werden. Für die Platzierung des zweiten Anschlusses 222 ist jede Änderung durch Auswählen eines Anschlusses zum Befestigen des leitfähigen Stücks 226 erlaubt. Entsprechend wird ermöglicht, einen gemeinsamen Leiterrahmen, in welchem das Teilätzen auf alle Anschlüsse ausgeführt worden ist, mit einer Mehrzahl von Produkten zu verwenden und anschließend die Anordnung des zweiten Anschlusses 222 abhängig von einer Produktspezifikation zu ändern.
  • Dritte Ausführungsform
  • 7 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Eine Halbleitervorrichtung 300 gemäß der vorliegenden Ausführungsform weist einen Leiterrahmen 320 auf. Der Leiterrahmen 320 weist einen ersten Anschluss 23 und einen zweiten Anschluss 322 auf. Der zweite Anschluss 322 weist einen dritten Anschluss 228 und ein leitfähiges Stück 326 auf, welches ähnlich zu der zweiten Ausführungsform auf der Oberfläche des dritten Anschlusses 228 angeordnet ist.
  • Der Leiterrahmen 320 ist durch ein Versiegelungsharz 330 bedeckt. Das Versiegelungsharz 330 ist so ausgebildet, dass es in einer Höhe mit dem zweiten Anschluss 322 abschließt. Deswegen ist die Oberfläche des leitfähigen Stücks 326 von der Oberfläche des Versiegelungsharzes 330 exponiert. Deshalb ist in der vorliegenden Ausführungsform das exponierte Teil 324 ausgebildet, wobei die Oberfläche des leitfähigen Stücks 326 von der Oberfläche des Versiegelungsharzes 330 exponiert ist. Das leitfähige Material 340 ist so ausgebildet, dass es die obere Oberfläche des Versiegelungsharzes 330 bedeckt. Gleichzeitig berührt der zweite Anschluss 322 das leitfähige Material 340 an dem exponierten Teil 324.
  • Nun wird ein Verfahren einer Fertigung der Halbleitervorrichtung 300 beschrieben. Das Verfahren der Fertigung der Halbleitervorrichtung 300 ist das gleiche wie die zweite Ausführungsform bis zu dem Schritt für das Ausführen des Teilätzens. Nach dem Ausführen des Teilätzens wird das leitfähige Stück 326 auf der Oberfläche des dritten Anschlusses 228 angeordnet. Das leitfähige Stück 326 wird durch einen Verbinder an der Oberfläche des ersten Anschlusses 23 fixiert. Als eine Folge wird der zweite Anschluss 322 ausgebildet.
  • Als Nächstes wird ein Versiegelungsschritt ausgeführt. In dem Versiegelungsschritt wird der Leiterrahmen 320 durch das Versiegelungsharz 330 bedeckt. Hierbei wird die Höhe des leitfähigen Stücks 326 so festgelegt, dass sie die gleiche Höhe ist wie das Versiegelungsharz 330 an der Oberfläche des dritten Anschlusses 228. Deshalb ist die Oberfläche des leitfähigen Stücks 326 von der Oberfläche des Versiegelungsharzes 330 exponiert. Dies bildet das exponierte Teil 324. Dann wird ein Schritt für ein Ausbilden des leitfähigen Materials ausgeführt. In dem Schritt für das Ausbilden des leitfähigen Materials werden die obere Oberfläche des Versiegelungsharzes 330 und das exponierte Teil 324 durch das leitfähige Material 340 bedeckt. Gleichzeitig berührt das leitfähige Material 340 das exponierte Teil 324. Somit wird ein Erhalten einer Abschirmungsfunktion gegen elektromagnetische Wellen ermöglicht.
  • In der dritten Ausführungsform ist die obere Oberfläche des Gehäuses 310 durch das leitfähige Material 340 bedeckt. Somit wird ein Erhalten der Abschirmungsfunktion auf der oberen Oberfläche des Gehäuses 310 ermöglicht. Außerdem wird ermöglicht, einen gemeinsamen Leiterrahmen, in welchem ein Teilätzen auf alle Anschlüsse ausgeführt worden ist, mit einer Mehrzahl von Produkten zu verwenden wie in der zweiten Ausführungsform. Weiter wird in der vorliegenden Ausführungsform der Schritt für das Teilsägen nicht notwendig sein. Entsprechend ist ein Reduzieren der Zusammenbaukosten möglich.
  • In der vorliegenden Ausführungsform ist das leitfähige Stück 326 auf der Oberfläche des dritten Anschlusses 228 angeordnet. Zu diesem Zweck ist der zweite Anschluss 322 so ausgebildet, dass er höher ist als der erste Anschluss 23. Als eine Variation der vorliegenden Ausführungsform kann der erste Anschluss 23 durch Anwenden eines Teilätzens auf den ersten Anschluss 23 so ausgebildet sein, dass er kürzer ist als der zweite Anschluss 322 wie in der ersten Ausführungsform. In diesem Fall weist der Leiterrahmen 320 den ersten und zweiten Anschluss 23, 322 vor dem Ausführen des Schritts für das Ausbilden der Anschlüsse auf. Hierbei weisen der erste und zweite Anschluss 23, 322 vor dem Ausführen des Schritts für das Ausbilden der Anschlüsse die gleiche Höhe auf wie das Versiegelungsharz 330.
  • Vierte Ausführungsform
  • 8 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Eine Halbleitervorrichtung 400 gemäß der vorliegenden Ausführungsform weist einen Leiterrahmen 420 auf. Der Leiterrahmen 420 weist einen ersten Anschluss 23 und einen zweiten Anschluss 422 auf. Der zweite Anschluss 422 ist mit einem Stift 429 ausgebildet, dessen eines Ende mit der Die-Kontaktstelle 21 integriert ist. Der Stift 429 ist höher als der erste Anschluss 23 und erstreckt sich vertikal zu der Oberfläche der Die-Kontaktstelle 21.
  • Der Leiterrahmen 420 ist durch ein Versiegelungsharz 430 bedeckt. Das andere Ende des Stifts 429 ist von der Oberfläche des Versiegelungsharzes 430 exponiert. Deshalb ist in der vorliegenden Ausführungsform das exponierte Teil 424 ausgebildet, wobei das andere Ende des Stifts 429 von der Oberfläche des Versiegelungsharzes 430 exponiert ist. Ein leitfähiges Material 440 ist so ausgebildet, dass es die Oberfläche des Versiegelungsharzes 430 bedeckt. Gleichzeitig berührt der zweite Anschluss 422 das leitfähige Material an dem exponierten Teil 424.
  • Nun wird ein Verfahren einer Fertigung der Halbleitervorrichtung 400 beschrieben. Das Verfahren der Fertigung der Halbleitervorrichtung 400 ist das gleiche wie die zweite Ausführungsform bis zu dem Schritt für das Ausführen des Teilätzens. 9 ist eine Draufsicht des Leiterrahmens gemäß der vierten Ausführungsform der vorliegenden Erfindung. 9 stellt den Leiterrahmen 420 nach dem Ausführen des Teilätzens dar. Der Leiterrahmen 420 weist den ersten Anschluss 23 und den Stift 429 auf. Nach dem Ausführen des Teilätzens ist der Stift 429 so gebogen, dass der Stift 429 vertikal zu der Oberfläche der Die-Kontaktstelle 21 orientiert ist. Der zweite Anschluss 422 wird somit ausgebildet. In der vorliegenden Ausführungsform ist der Stift 429 von seinem Fuß gebogen. Diesbezüglich kann der Stift 429 auf halbem Weg gebogen werden, solange das andere Ende des Stifts 429 zu der Oberfläche des Versiegelungsharzes 430 orientiert ist. Hierbei wird die Höhe des zweiten Anschlusses 422 so angepasst, dass das andere Ende des zweiten Anschlusses 422 von der Oberfläche des Versiegelungsharzes 430 exponiert ist.
  • Als Nächstes wird ein Versiegelungsschritt ausgeführt. In dem Versiegelungsschritt wird der Leiterrahmen 420 durch das Versiegelungsharz 430 bedeckt. Hierbei ist die Höhe des zweiten Anschlusses 422 so angepasst worden, dass das andere Ende des zweiten Anschlusses 422 von der Oberfläche des Versiegelungsharzes 430 exponiert ist. Somit wird das exponierte Teil 424 an dem anderen Ende des zweiten Anschlusses 422 ausgebildet.
  • Als Nächstes wird ein Schritt für ein Ausbilden des leitfähigen Materials ausgeführt. In dem Schritt für das Ausbilden des leitfähigen Materials werden die obere Oberfläche des Versiegelungsharzes 430 und das exponierte Teil 424 durch das leitfähige Material 440 bedeckt. Gleichzeitig berührt das leitfähige Material 440 das andere Ende des zweiten Anschlusses 422. Hierbei erstreckt sich ein Ende des zweiten Anschlusses 422 von der Die-Kontaktstelle 21. Die Die-Kontaktstelle 21 wird mit einer Masse verbunden, wenn die Halbleitervorrichtung 400 implementiert wird. Somit wird, wenn die Halbleitervorrichtung 400 implementiert wird, das leitfähige Material 440 über den zweiten Anschluss 422 mit einer Masse verbunden. Dies ermöglicht, dass eine Abschirmungsfunktion gegen elektromagnetische Wellen auf der oberen Oberfläche des Gehäuses 410 enthalten ist.
  • In der vorliegenden Ausführungsform wird der Stift 429, welcher sich von der Die-Kontaktstelle 21 erstreckt, als der zweite Anschluss 422 verwendet. In der vorliegenden Ausführungsform ist der zweite Anschluss 422 nicht an dem Ende des Leiterrahmens 420 angeordnet. Deshalb ist ein Reduzieren eines Bereichs für ein Anordnen des Anschlusses an dem Ende des Leiterrahmens 420 möglich. Somit ist ein Verkleinern des Leiterrahmens 420 möglich. Außerdem kann, weil die Halbleitervorrichtung 400 den Stift 429 aufweist, welcher sich von der Die-Kontaktstelle 21 erstreckt, die Zahl von Anschlüssen, die in der Halbleitervorrichtung 400 angeordnet werden können, erhöht werden.
  • Fünfte Ausführungsform
  • 10 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Eine Anordnung eines Leiterrahmens 420 gemäß der vorliegenden Ausführungsform ist ähnlich zu derjenigen der vierten Ausführungsform. In der vorliegenden Ausführungsform ist ein dünnes Wandteil 550 in einem Versiegelungsharz 530 an dem Ende 511 der Halbleitervorrichtung 500 so vorgesehen, dass es die Die-Kontaktstelle 21 umgibt. Das dünne Wandteil 550 ist höher als der erste Anschluss 23. Deshalb ist der erste Anschluss 23 auch an dem dünnen Wandteil 550 durch das Versiegelungsharz 530 bedeckt. Das leitfähige Material 540 ist so ausgebildet, dass es die Oberfläche des Versiegelungsharzes 530 und die Oberfläche des exponierten Teils 424 bedeckt. An dem exponierten Teil 424 berührt der zweite Anschluss 422 das leitfähige Material 540.
  • Nun wird ein Verfahren einer Fertigung der Halbleitervorrichtung 500 beschrieben. Das Verfahren der Fertigung der Halbleitervorrichtung 500 ist das gleiche wie die vierte Ausführungsform bis zu dem Versiegelungsschritt des Leiterrahmens 420 mit dem Versiegelungsharz 530. Als Nächstes wird ein Schritt für ein Teilsägen ausgeführt. In dem Schritt für das Teilsägen wird ein Teilsägen an dem Ende 511 so ausgeführt, dass die Halbleitervorrichtung 500 umfasst wird. Das Teilsägen wird bis zu einer Tiefe ausgeführt, in welcher der erste Anschluss 23 bedeckt gehalten wird. Durch den Schritt des Teilsägens werden ein Teil der Oberfläche und die Seite des Versiegelungsharzes 530 ausgesägt. Entsprechend wird das dünne Wandteil 550 so ausgebildet, dass es die Die-Kontaktstelle 21 an dem Ende 511 umgibt.
  • Als Nächstes wird ein Schritt für ein Ausbilden des leitfähigen Materials ausgeführt. In dem Schritt für das Ausbilden des leitfähigen Materials wird das leitfähige Material 540 auf die Oberfläche des Versiegelungsharzes 530 und das exponierte Teil 424 aufgebracht. Gleichzeitig berührt das leitfähige Material 540 das andere Ende des zweiten Anschlusses 422. Somit wird ein Erhalten einer Abschirmungsfunktion gegen elektromagnetische Wellen ermöglicht wie in der vierten Ausführungsform.
  • In der vierten Ausführungsform war das leitfähige Material 440 nur auf der oberen Oberfläche des Gehäuses 410 vorgesehen. Diesbezüglich ist in der vorliegenden Ausführungsform ein Schritt für ein Teilsägen vorgesehen, um eine Kerbe an dem Ende 511 auszubilden, sodass sie die Die-Kontaktstelle 21 umgibt. Deshalb ist das leitfähige Material 540 auch auf der Oberfläche der Kerbe ausgebildet. Aus diesem Grund wird das Gehäuse 510 das leitfähige Material auf seiner oberen Oberfläche und seiner Seite aufweisen. Somit wird eine Abschirmungsfunktion auch an der Seite des Gehäuses 510 erhalten, was ermöglicht, dass die Abschirmungsfunktion verglichen mit der Halbleitervorrichtung 400 verbessert wird.
  • Sechste Ausführungsform
  • 11 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Eine Halbleitervorrichtung 600 gemäß der vorliegenden Ausführungsform weist einen Leiterrahmen 620 auf. Der Leiterrahmen 620 weist einen ersten Anschluss 23 und einen zweiten Anschluss 622 auf. Der zweite Anschluss 622 ist mit einem Stift 629 ausgebildet, welcher höher ist als der erste Anschluss 23. Der Stift 629 ist teilweise mit der Die-Kontaktstelle 21 integriert, sodass sie elektrisch verbunden sind.
  • Ein Versiegelungsharz 630 weist ein dünnes Wandteil 650 an einem Ende 611 auf. An dem Ende 611 ist die Höhe des dünnen Wandteils 650 gleich derjenigen des zweiten Anschlusses 622 und höher als diejenige des ersten Anschlusses 23. Deshalb ist der erste Anschluss 23 so angebracht, dass er durch das Versiegelungsharz 630 bedeckt ist. Außerdem ist an dem Ende 611 ein exponiertes Teil 624 ausgebildet, in welchem ein Teil des zweiten Anschlusses 622 von dem Versiegelungsharz 630 exponiert ist. Das exponierte Teil 624 und das dünne Wandteil 650 sind an dem Ende 611 so ausgebildet, dass sie die Die-Kontaktstelle 21 umgeben. Ein leitfähiges Material 640 ist so ausgebildet, dass es die Oberfläche des Versiegelungsharzes 630 und das exponierte Teil 624 bedeckt. Gleichzeitig berührt der zweite Anschluss 622 das leitfähige Material 640 an dem exponierten Teil 624.
  • Nun wird ein Verfahren einer Fertigung der Halbleitervorrichtung 600 beschrieben. Zuerst wird ein Schritt für ein Ausbilden der Anschlüsse ausgeführt. In dem Schritt für das Ausbilden der Anschlüsse wird ein Teilätzen auf den ersten Anschluss 23 ausgeführt. Mit dem Teilätzen ist der erste Anschluss 23 kürzer als der Stift 629. Außerdem wird in der vorliegenden Ausführungsform der Stift 629 der zweite Anschluss 622. Anschließende Vorgänge sind die gleichen wie diejenigen der ersten Ausführungsform.
  • In der vorliegenden Ausführungsform werden die Oberfläche des Versiegelungsharzes 630 und das exponierte Teil 624 durch das leitfähige Material 640 bedeckt. An dem exponierten Teil 624 berührt das leitfähige Material 640 den zweiten Anschluss 622. Hierbei berührt der zweite Anschluss 622 die Die-Kontaktstelle 21. Somit wird ermöglicht, dass eine Abschirmungsfunktion auf der Oberfläche des Gehäuses 610 enthalten ist wie in der fünften Ausführungsform.
  • Die vorliegende Ausführungsform weist einen Schritt für ein Teilsägen auf. Somit wird eine Kerbe an dem Ende 611 so ausgebildet, dass sie die Die-Kontaktstelle 21 umgibt. Deshalb ist das leitfähige Material 640 auch auf der Oberfläche der Kerbe ausgebildet. Aus diesem Grund wird das Gehäuse 610 das leitfähige Material 640 auf der oberen Oberfläche und der Seite davon aufweisen. Folglich wird die Abschirmungsfunktion auch auf der Seite des Gehäuses 610 erhalten. Außerdem kann, weil die Halbleitervorrichtung 600 den Stift 629 aufweist, welcher sich von der Die-Kontaktstelle 21 erstreckt wie in der vierten Ausführungsform, die Zahl von Anschlüssen, die in der Halbleitervorrichtung 600 angeordnet werden können, erhöht werden. Weiter wird in der vorliegenden Ausführungsform ein Schritt für ein Biegen des Stifts 629 unnötig. Deshalb ist eine Verbesserung der Möglichkeiten des Zusammenbaus verglichen mit der fünften Ausführungsform möglich.
  • In einer Halbleitervorrichtung gemäß der vorliegenden Erfindung ist ein Leiterrahmen durch ein Versiegelungsharz bedeckt. Aus diesem Grund ist ein erster Anschluss durch das Versiegelungsharz bedeckt. Außerdem ist in einem zweiten Anschluss ein exponiertes Teil ausgebildet, welches von dem Versiegelungsharz exponiert ist. Deshalb berührt, wenn die Oberfläche des Versiegelungsharzes durch ein leitfähiges Material bedeckt ist, das leitfähige Material den zweiten Anschluss an dem exponierten Teil. Andererseits berührt, weil der erste Anschluss durch das Versiegelungsharz bedeckt ist, der erste Anschluss das leitfähige Material nicht. Somit ist es nur dem zweiten Anschluss für eine Masseverbindung erlaubt, das leitfähige Material zu berühren. Dies ermöglicht, das leitfähige Material, welches eine Abschirmung gegen elektromagnetische Wellen wird, mit einer Masse zu verbinden, um die Abschirmungsfunktion zu erhalten. Hierbei ermöglicht die Halbleitervorrichtung gemäß der vorliegenden Erfindung, dass das leitfähige Material und die Masse an dem zweiten Anschluss verbunden sind. Deswegen braucht ein Leiter für eine Masseverbindung nicht in einem äußeren Seitenbereich von Anschlüssen angeordnet zu sein, um das leitfähige Material mit einer Masse zu verbinden. Deshalb ist ein Verkleinern der Halbleitervorrichtung möglich.
  • In einem Verfahren einer Fertigung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung wird ein Leiterrahmen in einem Schritt für ein Versiegeln durch ein Versiegelungsharz bedeckt. Aus diesem Grund wird ein erster Anschluss durch das Versiegelungsharz bedeckt. Außerdem wird in einem zweiten Anschluss ein exponiertes Teil ausgebildet, welches von dem Versiegelungsharz exponiert ist. Deshalb berührt, wenn die Oberfläche des Versiegelungsharzes durch ein leitfähiges Material bedeckt wird, das leitfähige Material den zweiten Anschluss an dem exponierten Teil. Währenddessen berührt, weil der erste Anschluss durch das Versiegelungsharz bedeckt ist, der erste Anschluss das leitfähige Material nicht. Somit ist es nur dem zweiten Anschluss für eine Masseverbindung erlaubt, das leitfähige Material zu berühren. Dies ermöglicht, das leitfähige Material, welches eine Abschirmung gegen elektromagnetische Wellen wird, mit einer Masse zu verbinden, um die Abschirmungsfunktion zu erhalten. Hierbei ermöglicht die Halbleitervorrichtung gemäß der vorliegenden Erfindung, dass das leitfähige Material und die Masse an dem zweiten Anschluss verbunden werden. Deswegen braucht ein Leiter für eine Masseverbindung nicht in einem äußeren Seitenbereich von Anschlüssen angeordnet zu sein, um das leitfähige Material mit einer Masse zu verbinden. Deshalb ist ein Verkleinern der Halbleitervorrichtung möglich.
  • Offenbar sind angesichts der vorstehenden Lehren viele Modifikationen und Variationen der vorliegenden Erfindung möglich. Es ist deshalb zu verstehen, dass innerhalb des Gültigkeitsumfangs der angehängten Ansprüche die Erfindung anders als ausdrücklich beschrieben ausgeführt werden kann.
  • Die gesamte Offenbarung einer japanischen Patentanmeldung Nr. 2016-128977 , eingereicht am 29. Juni 2016, einschließlich Beschreibung, Ansprüchen, Zeichnungen und Zusammenfassung, auf welcher die Priorität der vorliegenden Anmeldung basiert, ist hierbei durch Bezugnahme eingeschlossen.
  • Zusammengefasst weist eine Halbleitervorrichtung einen Leiterrahmen, der einen ersten Anschluss und einen zweiten Anschluss für eine Masseverbindung aufweist, ein Versiegelungsharz, welches den Leiterrahmen bedeckt, ein exponiertes Teil, welches ein Teil des zweiten Anschlusses ist und von dem Versiegelungsharz exponiert ist, und ein leitfähiges Material, welches die Oberfläche des Versiegelungsharzes bedeckt und den zweiten Anschluss an dem exponierten Teil berührt, auf.
  • Bezugszeichenliste
    • 10
    Gehäuse
    11
    Ende
    12
    Halbleiter-Chip
    14
    Schaltungssubstrat
    16
    Verbinder
    18
    Draht
    20
    Leiterrahmen
    21
    Die-Kontaktstelle
    22
    zweiter Anschluss
    23
    erster Anschluss
    24
    exponiertes Teil
    30
    Versiegelungsharz
    40
    leitfähiges Material
    50
    dünnes Wandteil
    100
    Halbleitervorrichtung
    200
    Halbleitervorrichtung
    210
    Gehäuse
    211
    Ende
    220
    Leiterrahmen
    222
    zweiter Anschluss
    224
    exponiertes Teil
    226
    leitfähiges Stück
    228
    dritter Anschluss
    230
    Versiegelungsharz
    240
    leitfähiges Material
    250
    dünnes Wandteil
    300
    Halbleitervorrichtung
    310
    Gehäuse
    320
    Leiterrahmen
    322
    zweiter Anschluss
    324
    exponiertes Teil
    326
    leitfähiges Stück
    330
    Versiegelungsharz
    340
    leitfähiges Material
    400
    Halbleitervorrichtung
    410
    Gehäuse
    420
    Leiterrahmen
    422
    zweiter Anschluss
    424
    exponiertes Teil
    429
    Stift
    430
    Versiegelungsharz
    440
    leitfähiges Material
    500
    Halbleitervorrichtung
    510
    Gehäuse
    511
    Ende
    530
    Versiegelungsharz
    540
    leitfähiges Material
    550
    dünnes Wandteil
    600
    Halbleitervorrichtung
    610
    Gehäuse
    611
    Ende
    620
    Leiterrahmen
    622
    zweiter Anschluss
    624
    exponiertes Teil
    629
    Stift
    630
    Versiegelungsharz
    640
    leitfähiges Material
    650
    dünnes Wandteil
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013-197209 [0002, 0003]
    • JP 2016-128977 [0072]

Claims (17)

  1. Halbleitervorrichtung (100, 200, 300, 400, 500, 600), aufweisend: einen Leiterrahmen (20, 220, 320, 420, 620), der einen ersten Anschluss (23) und einen zweiten Anschluss (22, 222, 322, 422, 622) für eine Masseverbindung aufweist; ein Versiegelungsharz (30, 230, 330, 430, 530, 630), welches den Leiterrahmen (20, 220, 320, 420, 620) bedeckt; ein exponiertes Teil (24, 224, 324, 424, 624), welches ein Teil des zweiten Anschlusses (22, 222, 322, 422, 622) ist und von dem Versiegelungsharz (30, 230, 330, 430, 530, 630) exponiert ist; und ein leitfähiges Material (40, 240, 340, 440, 540, 640), welches die Oberfläche des Versiegelungsharzes (30, 230, 330, 430, 530, 630) bedeckt und den zweiten Anschluss (22, 222, 322, 422, 622) an dem exponierten Teil (24, 224, 324, 424, 624) berührt.
  2. Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 1, wobei der erste Anschluss (23) und der zweite Anschluss (22, 222, 322, 422, 622) an einem Ende (11, 211, 511, 611) der Halbleitervorrichtung (100, 200, 300, 400, 500, 600) angeordnet sind, der zweite Anschluss (22, 222, 322, 422, 622) an dem Ende (11, 211, 511, 611) höher ist als der erste Anschluss (23), und das Versiegelungsharz (30, 230, 330, 430, 530, 630) an dem Ende (11, 211, 511, 611) ein dünnes Wandteil (50, 250, 550, 650) aufweist, dessen Höhe gleich derjenigen des zweiten Anschlusses (22, 222, 322, 422, 622) an dem Ende (11, 211, 511, 611) ist.
  3. Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 2, wobei der zweite Anschluss (22, 222, 322, 422, 622) aufweist: einen dritten Anschluss (228), welcher durch den Leiterrahmen (20, 220, 320, 420, 620) umfasst ist und die gleiche Höhe aufweist wie der erste Anschluss (23); und ein leitfähiges Stück (226, 326), welches auf der Oberfläche des dritten Anschlusses (228) angeordnet ist.
  4. Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 2, wobei der Leiterrahmen (20, 220, 320, 420, 620) eine Die-Kontaktstelle (21) für ein Anbringen eines Halbleiter-Chips (12) aufweist und der zweite Anschluss (22, 222, 322, 422, 622) elektrisch mit der Die-Kontaktstelle (21) verbunden ist.
  5. Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß einem der Ansprüche 2 bis 4, wobei das exponierte Teil (24, 224, 324, 424, 624) und das dünne Wandteil (50, 250, 550, 650) so ausgebildet sind, dass sie den Halbleiter-Chip (12) umgeben, und das leitfähige Material (40, 240, 340, 440, 540, 640) die Oberflächen des exponierten Teils (24, 224, 324, 424, 624) und des dünnen Wandteils (50, 250, 550, 650), welche den Halbleiter-Chip (12) umgeben, bedeckt.
  6. Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 1, wobei der zweite Anschluss (22, 222, 322, 422, 622) höher ist als der erste Anschluss (23), der zweite Anschluss (22, 222, 322, 422, 622) mit dem Versiegelungsharz (30, 230, 330, 430, 530, 630) in einer Höhe ausgerichtet ist, und das exponierte Teil (24, 224, 324, 424, 624) von der Oberfläche des Versiegelungsharzes (30, 230, 330, 430, 530, 630) exponiert ist.
  7. Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 1, wobei der Leiterrahmen (20, 220, 320, 420, 620) eine Die-Kontaktstelle (21) für ein Anbringen eines Halbleiter-Chips (12) und einen Stift (429, 629) aufweist, welcher höher ist als der erste Anschluss (23) und mit der Die-Kontaktstelle (21) an einem Ende integriert ist, der zweite Anschluss (22, 222, 322, 422, 622) mit dem Stift (429, 629) ausgebildet ist, und das exponierte Teil (24, 224, 324, 424, 624) mit dem anderen Ende des Stifts (429, 629) ausgebildet ist, das von der Oberfläche des Versiegelungsharzes (30, 230, 330, 430, 530, 630) exponiert ist.
  8. Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 7, wobei das Versiegelungsharz (30, 230, 330, 430, 530, 630) ein dünnes Wandteil (50, 250, 550, 650) aufweist, welches höher ist als der erste Anschluss (23), sodass es den Halbleiter-Chip (12) umgibt, und das leitfähige Material (40, 240, 340, 440, 540, 640) die Oberfläche des dünnen Wandteils (50, 250, 550, 650) bedeckt.
  9. Verfahren einer Fertigung einer Halbleitervorrichtung (100, 200, 300, 400, 500, 600), aufweisend: einen Versiegelungsschritt für ein Bedecken eines Leiterrahmens (20, 220, 320, 420, 620), der einen ersten Anschluss (23) und einen zweiten Anschluss (22, 222, 322, 422, 622) für eine Masseverbindung aufweist, durch ein Versiegelungsharz (30, 230, 330, 430, 530, 630), sodass ein exponiertes Teil (24, 224, 324, 424, 624) ausgebildet wird, welches von dem Versiegelungsharz (30, 230, 330, 430, 530, 630) in dem zweiten Anschluss (22, 222, 322, 422, 622) exponiert ist; und einen Schritt für ein Ausbilden eines leitfähigen Materials (40, 240, 340, 440, 540, 640) für ein Auftragen des leitfähigen Materials (40, 240, 340, 440, 540, 640) auf die Oberfläche des Versiegelungsharzes (30, 230, 330, 430, 530, 630), sodass das leitfähige Material (40, 240, 340, 440, 540, 640) den zweiten Anschluss (22, 222, 322, 422, 622) an dem exponierten Teil (24, 224, 324, 424, 624) berührt.
  10. Verfahren einer Fertigung einer Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 9, aufweisend: einen Schritt für ein Ausbilden der Anschlüsse für ein Ausbilden des ersten Anschlusses (23) und des zweiten Anschlusses (22, 222, 322, 422, 622), sodass der zweite Anschluss (22, 222, 322, 422, 622) höher ist als der erste Anschluss (23), wobei der erste Anschluss (23) und der zweite Anschluss (22, 222, 322, 422, 622) an einem Ende (11, 211, 511, 611) der Halbleitervorrichtung (100, 200, 300, 400, 500, 600) angeordnet sind, und der Versiegelungsschritt einen Schritt für ein Teilsägen für ein Ausführen eines Teilsägens an dem Ende (11, 211, 511, 611) der Halbleitervorrichtung (100, 200, 300, 400, 500, 600) aufweist, in welchem der erste Anschluss (23) bedeckt gehalten wird, während der zweite Anschluss (22, 222, 322, 422, 622) exponiert wird.
  11. Verfahren einer Fertigung einer Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 10, wobei der Schritt für das Ausbilden der Anschlüsse einen Schritt für ein Teilätzen des ersten Anschlusses (23) aufweist.
  12. Verfahren einer Fertigung einer Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 10, wobei der Schritt für das Ausbilden der Anschlüsse aufweist: einen Schritt für ein Teilätzen des ersten Anschlusses (23) und eines dritten Anschlusses (228), welcher durch den Leiterrahmen (20, 220, 320, 420, 620) eingeschlossen ist; und einen Schritt für ein Anordnen eines leitfähigen Stücks (226, 326) auf der Oberfläche des dritten Anschlusses (228), um den zweiten Anschluss (22, 222, 322, 422, 622) auszubilden.
  13. Verfahren einer Fertigung einer Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 11, wobei der Leiterrahmen (20, 220, 320, 420, 620) eine Die-Kontaktstelle (21) für ein Anbringen eines Halbleiter-Chips (12) aufweist und der zweite Anschluss (22, 222, 322, 422, 622) elektrisch mit der Die-Kontaktstelle (21) verbunden ist.
  14. Verfahren einer Fertigung einer Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß einem der Ansprüche 10 bis 13, wobei das Teilsägen so ausgeführt wird, dass es die Halbleitervorrichtung (100, 200, 300, 400, 500, 600) umfasst, und das exponierte Teil (24, 224, 324, 424, 624) und ein dünnes Wandteil (50, 250, 550, 650) des Versiegelungsharzes (30, 230, 330, 430, 530, 630) so ausgebildet werden, dass sie den Halbleiter-Chip (12) in dem Schritt des Teilsägens umgeben, und die Oberfläche des dünnen Wandteils (50, 250, 550, 650) und des exponierten Teils (24, 224, 324, 424, 624), welche den Halbleiter-Chip (12) umgeben, in dem Schritt für das Ausbilden des leitfähigen Materials (40, 240, 340, 440, 540, 640) durch das leitfähige Material (40, 240, 340, 440, 540, 640) bedeckt wird.
  15. Verfahren einer Fertigung einer Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 9, aufweisend: einen Schritt für ein Ausbilden der Anschlüsse für ein Ausbilden des ersten Anschlusses (23) und des zweiten Anschlusses (22, 222, 322, 422, 622), sodass der zweite Anschluss (22, 222, 322, 422, 622) höher ist als der erste Anschluss (23), wobei in dem Versiegelungsschritt das Versiegelungsharz (30, 230, 330, 430, 530, 630) so ausgebildet wird, dass der zweite Anschluss (22, 222, 322, 422, 622) mit dem Versiegelungsharz (30, 230, 330, 430, 530, 630) in einer Höhe ausgerichtet ist.
  16. Verfahren einer Fertigung einer Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 9, wobei der Leiterrahmen (20, 220, 320, 420, 620) eine Die-Kontaktstelle (21) für ein Anbringen eines Halbleiter-Chips (12) und einen Stift (429, 629) aufweist, dessen eines Ende mit der Die-Kontaktstelle (21) integriert ist, das Verfahren einen Schritt für ein Ausbilden der Anschlüsse für ein Ausbilden des zweiten Anschlusses (22, 222, 322, 422, 622) durch Biegen des Stifts (429, 629) aufweist, sodass das andere Ende des Stifts (429, 629) vertikal zu der Oberfläche der Die-Kontaktstelle (21) orientiert ist, und so dass der Stift (429, 629) höher ist als der erste Anschluss (23), und das Versiegelungsharz (30, 230, 330, 430, 530, 630) in dem Schritt für das Versiegeln so ausgebildet wird, dass das andere Ende des Stifts (429, 629) von der Oberfläche des Versiegelungsharzes (30, 230, 330, 430, 530, 630) exponiert ist.
  17. Verfahren einer Fertigung einer Halbleitervorrichtung (100, 200, 300, 400, 500, 600) gemäß Anspruch 16, wobei der Versiegelungsschritt einen Schritt für ein Teilsägen für ein Ausführen eines Teilsägens aufweist, in welchem der erste Anschluss (23) bedeckt gehalten wird, während ein dünnes Wandteil (50, 250, 550, 650) in dem Versiegelungsharz (30, 230, 330, 430, 530, 630) ausgebildet wird, sodass es die Halbleitervorrichtung (100, 200, 300, 400, 500, 600) umgibt, und die Oberfläche des dünnen Wandteils (50, 250, 550, 650), welches den Halbleiter-Chip (12) umgibt, in dem Schritt für das Ausbilden des leitfähigen Materials (40, 240, 340, 440, 540,640) durch das leitfähige Material (40, 240, 340, 440, 540, 640) bedeckt wird.
DE102017210901.7A 2016-06-29 2017-06-28 Halbleitervorrichtung und Verfahren einer Fertigung derselben Active DE102017210901B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-128977 2016-06-29
JP2016128977A JP6597499B2 (ja) 2016-06-29 2016-06-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE102017210901A1 true DE102017210901A1 (de) 2018-01-04
DE102017210901B4 DE102017210901B4 (de) 2021-05-27

Family

ID=60662316

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017210901.7A Active DE102017210901B4 (de) 2016-06-29 2017-06-28 Halbleitervorrichtung und Verfahren einer Fertigung derselben

Country Status (5)

Country Link
US (1) US10373898B2 (de)
JP (1) JP6597499B2 (de)
KR (1) KR101962017B1 (de)
CN (1) CN107546196B (de)
DE (1) DE102017210901B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
US11552006B2 (en) 2020-07-22 2023-01-10 Texas Instruments Incorporated Coated semiconductor devices
CN219553624U (zh) 2020-08-27 2023-08-18 日立能源瑞士股份公司 功率半导体模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197209A (ja) 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
JP2016128977A (ja) 2015-01-09 2016-07-14 富士通株式会社 乱雑度の変化の傾向監視方法、乱雑度の変化の傾向監視プログラムおよび乱雑度の変化の傾向監視装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US7968377B2 (en) * 2005-09-22 2011-06-28 Stats Chippac Ltd. Integrated circuit protruding pad package system
CN101344222A (zh) * 2007-07-12 2009-01-14 富士迈半导体精密工业（上海）有限公司 室外灯具
JP2009094118A (ja) * 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
US7977782B2 (en) * 2007-11-07 2011-07-12 Stats Chippac Ltd. Integrated circuit package system with dual connectivity
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7714419B2 (en) * 2007-12-27 2010-05-11 Stats Chippac Ltd. Integrated circuit package system with shielding
US8362598B2 (en) * 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
TWI404187B (zh) * 2010-02-12 2013-08-01 矽品精密工業股份有限公司 能避免電磁干擾之四方形扁平無引腳封裝結構及其製法
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
US8642385B2 (en) * 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
JP5802695B2 (ja) * 2013-03-19 2015-10-28 株式会社東芝 半導体装置、半導体装置の製造方法
WO2015031711A1 (en) * 2013-08-29 2015-03-05 Robert Bosch Gmbh Molded lead frame package with embedded die
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
US10729001B2 (en) * 2014-08-31 2020-07-28 Skyworks Solutions, Inc. Devices and methods related to metallization of ceramic substrates for shielding applications
US10396039B2 (en) * 2014-12-09 2019-08-27 Mitsubishi Electric Corporation Semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197209A (ja) 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
JP2016128977A (ja) 2015-01-09 2016-07-14 富士通株式会社 乱雑度の変化の傾向監視方法、乱雑度の変化の傾向監視プログラムおよび乱雑度の変化の傾向監視装置

Also Published As

Publication number Publication date
JP2018006464A (ja) 2018-01-11
CN107546196A (zh) 2018-01-05
CN107546196B (zh) 2020-03-13
US10373898B2 (en) 2019-08-06
US20180005926A1 (en) 2018-01-04
KR20180002531A (ko) 2018-01-08
JP6597499B2 (ja) 2019-10-30
KR101962017B1 (ko) 2019-03-25
DE102017210901B4 (de) 2021-05-27

Similar Documents

Publication Publication Date Title
EP1717871B1 (de) Oberflächenmontierbares optoelektronisches Bauelement
DE102016119002A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102007002707A1 (de) System-in Package-Modul
DE102009008738A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE102017210901A1 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE102014101492A1 (de) Optoelektronisches Halbleiterbauelement
EP3360167A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
DE102013201931B4 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102013202904A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102015209977A1 (de) Halbleitervorrichtung
DE102013207111B4 (de) Optoelektronisches Bauelement
DE102015105470A1 (de) Lichtemittierendes Bauelement und Verfahren zur Herstellung eines lichtemittierenden Bauelements
DE102010008618A1 (de) Halbleitervorrichtung
DE112020003122T5 (de) Elektronikbauteil und elektronikbauteil-montagestruktur
DE102013222703A1 (de) Optoelektronisches Bauelement
DE10047135B4 (de) Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
EP2438613B1 (de) Optoelektronisches halbleiterbauelement
DE102014101556A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2015117946A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102015109877A1 (de) Optoelektronisches Bauelement
DE102021006590A1 (de) QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen infolge einer umlaufenden Einfräsung
DE10332829B4 (de) Halbleiterchipstapel

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final