DE102010008618A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102010008618A1
DE102010008618A1 DE102010008618A DE102010008618A DE102010008618A1 DE 102010008618 A1 DE102010008618 A1 DE 102010008618A1 DE 102010008618 A DE102010008618 A DE 102010008618A DE 102010008618 A DE102010008618 A DE 102010008618A DE 102010008618 A1 DE102010008618 A1 DE 102010008618A1
Authority
DE
Germany
Prior art keywords
housing
base plate
semiconductor device
substrate
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010008618A
Other languages
English (en)
Inventor
Hiroshi Yoshida
Tatsuo Oota
Nobutake Taniguchi
Shingo Sudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102010008618A1 publication Critical patent/DE102010008618A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

Eine Halbleitervorrichtung enthält ein Substrat (26), ein Halbleiterelement (28) und ein Gehäuse (40). Das Substrat (26) weist eine obere Seite und Schaltungsmuster (24) auf der oberen Seite auf. Das Halbleiterelement (28) ist auf den Schaltungsmustern (24) befestigt. Das Gehäuse (40) kontaktiert eine laterale Seite des Substrats (26) und ist so angeordnet, dass es die laterale Seite des Substrats (26) umgibt. Das Gehäuse (40) ist an der lateralen Seite des Substrats (26) durch Aushärtungskontraktion des Gehäuses (40) befestigt.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, bei der ein Halbleiterelement auf einer oberen Seite eines Substrats befestigt ist und ein Gehäuse so vorgesehen ist, dass es eine seitliche Seite des Substrats umgibt.
  • Ein Halbleiterelement ist auf einer oberen Seite eines isolierenden Substrats befestigt, wobei die Abmessungen davon durch Stanzen desselben mit einem Metallstempel bestimmt werden. Ein Gehäuse wird mit einer seitlichen Seite des isolierenden Substrats verbunden. Das Gehäuse ist aus PPS (Polyphenylensulfid) zum Beispiel hergestellt. Eine Klebeverbindung wird zum Verbinden des isolierenden Substrats mit dem Gehäuse benutzt. Das Gehäuse wird hauptsächlich zum Zwecke der Benutzung in einer Verpackung/Packung einer Halbleitervorrichtung benutzt und ist mit dem isolierenden Substrat so verbunden, dass es das isolierende Substrat bedeckt. Nachdem das Gehäuse mit dem isolierenden Substrat verbunden ist, wird das Gehäuse mit einem wärmehärtenden Harz, wie ein Epoxidharz, so gefüllt, dass das wärmehärtende Harz an der oberen Seite des isolierenden Substrats anhaftet. Hier wird das Epoxidharz in das Gehäuse so gefüllt, dass ein An schluss, der elektrisch mit dem Halbleiterelement verbunden ist, außerhalb des Epoxidharzes offen liegt. Bei dem oben beschriebenen Verfahren wird die Halbleitervorrichtung hergestellt.
  • 5 ist eine Querschnittsansicht zum Darstellen der herkömmlichen Halbleitervorrichtung. Eine isolierende Schicht 102 ist auf einer oberen Seite einer Basisplatte 100 vorgesehen, und Schaltungsmuster 104 sind auf der isolierenden Schicht 102 vorgesehen. Ein Satz aus der Basisplatte 100, der isolierenden Schicht 102 und der Schaltungsmuster 104 wird das isolierende Substrat 106 genannt. Ein Halbleiterelement 108 wie ein IGBT (bipolarer Transistor mit isoliertem Gate) ist auf den Schaltungsmustern 104 befestigt. Das Halbleiterelement 108 und die Schaltungsmuster 104 sind miteinander über einen Aluminiumdraht 110 verbunden. Zusätzlich sind ein Hauptanschluss 112 und ein Signalanschluss 114 auf den Schaltungsmustern 104 befestigt. Der Hauptanschluss 112 und der Signalanschluss 114 werden zum Verbinden des Halbleiterelements 108 mit der Außenseite des Halbleiterelements benutzt.
  • Ein Gehäuse ist mit dem isolierenden Substrat 106 verbunden. Das isolierende Substrat 106 und das Gehäuse 116 weisen eine Form auf, dass sie ineinander in Teilen des isolierenden Substrats und des Gehäuses 116 passen, an denen sie miteinander verbunden sind. Sie sind mit einer Klebeverbindung 118 der Siliciumserie verbunden. Die Klebeverbindung 118 ist auf eine Anbringungsfläche aufgebracht, die auf dem isolierenden Substrat 106 vorgesehen ist. Nachdem das Gehäuse 116 mit dem isolierenden Substrat 106 verbunden ist, wird Abdichtsharz 122 in das Gehäuse 116 gefüllt, und dadurch wird die Halbleitervorrichtung fertig gestellt.
  • Die Halbleitervorrichtung wird durch verschiedene Verfahren ungleich dem oben beschriebenen Verfahren hergestellt. Zum Beispiel ist ein Verfahren bekannt, bei dem die Packung der Halbleitervorrichtung durch ein Übertragungsgießverfahren, unter Benutzung eines wärmehärtenden Harzes gebildet wird. Ebenfalls ist ein Verfahren bekannt, bei dem die Packung der Halbleitervorrichtung durch ein Spritzgießverfahren, unter Benutzung eines thermoplastischen Harzes gebildet wird.
  • Zum Stand der Technik wird auf JP 2006-15 635 A , JP 2008-187 143 A und JP S59-15 635 A verwiesen.
  • Bei dem Aufbau der in 5 gezeigten Halbleitervorrichtung ist ein Freiraum von 0,2 bis 0,5 mm vorgesehen zum Zusammenbau in Teilen des isolierenden Substrats 106 und dem Gehäuse 116, an der Stelle, an der sie miteinander verbunden werden. Ebenfalls ist eine Aufbringungsfläche von 0,5 bis 2,0 mm auf jedem von dem isolierenden Substrat 106 und dem Gehäuse 116, zusätzlich zu einer Fläche, vorgesehen zum Sicherstellen eines Abstands für Isolation, so dass die Klebeverbindung 118 benutzt wird, um sie zu verbinden. Wie gerade beschrieben wurde, gibt es eine Notwendigkeit, „eine Form zum Ineinanderpassen” auf jedem des isolierenden Substrats und des Gehäuses vorzusehen und einen Freiraum damit auszustatten, und es ist auch notwendig, eine Anbringungsfläche auf jedem vorzusehen, so dass sie verbunden werden. Dadurch gibt es ein Problem, dass das isolierende Substrat größer wird und Kosten des Isolierens höher werden. Weiter gibt es ein Problem, dass das isolierende Substrat nicht verkleinert werden kann.
  • Auch wenn die Klebeverbindung zum Verbinden des Gehäuses mit dem isolierenden Substrat benutzt wird, werden Luftblasen in die Klebeverbindung gemischt. Dadurch gibt es ein Problem, dass die isolierende Leistung des isolierenden Substrats verschlechtert wird.
  • Das isolierende Substrat wird auch mit einem metallischen Stempel gestanzt, so dass die notwendige äußere Form des isolierenden Substrats gebildet wird. Dadurch gibt es ein Problem, dass ein Riss in dem isolierenden Substrat durch eine Scherungsspannung usw. während des Stanzens erzeugt wird.
  • Wenn die Packung durch ein Übertragungsgießverfahren gebildet wird, wird ein Harzgrat erzeugt. Dadurch gibt es ein Problem, dass es notwendig ist, einen Schritt des Reinigens eines Harzgrats vorzusehen. Ebenfalls ist es notwendig, die Abmessungsgenauigkeit einer metallischen Form zu verbessern. Dadurch gibt es ein Problem, dass die Herstellungskosten höher werden.
  • Wenn die Packung durch ein Spritzgießverfahren gebildet wird, wird eine metallische Form mit einer hohen Abmessungsgenauigkeit nicht benötigt. Daher werden die Herstellungskosten verringert. Es gibt jedoch ein Problem, dass ein thermoplastisches Harz, das in einem Spritzgießverfahren benutzt wird, nicht an der isolierenden Schicht des isolierenden Substrats anhaftet.
  • Die vorliegende Erfindung ist zum Lösen der oben beschriebenen Probleme gemacht worden, und es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vorzusehen, die verkleinert werden kann und die hergestellt werden kann, ohne eine isolierende Leistung zu verschlechtern, durch ein einfaches Verfahren.
  • Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1.
  • Die Halbleitervorrichtung enthält ein Substrat, ein Halbleiterelement und ein Gehäuse. Das Substrat weist eine obere Seite und Schaltungsmuster auf der oberen Seite auf. Das Halbleiterelement ist an den Schaltungsmustern befestigt. Das Gehäuse kontaktiert eine seitliche bzw. laterale Seite des Substrats und ist so angeordnet, dass es die seitliche bzw. laterale Seite des Substrats umgibt. Das Gehäuse ist an der seitlichen bzw. laterale Seite des Substrats befestigt durch Härtungskontraktion des Gehäuses.
  • Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Weitere Aufgaben und Merkmale der vorliegenden Erfindung werden ersichtlich aus der folgenden detaillierten Beschreibung, wenn sie in Zusammenhang mit den begleitenden Figuren gelesen wird. Von den Figuren zeigen:
  • 1 eine perspektivische Ansicht zum Darstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
  • 2 eine Querschnittsansicht, die entlang der Linie A-A in 1 genommen ist;
  • 3 eine Querschnittsansicht zum Darstellen einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
  • 4 eine vergrößerte Querschnittsansicht einer Halbleitervorrichtung gemäß der zweiten Ausführungsform zum Darstellen, dass nur die Basisplatte des isolierenden Substrats das Gehäuse kontaktiert; und
  • 5 eine Querschnittsansicht zum Darstellen der herkömmlichen Halbleitervorrichtung.
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Gleiche Bezugszeichen bezeichnen gleiche Komponenten in den Zeichnungen, und die jeweils redundante Beschreibung wird nicht wiederholt.
  • Erste Ausführungsform
  • Die vorliegende Erfindung wird unten unter Bezugnahme auf 1 und 2 beschrieben. Identische Materialien und identische und entsprechende Elemente werden durch die gleichen Bezugszeichen als die entsprechenden Elemente bezeichnet.
  • 1 ist eine perspektivische Ansicht zum Darstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform. Die Halbleitervorrichtung gemäß der ersten Ausführungsform weist ein Gehäuse 40 und ein Abdichtharz 36 auf, das in das Gehäuse 40 gefüllt ist. Wie im Einzelnen unten erörtert wird, ist ein Halbleiterelement innerhalb des Gehäuses 40 und des Abdichtharzes 36 vorgesehen. Ein Hauptanschluss 12 und ein Signalanschluss 14, die elektrisch mit dem Halbleiterelement verbunden sind, liegen außerhalb des Gehäuses 40 und des Abdichtharzes 36 offen. Löcher, entsprechend zu den Schraubenlöschern des Gehäuses 40, sind in dem Hauptanschluss 12 vorgesehen.
  • 2 ist eine Querschnittsansicht, die entlang der Linie A-A in 1 genommen ist. Ein Halbleiterelement 28 ist auf einem isolierenden Substrat 26 zum Abstrahlen von Wärme von dem Halbleiterelement 28 angebracht. Das isolierende Substrat 26 weist eine Basisplatte 20, eine isolierenden Schicht 22, die auf einer oberen Seite der Basisplatte 20 vorgesehen ist, und Schaltungsmuster 24, die auf der isolierenden Schicht 22 vorgesehen sind, auf. Die Basisplatte 20 ist aus einem Metall wie Cu, Al hergestellt, und eine Rückseite der Basisplatte 20 liegt zu der Außenseite offen. Die isolierenden Schicht 22 enthält Teilchenmaterie, die aus AlN, BN, Al2O3 und Siliciumoxid hergestellt ist, so dass eine thermische Leitfähigkeit erzielt wird. Die Schaltungsmuster 24 sind durch Ätzen einer Metallschicht gebildet, die Cu, Al usw. gebildet ist. Das Halbleiterelement 28 ist an dem Schaltungsmuster 24 durch Löten befestigt, und die Wärme des Halbleiterelements 28 wird durch die Basisplatte 20 abgestrahlt.
  • Weiter ist das Halbleiterelement 28 elektrisch mit dem Schaltungsmuster 24 über einen Aluminiumdraht 30 verbunden. Das Halbleiterelement 28 ist elektrisch mit externen Vorrichtungen über den Hauptanschluss 12 und den Signalanschluss 14 verbunden, die an dem Schaltungsmuster 24 befestigt sind.
  • Das Gehäuse 40 ist so angeordnet, dass es das isolierende Substrat 26 umgibt zum Schützen des Halbleiterelements 28 und zum Erzielen der Festigkeit der Packung der Halbleitervorrichtung. Das Gehäuse 40 ist aus PPS hergestellt und durch ein Spritzgießverfahren gebildet. Wie in 2 gezeigt ist, kontaktiert das Gehäuse 40 eine seitliche oder laterale Seite der Basisplatte 20. Der Kontaktabschnitt zwischen dem Gehäuse 40 und der Basisplatte 20 ist als ein Kontaktbereich 41 in 2 dargestellt.
  • Nachdem das oben beschriebene Gehäuse 40 an dem isolierenden Substrat 26 befestigt ist, wird das Abdichtharz 36 in das Gehäuse 40 so eingefüllt, dass das Halbleiterelement 28 usw. innerhalb des Gehäuses 40 abgedichtet werden. Das Abdichtharz ist aus einem Epoxidharz hergestellt, das ein wärmehärtendes Harz ist.
  • Wenn das Abdichtharz 36 in das Gehäuse 40 gefüllt ist, dient das Gehäuse 40 als Barriere für das Abdichtharz 36.
  • Das Gehäuse 40 wird gemäß der vorliegenden Ausführungsform an der Basisplatte 20 befestigt, wie unten beschrieben wird. Wenn die Basisplatte 20 aus einem Kupfermaterial hergestellt ist, ist der Koeffizient der linearen (Wärme-)Ausdehnung der Basisplatte 20 extrem niedrig (ungefähr 16,7 ppm/K). Andererseits ist das Gehäuse 40 aus PPS hergestellt, ein Koeffizient des Gießschrumpfens davon beträgt ungefähr 0,1–0,7%, und daher tritt signifikante Aushärtungskontraktion in dem Gehäuse 40 auf. Bei der vorliegenden Ausführungsform ist das Gehäuse 40 so angeordnet, dass es die laterale Seite der Basisplatte 20 umgibt, durch ein Spritzgießverfahren. Wenn daher die Aushärtungskontraktion in dem Gehäuse 40 auftritt, wird das Gehäuse 40 an der lateralen Seite der Basisplatte 20 ohne einen Raum zwischen dem Gehäuse 40 und der Basisplatte 20 in dem Kontaktbereich 41 befestigt. Daher wird eine Klebeverbindung nicht zum Befestigen der Basisplatte 20 an dem Gehäuse 40 bei der vorliegenden Ausführungsform benutzt.
  • Wie oben beschrieben wurde, wird Klebeverbinden nicht zum Fixieren der Basisplatte 20 an dem Gehäuse 40 bei der vorliegenden Ausführungsform benutzt. Daher muss kein „Freiraum” vorgesehen werden, wie er in 5 gezeigt ist, und es ist nicht notwendig, eine „Aufbringungsfläche” für die Klebeverbindung sowohl auf dem isolierenden Substrat als auch auf dem Gehäuse vorzusehen. Als Resultat kann die Halbleitervorrichtung verkleinert werden. Ebenfalls wird die isolierende Leistung der Halbleitervorrichtung daran gehindert, aufgrund der Luftblasen verschlechtert zu werden, die in die Klebeverbindung gemischt sind, da die Klebeverbindung nicht benutzt wird.
  • Daher ist in einer Situation, in der ein Aufbau gemäß der vorliegenden Erfindung verwendet wird, der Kriechabstand zwischen einer Position des Schaltungsmusters 24 am nächsten zu dem Umfang des isolierenden Substrats 26 und der Basisplatte 20 gleich „dem Abstand zum Sicherstellen zur Isolierung gemäß der Arbeitsspannung”. Daher gibt es keine Notwendigkeit, eine Anbringungsfläche usw. zusätzlich vorzusehen. Wenn z. B. die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform in dem Produkt benutzt wird, das eine Quellenspannung von 440 V aufweist, ist der Abstand zum Sicherstellen für die Isolierung nicht weniger als 2,5 mm unter einer Bedingung, dass das isolierende Substrat mit einem Epoxidharz abgedichtet ist.
  • Bei der vorliegenden Ausführungsform ist das Gehäuse unter Benutzung eines Spritzgießverfahrens gebildet. Bei einem Spritzgießverfahren wird ein Harz mit einer Schmelzviskosität von weniger als 100 Pa × s benutzt. Daher wird ein Harzgrat daran gehindert, dass er erzeugt wird. Daher gibt es keine Notwendigkeit, einen Schritt des Reinigens eines Harzgrats vorzusehen, und die Herstellungskosten werden reduziert. Auch eine Abmessungsgenauigkeit einer Metallform, die bei dem Spritzgießverfahren benutzt wird, ist niedriger als die bei dem Übertragungsgießverfahren. Als Resultat werden die Herstellungskosten der Metallform verringert. Weiterhin ist bei der vorliegenden Ausführungsform ein Harz, das als ein Abdichtharz benutzt wird, ein Epoxidharz, das als ein wärmehärtendes Harz benutzt wird. Das Problem, ein Abdichtharz nicht an der isolierenden Schicht anhaftet, kann gelöst werden. Dieses vergrößert die Zuverlässigkeit der Halbleitervorrichtung. Auf diese Weise wird ein Spritzgießverfahren, das ein Harzgrat verhindern kann und die Kosten einer Metallform verringern kann, zum Bilden des Gehäuses 40 be nutzt. Ebenfalls wird ein wärmehärtendes Harz, das an der isolierenden Schicht anhaften kann, als ein Abdichtharz benutzt.
  • Da eine Metallform billiger erzeugt wird, werden der Hauptanschluss und der Signalanschluss von einer oberen Seite der Halbleitervorrichtung durch Verwenden einer metallischen Gleitform herausgezogen.
  • Wenn die Halbleitervorrichtung, bei der ein Anschluss von einer lateralen Seite heraus gezogen wird, durch ein Übertragungsgießverfahren produziert wird, ist die Halbleitervorrichtung so ausgelegt, dass sie dünn ist, so dass eine Form, die einen Schlag bei dem Gießen des Harzes bildet, daran gehindert wird, zuzunehmen. Dieses ist nicht wünschenswert im Hinblick auf den Kriechabstand. Andererseits wird bei der vorliegenden Ausführungsform ein solches Problem gelöst, und der Kriechabstand ist ausreichend zum Sicherstellen der Isolierung.
  • Verschiedene Änderungen können an dem Aufbau der Halbleitervorrichtung ausgeführt werden, ohne dass der Umfang der vorliegenden Erfindung verlassen wird. Zum Beispiel ist ein Substrat, das für die Halbleitervorrichtung angewendet wird, nicht auf das isolierende Substrat 26 begrenzt, das bei der vorliegenden Ausführungsform beschrieben worden ist. Ein Substrat, ein Abschnitt, der das Gehäuse kontaktiert, das aus einem Material mit einer kleineren Aushärtungskontraktion als das Gehäuse hergestellt ist, kann als ein Substrat ausreichen, das für die Halbleitervorrichtung angewendet wird. Zum Beispiel ist ein Material des Gehäuses 40 nicht auf PPS begrenzt. Ein Material wird als ein Material des Gehäuses 40 so lange verwendet, so lange es eine ausreichende Aushärtungskontraktion aufweist, dass es an dem isolierenden Substrat 26 befestigt wird. Das Gehäuse 40 wird be vorzugt aus einem thermoplastischen Harz, zum Verhindern eines Harzgrats, hergestellt. Das Gehäuse 40 braucht jedoch nicht aus einem thermoplastischen Harz hergestellt zu werden, zum Erzielen „eines Vorteils des Verkleinerns der Halbleitervorrichtung” der vorliegenden Ausführungsform.
  • Zum Beispiel ist das Abdichtharz 36 nicht auf Epoxidharz begrenzt. Das Abdichtharz 36 wird verwendet, so lange es ein wärmehärtendes Harz ist.
  • Zweite Ausführungsform
  • Die zweite Ausführungsform wird unten, unter Bezugnahme auf 3 und 4 beschrieben. 3 ist eine Querschnittsansicht zum Darstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform. Die vorliegende Ausführungsform ist identisch zu der ersten Ausführungsform in einem Aufbau, dass Aushärtungskontraktion in dem Gehäuse auftritt, das so angeordnet ist, dass es eine laterale Seite des isolierenden Substrats so umgibt, dass das Gehäuse an der lateralen Seite der Basisplatte befestigt wird. Ebenfalls ist die vorliegende Ausführungsform identisch zu der ersten Ausführungsform in einem Aufbau, dass ein isolierendes Substrat 52 der vorliegenden Ausführungsform eine Basisplatte 50, eine isolierende Schicht 22, die auf einer oberen Seite der Basisplatte 50 vorgesehen ist, und Schaltungsmuster 24, die auf der isolierenden Schicht 22 vorgesehen sind, aufweist. Eine Form der Basisplatte 50 unterscheidet sich jedoch von der der ersten Ausführungsform. Genauer, die vorliegende Ausführungsform unterscheidet sich von der ersten Ausführungsform darin, dass ein Abschnitt der lateralen Seite der Basisplatte 50, die ein Gehäuse 40 kontaktiert, eine Form aufweist, dass sie einen spitzen Winkel mit einer Rückseite der Basisplatte 50 bildet.
  • Ein isolierendes Substrat wird durch Herstellen eines großen ursprünglichen Substrats und Vereinzeln des großen ursprünglichen Substrats in Substrate gebildet, von denen jedes einen Durchmesser aufweist, wie er notwendig ist, so dass jede der Halbleitervorrichtungen benutzt wird. Die Vereinzelung wird hauptsächlich durch Stanzen mit einem Metallstempel durchgeführt. Es gibt jedoch ein Problem, dass ein Riss in der isolierenden Schicht durch eine Scherspannung usw., während des Stanzens erzeugt wird. Der Riss ist unerwünscht zum Sicherstellen einer isolierenden Leistung der Halbleitervorrichtung.
  • Zum Vermeiden dieses Problems wird eine Maßnahme unternommen, zum Vergrößern des Abstands zwischen einer Position des Schaltungsmusters am nächsten zu dem Umfang des isolierenden Substrats und der lateralen Seite der Basisplatte und zum Vergrößern eines Gebiets eines Metallstempels, der zum Stanzen des isolierenden Substrats benutzt wird. Dadurch wird die Spannung in der isolierenden Schicht verhindert. In diesem Fall gibt es jedoch ein Problem, dass das isolierende Substrat größer wird, die Kosten des isolierenden Substrats werden höher, und die Halbleitervorrichtung kann nicht verkleinert werden.
  • In einer Situation, in der die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform verwendet wird, kann das obige Problem gelöst werden. Eine Form der lateralen Seite der Basisplatte 50, die sich in einem stumpfen Winkel zu der Rückseite der Basisplatte 50 befindet, wird durch Furchen sowohl der oberen Seite (die Seite des Schaltungsmusters 24) als auch der Bodenseite des ursprünglichen Substrats der Basisplatte 50 mit ei ner scharfen V-förmigen Klinge und Unterteilen des ursprünglichen Substrats an dem Ende gebildet. Dadurch wird die oben beschriebene Sorge des Risses erleichtert, und die Kosten des isolierenden Substrats werden durch Verkleinern desselben verringert. Als Resultat werden die Herstellungskosten der Halbleitervorrichtung verringert. Unterteilen des ursprünglichen Substrats ohne Stanzen durch einen Metallstempel wird durch verschiedene Verfahren ungleich dem oben beschriebenen Verfahren durchgeführt. Zusätzlich zu dem Vorteil des Verkleinerns des isolierenden Substrats wird in einer Situation, in der die Form der Basisplatte 50, gemäß der vorliegenden Ausführungsform, verwendet wird, eine Kontaktfläche zwischen der lateralen Seite der Basisplatte 50 und dem Gehäuse 40 vergrößert im Vergleich zu einer Situation, in der die laterale Seite der Basisplatte 50 eben ist. D. h., ein Kontaktbereich 54, gemäß der vorliegenden Ausführungsform, ist größer als der Kontaktbereich 41, der in 2, gemäß der ersten Ausführungsform, gezeigt ist. Daher wird das Anhaften der Basisplatte 50 und des Gehäuses 40 verbessert.
  • In der vorliegenden Ausführungsform ist es wünschenswert, im Hinblick auf die Isolierungsleistung, dass nur die Basisplatte des isolierenden Substrats das Gehäuse kontaktiert. Dies wird unten, unter Bezugnahme auf 4, beschrieben. 4 ist eine vergrößerte Querschnittsansicht einer Halbleitervorrichtung gemäß der zweiten Ausführungsform zum Darstellen, dass nur die laterale Seite der Basisplatte 60 in der lateralen Seite des isolierenden Substrats 64 das Gehäuse kontaktiert. Wie aus 4 klar ersichtlich ist, kontaktiert die isolierende Schicht 22 nicht der Gehäuse 40 (dieses ist als ein Nicht-Kontaktebereich 62 gezeigt). Die isolierende Schicht 22 steht in Kontakt mit einem Abdichtharz 36, das ein wärmehärtendes Harz ist. Da die Anhaftung zwischen der isolierenden Schicht 22 und dem Abdichtharz 36 stark ist, kann die Halbleitervorrichtung erzielt werden, mit hervorragender Isolationsleistung.
  • Mindestens die Änderungen, die äquivalent zu der ersten Ausführungsform sind, können auch bei der zweiten Ausführungsform durchgeführt werden.
  • Die hauptsächlichen Vorteile der vorliegenden Erfindung, die oben im Einzelnen beschrieben wurde, können wie folgt zusammengefasst werden:
    Die vorliegende Erfindung macht es möglich, eine Halbleitervorrichtung herzustellen, deren Isolationsfähigkeit verbessert ist und die verkleinert ist, wobei ein einfaches Verfahren benutzt wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2006-15635 A [0006]
    • - JP 2008-187143 A [0006]
    • - JP 59-15635 A [0006]

Claims (6)

  1. Halbleitervorrichtung mit: einem Substrat (26), das eine obere Seite und ein Schaltungsmuster (24) auf der oberen Seite aufweist; einem Halbleiterelement (28), das auf dem Schaltungsmuster (24) befestigt ist; und einem Gehäuse (40), das eine laterale Seite des Substrats (26) kontaktiert und das so angeordnet ist, dass es die laterale Seite des Substrats (26) umgibt; wobei das Gehäuse (40) an der lateralen Seite des Substrats (26) durch aushärtende Kontraktion des Gehäuses (40) befestigt ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der das Substrat (26) eine Basisplatte (20), die aus Metall hergestellt ist, und eine isolierende Schicht (22), die auf einer oberen Seite der Basisplatte (20) vorgesehen ist, aufweist; bei der das Schaltungsmuster (24) auf einer oberen Seite der isolierenden Schicht (22) vorgesehen ist; bei der das Gehäuse (40) eine laterale Seite der Basisplatte (20) kontaktiert; und bei der die laterale Seite der Basisplatte (20) eine Form aufweist, die einen stumpfen Winkel an einer Rückseite der Basisplatte (20) bildet.
  3. Halbleitervorrichtung nach Anspruch 2, bei der nur die laterale Seite der Basisplatte (20) in der lateralen Seite der Basisplatte (20) das Gehäuse (40) kontaktiert.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der das Substrat (26) eine Basisplatte (20), die aus Metall hergestellt ist, und eine isolierende Schicht (22), die auf einer oberen Seite der Basisplatte (20) vorgesehen ist, aufweist; bei der das Schaltungsmuster (24) auf einer oberen Seite der isolierenden Schicht (22) vorgesehen ist; bei der die isolierende Schicht (22) mit einem wärmehärtenden Harz (36) abgedichtet ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der das Gehäuse (40) aus PPS (Polyphenylensulfid) hergestellt ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der das Gehäuse (40) aus einem Material hergestellt ist, dessen Schmelzviskosität nicht geringer als 100 Pa × s ist.
DE102010008618A 2009-03-18 2010-02-19 Halbleitervorrichtung Withdrawn DE102010008618A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009065900A JP2010219385A (ja) 2009-03-18 2009-03-18 半導体装置
JP2009-065900 2009-03-18

Publications (1)

Publication Number Publication Date
DE102010008618A1 true DE102010008618A1 (de) 2010-09-30

Family

ID=42664239

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010008618A Withdrawn DE102010008618A1 (de) 2009-03-18 2010-02-19 Halbleitervorrichtung

Country Status (2)

Country Link
JP (1) JP2010219385A (de)
DE (1) DE102010008618A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3518278A1 (de) * 2018-01-30 2019-07-31 Infineon Technologies AG Leistungshalbleitermodul und verfahren zur dessen herstellung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6589631B2 (ja) * 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
US11848243B2 (en) 2021-03-05 2023-12-19 Infineon Technologies Austria Ag Molded semiconductor package having a substrate with bevelled edge

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915635A (ja) 1982-07-15 1984-01-26 Hitachi Ltd 噴霧空気系統を有するガスタ−ビン
JP2006015635A (ja) 2004-07-02 2006-01-19 Toyota Motor Corp 表皮付き発泡樹脂部材及びその製造方法
JP2008187143A (ja) 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148642A (ja) * 1994-11-16 1996-06-07 Toshiba Corp 半導体装置及びその製造方法
JP4488733B2 (ja) * 2003-12-24 2010-06-23 三洋電機株式会社 回路基板の製造方法および混成集積回路装置の製造方法。

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915635A (ja) 1982-07-15 1984-01-26 Hitachi Ltd 噴霧空気系統を有するガスタ−ビン
JP2006015635A (ja) 2004-07-02 2006-01-19 Toyota Motor Corp 表皮付き発泡樹脂部材及びその製造方法
JP2008187143A (ja) 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3518278A1 (de) * 2018-01-30 2019-07-31 Infineon Technologies AG Leistungshalbleitermodul und verfahren zur dessen herstellung
US11081414B2 (en) 2018-01-30 2021-08-03 Infineon Technologies Ag Power semiconductor module arrangement
US11557522B2 (en) 2018-01-30 2023-01-17 Infineon Technologies Ag Method for producing power semiconductor module arrangement

Also Published As

Publication number Publication date
JP2010219385A (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
DE19921109A1 (de) Elektronikbauteil
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015212831A1 (de) Leistungshalbleitervorrichtung
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102009055691A1 (de) Leistungshalbleitermodul
DE102018114426A1 (de) Stromsensorpackage mit kontinuierlicher Isolation
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102011086092A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009049613A1 (de) Leistungshalbleitervorrichtung
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
DE102017218138A1 (de) Vorrichtung mit Substrat mit leitfähigen Säulen
DE102015115122A1 (de) Leistungshalbleitermodul mit zweiteiligem Gehäuse
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102010008618A1 (de) Halbleitervorrichtung
DE102014217266B4 (de) Halbleitervorrichtung
DE102019127007B4 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102020125705A1 (de) Leistungs-Halbleitervorrichtung
DE102013202904A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE102015209977A1 (de) Halbleitervorrichtung
EP3840549A1 (de) Leiterplatte mit einem oberflächenmontierten elektronischen bauteil und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R120 Application withdrawn or ip right abandoned

Effective date: 20120711