DE102014101556A1 - Optoelektronisches Bauelement und Verfahren zu seiner Herstellung - Google Patents

Optoelektronisches Bauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102014101556A1
DE102014101556A1 DE102014101556.8A DE102014101556A DE102014101556A1 DE 102014101556 A1 DE102014101556 A1 DE 102014101556A1 DE 102014101556 A DE102014101556 A DE 102014101556A DE 102014101556 A1 DE102014101556 A1 DE 102014101556A1
Authority
DE
Germany
Prior art keywords
solder
contact surface
chip
housing
optoelectronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014101556.8A
Other languages
English (en)
Inventor
Christian Gatzhammer
Martin Brandl
Tobias Gebuhr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102014101556.8A priority Critical patent/DE102014101556A1/de
Priority to CN201580007512.3A priority patent/CN105960715B/zh
Priority to PCT/EP2015/052176 priority patent/WO2015117947A1/de
Publication of DE102014101556A1 publication Critical patent/DE102014101556A1/de
Priority to US15/649,987 priority patent/US10411157B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

Ein optoelektronisches Bauelement umfasst einen Halbleiterchip mit einem ersten elektrischen Kontakt und einem zweiten elektrischen Kontakt, einen ersten Leiterrahmenabschnitt, der eine erste Chipkontaktfläche und eine der ersten Chipkontaktfläche gegenüberliegende erste Lötkontaktfläche aufweist, und einen zweiten Leiterrahmenabschnitt, der eine zweite Chipkontaktfläche und eine der zweiten Chipkontaktfläche gegenüberliegende zweite Lötkontaktfläche aufweist. Der erste elektrische Kontakt ist elektrisch leitend mit der ersten Chipkontaktfläche verbunden. Der zweite elektrische Kontakt ist elektrisch leitend mit der zweiten Chipkontaktfläche verbunden. Der erste Leiterrahmenabschnitt und der zweite Leiterrahmenabschnitt sind derart in ein Gehäuse eingebettet, dass zumindest Teile der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche an einer Unterseite des Gehäuses zugänglich sind. An der Unterseite des Gehäuses ist ein Lötstoppelement angeordnet, das sich zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche erstreckt.

Description

  • Die vorliegende Erfindung betrifft ein optoelektronisches Bauelement gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patentanspruch 11.
  • Es ist bekannt, dass bei für eine Oberflächenmontage vorgesehenen elektronischen und optoelektronischen Bauelementen (SMD-Bauelementen) einander benachbarte Lötkontaktflächen einen Mindestabstand von 200 µm nicht unterschreiten sollten. Andernfalls kann es während einer Lötmontage des Bauelements zu einem Zusammenfließen von Lot und dadurch zu einem elektrischen Kurzschluss zwischen den elektrischen Kontaktflächen kommen. Weiter ist es bekannt, elektrische Kontaktflächen von SMD-Bauelementen durch in ein Kunststoffgehäuse eingebettete Leiterrahmenabschnitte zu bilden. Elektronische und optoelektronische Halbleiterchips solcher Bauelemente können derart auf den Leiterrahmenabschnitten angeordnet werden, dass elektrische Kontaktflächen der Halbleiterchips unmittelbar mit den Leiterrahmenabschnitten verbunden sind. Da der erforderliche Mindestabstand zwischen den Lötkontaktflächen im Stand der Technik einen Mindestabstand zwischen den Leiterrahmenabschnitten festlegt, ergibt sich hieraus auch eine Mindestgröße des Halbleiterchips, die einer weiteren Miniaturisierung im Wege steht.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement bereitzustellen. Diese Aufgabe wird durch ein optoelektronisches Bauelement mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 11 gelöst. In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angegeben.
  • Ein optoelektronisches Bauelement umfasst einen optoelektronischen Halbleiterchip mit einem ersten elektrischen Kontakt und einem zweiten elektrischen Kontakt, einen ersten Leiterrahmenabschnitt, der eine erste Chipkontaktfläche und eine der ersten Chipkontaktfläche gegenüberliegende erste Lötkontaktfläche aufweist, und einen zweiten Leiterrahmenabschnitt, der eine zweite Chipkontaktfläche und eine der zweiten Chipkontaktfläche gegenüberliegende zweite Lötkontaktfläche aufweist. Dabei ist der erste elektrische Kontakt elektrisch leitend mit der ersten Chipkontaktfläche und der zweite elektrische Kontakt elektrisch leitend mit der zweiten Chipkontaktfläche verbunden. Der erste Leiterrahmenabschnitt und der zweite Leiterrahmenabschnitt sind derart in ein Gehäuse eingebettet, dass zumindest Teile der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche an einer Unterseite des Gehäuses zugänglich sind. An der Unterseite des Gehäuses ist ein Lötstoppelement angeordnet, das sich zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche erstreckt. Vorteilhafterweise bewirkt das an der Unterseite des Gehäuses dieses optoelektronischen Bauelements angeordnete Lötstoppelement eine elektrische Isolation zwischen der ersten Lötkontaktfläche des ersten Leiterrahmenabschnitts und der zweiten Lötkontaktfläche des zweiten Leiterrahmenabschnitts. Das an der Unterseite des Gehäuses angeordnete Lötstoppelement verhindert außerdem insbesondere ein Verfließen von Lot zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche des optoelektronischen Bauelements. Dadurch wird ein unerwünschter Kurzschluss zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche des optoelektronischen Bauelements vorteilhafterweise verhindert.
  • In einer Ausführungsform des optoelektronischen Bauelements weisen die erste Lötkontaktfläche und die zweite Lötkontaktfläche einen Abstand von weniger als 200 µm auf. Vorteilhafterweise kann das optoelektronische Bauelement dadurch sehr kompakt ausgebildet sein. Insbesondere kann auch der optoelektronische Halbleiterchip des optoelektronischen Bauelements sehr kompakt ausgebildet sein, da der optoelektronische Halbleiterchip lediglich einen Abstand von weniger als 200 µm zwischen der ersten Lötkontaktfläche des ersten Leiterrahmenabschnitts und der zweiten Lötkontaktfläche des zweiten Leiterrahmenabschnitts des optoelektronischen Bauelements überbrücken muss.
  • In einer Ausführungsform des optoelektronischen Bauelements bedeckt das Lötstoppelement die erste Lötkontaktfläche und/oder die zweite Lötkontaktfläche teilweise. Vorteilhafterweise vergrößert das Lötstoppelement dadurch einen wirksamen Abstand zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche, wodurch ein unerwünschter Kurzschluss zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche des optoelektronischen Bauelements vorteilhafterweise trotz eines geringen Abstands zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche verhindert werden kann.
  • In einer Ausführungsform des optoelektronischen Bauelements weist das Lötstoppelement eine Kantenlänge von mindestens 200 µm auf. Vorteilhafterweise kann dadurch weitgehend sichergestellt werden, dass es während einer Oberflächenmontage des optoelektronischen Bauelements nicht zu einem Verfließen von Lot zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche und dadurch zu einem elektrischen Kurzschluss zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche des optoelektronischen Bauelements kommt.
  • In einer Ausführungsform des optoelektronischen Bauelements schließen die erste Lötkontaktfläche und die zweite Lötkontaktfläche bündig mit der Unterseite des Gehäuses ab. Vorteilhafterweise eignet sich das optoelektronische Bauelement dadurch besonders gut für eine Oberflächenmontage.
  • In einer Ausführungsform des optoelektronischen Bauelements weist das Gehäuse an einer der Unterseite gegenüberliegenden Oberseite eine Kavität auf. Dabei sind zumindest Teile der ersten Chipkontaktfläche und der zweiten Chipkontaktfläche in der Kavität zugänglich. Der optoelektronische Halbleiterchip ist in der Kavität angeordnet. Vorteilhafterweise kann die Kavität des Gehäuses des optoelektronischen Bauelements einem mechanischen Schutz des optoelektronischen Halbleiterchips dienen. Außerdem kann die Kavität als optischer Reflektor für durch den optoelektronischen Halbleiterchip des optoelektronischen Bauelements emittierte elektromagnetische Strahlung dienen. Die Kavität kann auch zur Aufnahme von den optoelektronischen Halbleiterchip einbettendem Vergussmaterial dienen.
  • In einer Ausführungsform des optoelektronischen Bauelements ist in der Kavität ein Vergussmaterial angeordnet. Vorteilhafterweise kann das Vergussmaterial einen Schutz des optoelektronischen Halbleiterchips vor einer Beschädigung durch äußere mechanische Einwirkungen bewirken. Das Vergussmaterial kann auch eingebettete Konverterpartikel aufweisen, die dazu vorgesehen sind, eine Wellenlänge einer durch den optoelektronischen Halbleiterchip emittierten elektromagnetischen Strahlung zu konvertieren.
  • In einer Ausführungsform des optoelektronischen Bauelements sind der erste elektrische Kontakt und der zweite elektrische Kontakt auf einer gemeinsamen Oberfläche des optoelektronischen Halbleiterchips angeordnet. Der optoelektronische Halbleiterchip kann dabei beispielsweise als Flipchip ausgebildet sein. Vorteilhafterweise ergibt sich dadurch eine besonders kompakte Ausführung des optoelektronischen Halbleiterchips und des optoelektronischen Bauelements.
  • In einer Ausführungsform des optoelektronischen Bauelements ist der optoelektronische Halbleiterchip als volumenemittierender Saphir-Flipchip ausgebildet. Vorteilhafterweise kann der optoelektronische Halbleiterchip dadurch mit besonders kompakten Abmessungen ausgebildet sein.
  • In einer Ausführungsform des optoelektronischen Bauelements ist die die elektrischen Kontakte aufweisende Oberfläche des optoelektronischen Halbleiterchips den Chipkontaktflächen zugewandt. Dadurch können direkte elektrisch leitende Verbindungen zwischen den elektrischen Kontakten des optoelektronischen Halbleiterchips und den Chipkontaktflächen der Leiterrahmenabschnitte des optoelektronischen Bauelements bestehen. Beispielsweise können die elektrischen Kontakte über Lötverbindungen mit den Chipkontaktflächen verbunden sein. Eine Verwendung von Bonddrähten ist vorteilhafterweise nicht erforderlich.
  • Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Einbetten eines ersten Leiterrahmenabschnitts mit einer ersten Lötkontaktfläche und eines zweiten Leiterrahmenabschnitts mit einer zweiten Lötkontaktfläche in ein Gehäuse derart, dass zumindest Teile der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche an einer Unterseite des Gehäuses zugänglich bleiben, und zum Anordnen eines Lötstoppelements an der Unterseite des Gehäuses zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche. Vorteilhafterweise ermöglicht dieses Verfahren eine Herstellung eines optoelektronischen Bauelements mit äußerst kompakten Abmessungen. Dabei wird durch das an der Unterseite des Gehäuses angeordnete Lötstoppelement trotz der möglichen kompakten Abmessungen des optoelektronischen Bauelements sichergestellt, dass es während einer Montage des optoelektronischen Bauelements nicht zu einem Verfließen von Lot zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche und einem sich daraus ergebenden elektrischen Kurzschluss zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche kommt.
  • In einer Ausführungsform des Verfahrens umfasst dieses einen weiteren Schritt zum Anordnen eines optoelektronischen Halbleiterchips in einer Kavität an einer der Unterseite gegenüberliegenden Oberseite des Gehäuses. Vorteilhafterweise kann der optoelektronische Halbleiterchip mit äußerst kompakten äußeren Abmessungen ausgebildet sein.
  • In einer Ausführungsform des Verfahrens wird das Lötstoppelement als Lötstopplack auf die Unterseite des Gehäuses aufgebracht. Vorteilhafterweise ist das Verfahren dadurch kostengünstig durchführbar und eignet sich für eine Massenproduktion.
  • In einer Ausführungsform des Verfahrens erfolgt das Anordnen des Lötstoppelements mittels einer Maske. Vorteilhafterweise ist das Verfahren dadurch einfach und kostengünstig durchführbar und eignet sich für eine Massenproduktion.
  • In einer Ausführungsform des Verfahrens erfolgt das Einbetten des ersten Leiterrahmenabschnitts und des zweiten Leiterrahmenabschnitts in das Gehäuse durch ein Spritzgussverfahren. Vorteilhafterweise ist das Verfahren dadurch einfach und kostengünstig durchführbar und eignet sich für eine Massenproduktion.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung
  • 1 eine geschnittene Seitenansicht eines optoelektronischen Bauelements; und
  • 2 eine geschnittene Seitenansicht des optoelektronischen Bauelements nach einer Montage auf einer Leiterplatte.
  • 1 zeigt eine schematische geschnittene Seitenansicht eines optoelektronischen Bauelements 10. Das optoelektronische Bauelement 10 kann beispielsweise ein Leuchtdioden-Bauelement sein.
  • Das optoelektronische Bauelement 10 weist einen optoelektronischen Halbleiterchip 100 auf. Der optoelektronische Halbleiterchip 100 kann beispielsweise ein Leuchtdiodenchip (LED-Chip) sein. Der optoelektronische Halbleiterchip 100 kann beispielsweise als Flipchip ausgebildet sein. Insbesondere kann der optoelektronische Halbleiterchip 100 beispielsweise als volumenemittierender Saphir-Flipchip ausgebildet sein.
  • Der optoelektronische Halbleiterchip 100 weist eine Emissionsseite 101 auf. Der optoelektronische Halbleiterchip 100 ist dazu ausgebildet, an seiner Emissionsseite 101 elektromagnetische Strahlung, beispielsweise sichtbares Licht, zu emittieren. Falls der optoelektronische Halbleiterchip 100 als Volumenemitter ausgebildet ist, so kann der optoelektronische Halbleiterchip 100 außer an der Emissionsseite 101 auch an anderen Oberflächen elektromagnetische Strahlung emittieren.
  • Der optoelektronische Halbleiterchip 100 weist eine der Emissionsseite 101 gegenüberliegende Kontaktseite 102 auf. An der Kontaktseite 102 des optoelektronischen Halbleiterchips 100 sind ein erster elektrischer Kontakt 110 und ein zweiter elektrischer Kontakt 120 angeordnet. Zwischen dem ersten elektrischen Kontakt 110 und dem zweiten elektrischen Kontakt 120 kann eine elektrische Spannung an den optoelektronischen Halbleiterchip 100 angelegt werden, um den optoelektronischen Halbleiterchip 100 zur Emission elektromagnetischer Strahlung zu veranlassen. Der erste elektrische Kontakt 110 kann beispielsweise als Anode ausgebildet sein. Der zweite elektrische Kontakt 120 kann beispielsweise als Kathode ausgebildet sein. Es kann aber auch der erste elektrische Kontakt 110 als Kathode und der zweite elektrische Kontakt 120 als Anode ausgebildet sein.
  • Das optoelektronische Bauelement 10 weist ein Gehäuse 400 auf. Das Gehäuse 400 weist ein elektrisch isolierendes Material auf, bevorzugt ein Kunststoffmaterial. Beispielsweise kann das Gehäuse 400 ein Epoxidharz aufweisen. Das Gehäuse 400 kann beispielsweise durch ein Formverfahren (Moldverfahren) hergestellt sein, insbesondere beispielsweise durch ein Spritzgussverfahren (Injection Molding).
  • Das Gehäuse 400 weist eine Oberseite 401 und eine der Oberseite 401 gegenüberliegende Unterseite 402 auf. An der Oberseite 401 des Gehäuses 400 weist dieses eine Kavität 410 auf. Die Kavität 410 kann beispielsweise als sich trichterförmig (konisch) verjüngende Vertiefung ausgebildet sein.
  • In das Gehäuse 400 des optoelektronischen Bauelements 10 sind ein erster Leiterrahmenabschnitt 200 und ein zweiter Leiterrahmenabschnitt 300 eingebettet. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 weisen jeweils ein elektrisch leitendes Material auf, bevorzugt ein Metall. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 sind voneinander beabstandet und elektrisch gegeneinander isoliert. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 werden bevorzugt bereits während der Herstellung des Gehäuses 400 in das Material des Gehäuses 400 eingebettet. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 können dabei durch Abschnitte eines gemeinsamen Leiterrahmens gebildet werden.
  • Der erste Leiterrahmenabschnitt 200 weist eine erste Chipkontaktfläche 210 und eine der ersten Chipkontaktfläche 210 gegenüberliegende erste Lötkontaktfläche 220 auf. Der zweite Leiterrahmenabschnitt 300 weist eine zweite Chipkontaktfläche 310 und eine der zweiten Chipkontaktfläche 310 gegenüberliegende zweite Lötkontaktfläche 320 auf. Die erste Chipkontaktfläche 210 und die zweite Chipkontaktfläche 310 können auch als Bondpads bezeichnet werden. Die Chipkontaktflächen 210, 310 der Leiterrahmenabschnitte 200, 300 und die Lötkontaktflächen 220, 320 der Leiterrahmenabschnitte 200, 300 sind jeweils zumindest teilweise nicht durch das Material des Gehäuses 400 bedeckt.
  • Teile der ersten Chipkontaktfläche 210 des ersten Leiterrahmenabschnitts 200 und Teile der zweiten Chipkontaktfläche 310 des zweiten Leiterrahmenabschnitts 300 liegen im Bereich der Kavität 410 des Gehäuses 400 frei. Dabei sind die Chipkontaktflächen 210, 310 der Leiterrahmenabschnitte 200, 300 in dieselbe Raumrichtung orientiert wie die Oberseite 401 des Gehäuses 400.
  • Teile der ersten Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 und der zweiten Lötkontaktfläche 320 des zweiten Leiterrahmenabschnitts 300 liegen an der Unterseite 402 des Gehäuses 400 frei. Bevorzugt schließen die erste Lötkontaktfläche 220 und die zweite Lötkontaktfläche 320 bündig mit der Unterseite 402 des Gehäuses 400 ab. Die Lötkontaktflächen 220, 320 der Leiterrahmenabschnitte 200, 300 des optoelektronischen Bauelements 10 sind zur elektrischen Kontaktierung des optoelektronischen Bauelements 10 vorgesehen. Das optoelektronische Bauelement 10 kann sich beispielsweise für eine Oberflächenmontage eignen. In diesem Fall können die Lötkontaktflächen 220, 320 beispielsweise durch Wiederaufschmelzlöten (Reflow-Löten) elektrisch kontaktiert werden.
  • Der optoelektronische Halbleiterchip 100 des optoelektronischen Bauelements 10 ist in der Kavität 410 des Gehäuses 400 über der ersten Chipkontaktfläche 210 des ersten Leiterrahmenabschnitts 200 und der zweiten Chipkontaktfläche 310 des zweiten Leiterrahmenabschnitts 300 angeordnet. Dabei ist die Kontaktseite 102 des optoelektronischen Halbleiterchips 100 den Chipkontaktflächen 210, 310 zugewandt. Dadurch ist die Emissionsseite 101 des optoelektronischen Halbleiterchips 100 in dieselbe Raumrichtung orientiert wie die Oberseite 401 des Gehäuses 400. An der Emissionsseite 101 des optoelektronischen Halbleiterchips 100 emittierte elektromagnetische Strahlung kann an der Oberseite 401 des Gehäuses 400 abgestrahlt werden.
  • Der erste elektrische Kontakt 110 an der Kontaktseite 102 des optoelektronischen Halbleiterchips 100 ist elektrisch leitend mit der ersten Chipkontaktfläche 210 des ersten Leiterrahmenabschnitts 200 verbunden. Der zweite elektrische Kontakt 120 an der Kontaktseite 102 des optoelektronischen Halbleiterchips 100 ist elektrisch leitend mit der zweiten Chipkontaktfläche 310 des zweiten Leiterrahmenabschnitts 300 des optoelektronischen Bauelements 10 verbunden. Die Verbindung zwischen den elektrischen Kontakten 110, 120 und den Chipkontaktflächen 210, 310 kann beispielsweise ein elektrisch leitendes Lot oder einen elektrisch leitenden Kleber umfassen.
  • Die erste Chipkontaktfläche 210 des ersten Leiterrahmenabschnitts 200 und die zweite Chipkontaktfläche 310 des zweiten Leiterrahmenabschnitts 300 weisen einen Abstand 250 voneinander auf. Der Abstand 250 ist bevorzugt kleiner als 200 µm. Dadurch können auch der erste elektrische Kontakt 110 und der zweite elektrische Kontakt 120 des optoelektronischen Halbleiterchips 100 einen geringen Abstand voneinander aufweisen, was es ermöglicht, den optoelektronischen Halbleiterchip 100 mit geringen Abmessungen auszubilden. Bevorzugt weisen auch der erste elektrische Kontakt 110 des optoelektronischen Halbleiterchips 100 und der zweite elektrische Kontakt 120 des optoelektronischen Halbleiterchips 100 voneinander einen Abstand von weniger als 200 µm auf.
  • Durch den geringen Abstand 250 zwischen der ersten Chipkontaktfläche 210 und der zweiten Chipkontaktfläche 310 können auch die erste Lötkontaktfläche 220 und die zweite Lötkontaktfläche 320 einen kleinen Abstand voneinander aufweisen. Der Abstand zwischen der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 kann im Wesentlichen dem Abstand 250 zwischen der ersten Chipkontaktfläche 210 und der zweiten Chipkontaktfläche 310 entsprechen.
  • An der Unterseite 402 des Gehäuses 400 des optoelektronischen Bauelements 10 ist ein Lötstoppelement 500 angeordnet, das sich zwischen der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 erstreckt. Das Lötstoppelement 500 bedeckt einen Teil der ersten Lötkontaktfläche 220, einen Teil der Unterseite 402 des Gehäuses 400 und einen Teil der zweiten Lötkontaktfläche 320. Dabei weist das Lötstoppelement 500 in einer Verbindungsrichtung zwischen der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 eine Kantenlänge 510 auf. Die Kantenlänge 510 ist größer als der Abstand 250 zwischen den Chipkontaktflächen 210, 310. Bevorzugt ist die Kantenlänge 510 größer als 200 µm.
  • Das Lötstoppelement 500 weist ein elektrisch isolierendes Material auf, das von Lot nicht benetzt wird. Das Lötstoppelement 500 kann beispielsweise mittels einer Maske in Form von Lötstopplack an der Unterseite 402 des Gehäuses 400 angeordnet werden.
  • In der Kavität 410 des Gehäuses 400 des optoelektronischen Bauelements 10 ist ein Vergussmaterial 420 angeordnet. Der optoelektronische Halbleiterchip 100 ist in das Vergussmaterial 420 eingebettet. Das Vergussmaterial 420 kann beispielsweise ein Silikon aufweisen. Das Vergussmaterial 420 kann einem Schutz des optoelektronischen Halbleiterchips 100 vor einer Beschädigung durch äußere mechanische Einwirkungen dienen. Das Vergussmaterial 420 kann außerdem eingebettete Konverterpartikel aufweisen, die dazu vorgesehen sind, eine Wellenlänge einer durch den optoelektronischen Halbleiterchip 100 emittierten elektromagnetischen Strahlung zu konvertieren. Beispielsweise können die in das Vergussmaterial 420 eingebetteten Konverterpartikel dazu ausgebildet sein, elektromagnetische Strahlung mit einer Wellenlänge aus dem ultravioletten oder blauen Spektralbereich in weißes Licht zu konvertieren. Alternativ oder zusätzlich zu eingebetteten Konverterpartikeln kann das Vergussmaterial 420 auch andere eingebettete Partikel aufweisen, beispielsweise Streupartikel.
  • Das Vergussmaterial 420 kann allerdings auch vollständig entfallen.
  • Das an der Unterseite 402 des Gehäuses 400 des optoelektronischen Bauelements 10 angeordnete Lötstoppelement 500 kann als Reflektor für durch den optoelektronischen Halbleiterchip 100 in Richtung der Unterseite 402 des Gehäuses 400 emittierte elektromagnetische Strahlung dienen. An dem Lötstoppelement 500 reflektierte elektromagnetische Strahlung kann das Gehäuse 400 des optoelektronischen Bauelements 10 erneut durchlaufen und an der Oberseite 401 des Gehäuses 400 abgestrahlt werden. Dadurch können vorteilhafterweise Lichtverluste des optoelektronischen Bauelements 10 reduziert werden.
  • 2 zeigt eine weitere schematische geschnittene Seitenansicht des optoelektronischen Bauelements 10. In der Darstellung der 2 ist das optoelektronische Bauelement 10 auf einer Leiterplatte 600 angeordnet.
  • Die Leiterplatte 600 kann auch als Platine oder als PCB bezeichnet werden. An einer Oberseite der Leiterplatte 600 sind eine erste Lötkontaktfläche 610 und eine zweite Lötkontaktfläche 620 angeordnet. Die erste Lötkontaktfläche 610 und die zweite Lötkontaktfläche 620 können über in 2 nicht dargestellte Leiterbahnen und andere elektrisch leitende Verbindungen mit weiteren Schaltungsteilen verbunden sein.
  • Das optoelektronische Bauelement 10 ist derart über der Oberseite der Leiterplatte 600 angeordnet, dass die Unterseite 402 des Gehäuses 400 des optoelektronischen Bauelements 10 der Oberseite der Leiterplatte 600 zugewandt ist. Die erste Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 des optoelektronischen Bauelements 10 ist elektrisch leitend mit der ersten Lötkontaktfläche 610 der Leiterplatte 600 verbunden. Die zweite Lötkontaktfläche 320 des zweiten Leiterrahmenabschnitts 300 des optoelektronischen Bauelements 10 ist elektrisch leitend mit der zweiten Lötkontaktfläche 620 der Leiterplatte 600 verbunden. Die Lötkontaktflächen 220, 320 des optoelektronischen Bauelements 10 können beispielsweise durch Wiederaufschmelzlöten (Reflow-Löten) oder über ein anderes Verfahren zur Oberflächenmontage mit den Lötkontaktflächen 610, 620 der Leiterplatte 600 verbunden worden sein.
  • Die erste Lötkontaktfläche 610 und die zweite Lötkontaktfläche 620 der Leiterplatte 600 weisen einen Abstand 630 voneinander auf. Die Größe des Abstands 630 entspricht bevorzugt etwa der Kantenlänge 510 des Lötstoppelements 500. Insbesondere ist der Abstand 630 zwischen den Lötkontaktflächen 610, 620 der Leiterplatte 600 bevorzugt größer als 200 µm.
  • Durch den Abstand 630 zwischen der ersten Lötkontaktfläche 610 und der zweiten Lötkontaktfläche 620 der Leiterplatte 600 und durch das zwischen der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 des optoelektronischen Bauelements 10 angeordnete Lötstoppelement 500 wurde während der Herstellung der Lötverbindungen zwischen den Lötkontaktflächen 220, 320 des optoelektronischen Bauelements 10 und den Lötkontaktflächen 610, 620 der Leiterplatte 600 verhindert, dass Lot zwischen die erste Lötkontaktfläche 610 und die zweite Lötkontaktfläche 620 der Leiterplatte 600 bzw. zwischen die erste Lötkontaktfläche 220 und die zweite Lötkontaktfläche 320 des optoelektronischen Bauelements 10 gelangt und einen Kurzschluss zwischen den ersten Lötkontaktflächen 220, 610 und den zweiten Lötkontaktflächen 320, 620 verursacht.
  • Die Erfindung wurde anhand der bevorzugten Ausführungsbeispiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.
  • Bezugszeichenliste
    • 10
    optoelektronisches Bauelement
    100
    optoelektronischer Halbleiterchip
    101
    Emissionsseite
    102
    Kontaktseite
    110
    erster elektrischen Kontakt
    120
    zweiter elektrischen Kontakt
    200
    erster Leiterrahmenabschnitt
    210
    erste Chipkontaktfläche
    220
    erste Lötkontaktfläche
    250
    Abstand
    300
    zweiter Leiterrahmenabschnitt
    310
    zweite Chipkontaktfläche
    320
    zweite Lötkontaktfläche
    400
    Gehäuse
    401
    Oberseite
    402
    Unterseite
    410
    Kavität
    420
    Vergussmaterial
    500
    Lötstoppelement
    510
    Kantenlänge
    600
    Leiterplatte
    610
    erste Lötkontaktfläche
    620
    zweite Lötkontaktfläche
    630
    Abstand

Claims (15)

  1. Optoelektronisches Bauelement (10) mit einem optoelektronischen Halbleiterchip (100) mit einem ersten elektrischen Kontakt (110) und einem zweiten elektrischen Kontakt (120), einem ersten Leiterrahmenabschnitt (200), der eine erste Chipkontaktfläche (210) und eine der ersten Chipkontaktfläche (210) gegenüberliegende erste Lötkontaktfläche (220) aufweist, und einem zweiten Leiterrahmenabschnitt (300), der eine zweite Chipkontaktfläche (310) und eine der zweiten Chipkontaktfläche (310) gegenüberliegende zweite Lötkontaktfläche (320) aufweist, wobei der erste elektrische Kontakt (110) elektrisch leitend mit der ersten Chipkontaktfläche (210) und der zweite elektrische Kontakt (120) elektrisch leitend mit der zweiten Chipkontaktfläche (310) verbunden ist, wobei der erste Leiterrahmenabschnitt (200) und der zweite Leiterrahmenabschnitt (300) derart in ein Gehäuse (400) eingebettet sind, dass zumindest Teile der ersten Lötkontaktfläche (220) und der zweiten Lötkontaktfläche (320) an einer Unterseite (402) des Gehäuses (400) zugänglich sind, wobei an der Unterseite (402) des Gehäuse (400) ein Lötstoppelement (500) angeordnet ist, das sich zwischen der ersten Lötkontaktfläche (220) und der zweiten Lötkontaktfläche (320) erstreckt.
  2. Optoelektronisches Bauelement (10) gemäß Anspruch 1, wobei die erste Chipkontaktfläche (210) und die zweite Chipkontaktfläche (310) einen Abstand (250) von weniger als 200 µm aufweisen.
  3. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei das Lötstoppelement (500) die erste Lötkontaktfläche (220) und/oder die zweite Lötkontaktfläche (320) teilweise bedeckt.
  4. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei das Lötstoppelement (500) eine Kantenlänge (510) von mindestens 200 µm aufweist.
  5. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei die erste Lötkontaktfläche (220) und die zweite Lötkontaktfläche (320) bündig mit der Unterseite (402) des Gehäuses (400) abschließen.
  6. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei das Gehäuse (400) an einer der Unterseite (402) gegenüberliegenden Oberseite (401) eine Kavität (410) aufweist, wobei zumindest Teile der ersten Chipkontaktfläche (210) und der zweiten Chipkontaktfläche (310) in der Kavität (410) zugänglich sind, wobei der optoelektronische Halbleiterchip (100) in der Kavität (410) angeordnet ist.
  7. Optoelektronisches Bauelement (10) gemäß Anspruch 6, wobei in der Kavität (410) ein Vergussmaterial (420) angeordnet ist.
  8. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei der erste elektrische Kontakt (110) und der zweite elektrische Kontakt (120) auf einer gemeinsamen Oberfläche (102) des optoelektronischen Halbleiterchips (100) angeordnete sind.
  9. Optoelektronisches Bauelement (10) gemäß Anspruch 8, wobei der optoelektronische Halbleiterchip (100) als volumenemittierender Saphir-Flipchip ausgebildet ist.
  10. Optoelektronisches Bauelement (10) gemäß einem der Ansprüche 6 und 7 sowie einem der Ansprüche 8 und 9, wobei die die elektrischen Kontakte (110, 120) aufweisende Oberfläche (102) des optoelektronischen Halbleiterchips (100) den Chipkontaktflächen (210, 310) zugewandt ist.
  11. Verfahren zum Herstellen eines optoelektronischen Bauelements (10) mit den folgenden Schritten: – Einbetten eines ersten Leiterrahmenabschnitts (200) mit einer ersten Lötkontaktfläche(220) und eines zweiten Leiterrahmenabschnitts (300) mit einer zweiten Lötkontaktfläche (320) in ein Gehäuse (400) derart, dass zumindest Teile der ersten Lötkontaktfläche (220) und der zweiten Lötkontaktfläche (320) an einer Unterseite (402) des Gehäuses zugänglich bleiben; – Anordnen eines Lötstoppelements (500) an der Unterseite (402) des Gehäuse (400) zwischen der ersten Lötkontaktfläche (220) und der zweiten Lötkontaktfläche (320).
  12. Verfahren gemäß Anspruch 11, wobei das Verfahren den folgenden weiteren Schritt umfasst: – Anordnen eines optoelektronischen Halbleiterchips (100) in einer Kavität (410) an einer der Unterseite (402) gegenüberliegenden Oberseite (401) des Gehäuses (400).
  13. Verfahren gemäß einem der Ansprüche 11 und 12, wobei das Lötstoppelement (500) als Lötstopplack auf die Unterseite (402) des Gehäuses (400) aufgebracht wird.
  14. Verfahren gemäß einem der Ansprüche 11 bis 13, wobei das Anordnen des Lötstoppelements (500) mittels einer Maske erfolgt.
  15. Verfahren gemäß einem der Ansprüche 11 bis 14, wobei das Einbetten des ersten Leiterrahmenabschnitts (200) und des zweiten Leiterrahmenabschnitts (300) in das Gehäuse (400) durch ein Spritzgussverfahren erfolgt.
DE102014101556.8A 2014-02-07 2014-02-07 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung Pending DE102014101556A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102014101556.8A DE102014101556A1 (de) 2014-02-07 2014-02-07 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
CN201580007512.3A CN105960715B (zh) 2014-02-07 2015-02-03 光电子部件及其生产方法
PCT/EP2015/052176 WO2015117947A1 (de) 2014-02-07 2015-02-03 Optoelektronisches bauelement und verfahren zu seiner herstellung
US15/649,987 US10411157B2 (en) 2014-02-07 2017-07-14 Optoelectronic component and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014101556.8A DE102014101556A1 (de) 2014-02-07 2014-02-07 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE102014101556A1 true DE102014101556A1 (de) 2015-08-13

Family

ID=52440692

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014101556.8A Pending DE102014101556A1 (de) 2014-02-07 2014-02-07 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (1) US10411157B2 (de)
CN (1) CN105960715B (de)
DE (1) DE102014101556A1 (de)
WO (1) WO2015117947A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101526A1 (de) * 2016-01-28 2017-08-03 Osram Opto Semiconductors Gmbh Herstellung eines Multichip-Bauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309404A1 (en) * 2010-08-09 2011-12-22 Lg Innotek Co., Ltd. Light emitting device and lighting system having the same
US20120193661A1 (en) * 2007-11-14 2012-08-02 Cree, Inc. Gap engineering for flip-chip mounted horizontal leds
US20130001633A1 (en) * 2011-06-29 2013-01-03 Hitachi Cable, Ltd. Light-emitting element mounting substrate and led package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459345B2 (en) * 2004-10-20 2008-12-02 Mutual-Pak Technology Co., Ltd. Packaging method for an electronic element
WO2007135707A1 (ja) * 2006-05-18 2007-11-29 Nichia Corporation 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP5310672B2 (ja) * 2009-10-15 2013-10-09 日亜化学工業株式会社 発光装置及びその製造方法
WO2012011363A1 (ja) * 2010-07-23 2012-01-26 シャープ株式会社 発光装置及びその製造方法
CN102569595A (zh) * 2010-12-29 2012-07-11 展晶科技(深圳)有限公司 发光二极管封装结构
CN102881812B (zh) * 2011-07-15 2015-03-25 赛恩倍吉科技顾问（深圳）有限公司 发光二极管封装结构的制造方法
CN104103734B (zh) * 2013-04-02 2017-03-01 展晶科技(深圳)有限公司 发光二极管封装结构
CN103247743B (zh) * 2013-05-24 2016-04-20 安徽三安光电有限公司 贴面式发光器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120193661A1 (en) * 2007-11-14 2012-08-02 Cree, Inc. Gap engineering for flip-chip mounted horizontal leds
US20110309404A1 (en) * 2010-08-09 2011-12-22 Lg Innotek Co., Ltd. Light emitting device and lighting system having the same
US20130001633A1 (en) * 2011-06-29 2013-01-03 Hitachi Cable, Ltd. Light-emitting element mounting substrate and led package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101526A1 (de) * 2016-01-28 2017-08-03 Osram Opto Semiconductors Gmbh Herstellung eines Multichip-Bauelements
WO2017129698A1 (de) * 2016-01-28 2017-08-03 Osram Opto Semiconductors Gmbh Herstellung eines multichip-bauelements
CN108496250A (zh) * 2016-01-28 2018-09-04 奥斯兰姆奥普托半导体有限责任公司 多芯片组件的制造
US10886145B2 (en) 2016-01-28 2021-01-05 Osram Oled Gmbh Production of a multi-chip component

Also Published As

Publication number Publication date
WO2015117947A1 (de) 2015-08-13
CN105960715B (zh) 2018-12-28
CN105960715A (zh) 2016-09-21
US10411157B2 (en) 2019-09-10
US20170317233A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
DE102016119002B4 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
EP1717871B1 (de) Oberflächenmontierbares optoelektronisches Bauelement
DE102007001706A1 (de) Gehäuse für optoelektronisches Bauelement und Anordnung eines optoelektronischen Bauelementes in einem Gehäuse
EP2583318A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
EP3360167A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
DE102013215650A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2022033926A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102012107668A1 (de) Bauelementanordnung
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
DE102013214730B4 (de) Elektronische Schaltung und Herstellungsverfahren dafür
DE102013207111B4 (de) Optoelektronisches Bauelement
EP3229269B1 (de) Led-modul in chip-on-board-technologie
DE102017210901A1 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE102014101556A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013221429A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112014005124B4 (de) Optoelektronisches Bauelement
DE102014101557A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10319782B4 (de) Optoelektronisches Halbleiterbauelement mit einem Chipträgerelement
DE102010033868A1 (de) Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers
DE102013211853A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016107249A1 (de) Leiterplatte mit Aussparung für elektrisches Bauelement
DE102014102259A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication