DE102013221429A1 - Optoelektronisches Bauelement und Verfahren zu seiner Herstellung - Google Patents

Optoelektronisches Bauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102013221429A1
DE102013221429A1 DE201310221429 DE102013221429A DE102013221429A1 DE 102013221429 A1 DE102013221429 A1 DE 102013221429A1 DE 201310221429 DE201310221429 DE 201310221429 DE 102013221429 A DE102013221429 A DE 102013221429A DE 102013221429 A1 DE102013221429 A1 DE 102013221429A1
Authority
DE
Germany
Prior art keywords
plastic material
optoelectronic component
lead frame
chip
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201310221429
Other languages
English (en)
Inventor
Michael Zitzlsperger
Tobias Gebuhr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE201310221429 priority Critical patent/DE102013221429A1/de
Priority to PCT/EP2014/072242 priority patent/WO2015059030A1/de
Publication of DE102013221429A1 publication Critical patent/DE102013221429A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein optoelektronisches Bauelement umfasst einen ersten Leiterrahmenabschnitt, der zumindest teilweise in ein Kunststoffmaterial eingebettet ist. Eine Chiplandefläche und eine Lötkontaktfläche des ersten Leiterrahmenabschnitts sind zumindest teilweise nicht durch das Kunststoffmaterial bedeckt. Die Chiplandefläche weist eine erste obere Rille auf.

Description

  • Die vorliegende Erfindung betrifft ein optoelektronisches Bauelement gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patentanspruch 11.
  • Optoelektronische Bauelemente mit Gehäusen, die einen in ein Kunststoffmaterial eingebetteten Leiterrahmen aufweisen, sind aus dem Stand der Technik bekannt. Das Einbetten des Leiterrahmens in das Kunststoffmaterial kann beispielsweise durch Spritzpressen (transfer molding) erfolgen. Teile der Oberflächen des eingebetteten Leiterrahmens müssen dabei frei und durch das Kunststoffmaterial unbedeckt verbleiben, um Bond- und Lötflächen des optoelektronischen Bauelements zu bilden. Allerdings kann eine Bedeckung als freibleibend vorgesehener Bereiche des Leiterrahmens mit überschüssigem Kunststoffmaterial (flash) während des Spritzpressens nicht immer zuverlässig ausgeschlossen werden. In diesem Fall ist es notwendig, das überschüssige Kunststoffmaterial in einem nachfolgenden Arbeitsgang (deflashing) mechanisch und/oder chemisch zu entfernen, was mit Kosten verbunden ist und eine Beschädigung des optoelektronischen Bauelements zur Folge haben kann.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement bereitzustellen. Diese Aufgabe wird durch ein optoelektronisches Bauelement mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 11 gelöst. In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angegeben.
  • Ein optoelektronisches Bauelement umfasst einen ersten Leiterrahmenabschnitt, der zumindest teilweise in ein Kunststoffmaterial eingebettet ist. Eine Chiplandefläche und eine Lötkontaktfläche des ersten Leiterrahmenabschnitts sind zumindest teilweise nicht durch das Kunststoffmaterial bedeckt. Die Chiplandefläche weist eine erste obere Rille auf. Vorteilhafterweise wird durch die in der Chiplandefläche ausgebildete erste obere Rille ein Risiko einer Bedeckung eines von der ersten oberen Rille umgrenzten Bereichs der Chiplandefläche durch Teile des Kunststoffmaterials reduziert. Bei der Herstellung des optoelektronischen Bauelements kann die in der Chiplandefläche ausgebildete erste obere Rille während des Einbettens des ersten Leiterrahmenabschnitts in das Kunststoffmaterial ein Verfließen des Kunststoffmaterials an der Chiplandefläche unterbrechen und dadurch eine Bedeckung eines durch die erste obere Rille abgegrenzten Teils der Chiplandefläche mit dem Kunststoffmaterial verhindern. Dadurch kann bei der Herstellung des optoelektronischen Bauelements gegebenenfalls auf einen gesonderten Arbeitsschritt zum Entfernen überschüssigen Kunststoffmaterials verzichtet werden. In diesem Fall entfallen auch mit einem derartigen Reinigungsschritt einhergehende Schädigungen des optoelektronischen Bauelements.
  • In einer Ausführungsform des optoelektronischen Bauelements ist ein optoelektronischer Halbleiterchip auf der Chiplandefläche angeordnet. Vorteilhafterweise kann zwischen dem optoelektronischen Halbleiterchip und dem ersten Leiterrahmenabschnitt des optoelektronischen Bauelements eine zuverlässige elektrisch leitende Verbindung bestehen, wenn ein mit dem optoelektronischen Halbleiterchip in Kontakt stehender Bereich der Chiplandefläche nicht durch das Kunststoffmaterial bedeckt ist.
  • In einer Ausführungsform des optoelektronischen Bauelements ist die erste obere Rille zumindest abschnittsweise um einen Mittenbereich der Chiplandefläche umlaufend ausgebildet. Vorteilhafterweise kann die erste obere Rille den Mittenbereich der Chiplandefläche des ersten Leiterrahmenabschnitts dadurch in unterschiedliche Richtungen vor einer Bedeckung mit Kunststoffmaterial schützen.
  • In einer Ausführungsform des optoelektronischen Bauelements weist die erste obere Rille eine Tiefe zwischen 10 µm und 1 mm auf. Bevorzugt weist die erste obere Rille eine Tiefe zwischen 50 µm und 200 µm auf. Beispielsweise kann die erste obere Rille eine Tiefe von etwa 100 µm aufweisen. Vorteilhafterweise kann eine erste obere Rille derartiger Tiefe ein Verfließen von Kunststoffmaterial entlang der Chiplandefläche des ersten Leiterrahmenabschnitts zuverlässig verhindern und die Chiplandefläche dadurch vor einer Bedeckung durch das den ersten Leiterrahmenabschnitt einbettende Kunststoffmaterial verhindern.
  • In einer Ausführungsform des optoelektronischen Bauelements weist die Lötkontaktfläche des ersten Leiterrahmenabschnitts eine erste untere Rille auf. Vorteilhafterweise wird die Lötkontaktfläche durch die erste untere Rille bei der Herstellung des optoelektronischen Bauelements während der Einbettung des ersten Leiterrahmenabschnitts in das Kunststoffmaterial vor einer Bedeckung durch das Kunststoffmaterial zumindest teilweise geschützt.
  • In einer Ausführungsform des optoelektronischen Bauelements weist dieses einen zweiten Leiterrahmenabschnitt auf, der zumindest teilweise in das Kunststoffmaterial eingebettet ist. Dabei sind eine Bondfläche und eine weitere Lötkontaktfläche des zweiten Leiterrahmenabschnitts zumindest teilweise nicht durch das Kunststoffmaterial bedeckt. Vorteilhafterweise kann der zweite Leiterrahmenabschnitt zur elektrischen Kontaktierung eines Halbleiterchips des optoelektronischen Bauelements dienen.
  • In einer Ausführungsform des optoelektronischen Bauelements weist die Bondfläche eine zweite obere Rille auf. Vorteilhafterweise kann die zweite obere Rille die Bondfläche bei der Herstellung des optoelektronischen Bauelements während der Einbettung des zweiten Leiterrahmenabschnitts in das Kunststoffmaterial zumindest abschnittsweise vor einer Bedeckung mit dem Kunststoffmaterial schützen.
  • In einer Ausführungsform des optoelektronischen Bauelements weist die weitere Lötkontaktfläche eine zweite untere Rille auf. Vorteilhafterweise wird dadurch auch die weitere Lötkontaktfläche zumindest abschnittsweise vor einer Bedeckung durch das Kunststoffmaterial geschützt.
  • In einer Ausführungsform des optoelektronischen Bauelements umgrenzt das Kunststoffmaterial über der Chiplandefläche eine Kavität. Dabei ist in der Kavität ein Vergussmaterial angeordnet. Vorteilhafterweise kann das Vergussmaterial einen in der Kavität auf der Chiplandefläche des ersten Leiterrahmenabschnitts angeordneten optoelektronischen Halbleiterchip vor einer Beschädigung durch äußere mechanische Einwirkungen schützen. Das Vergussmaterial kann auch weitere Funktionen erfüllen. Beispielsweise kann das Vergussmaterial eingebettete wellenlängenkonvertierende Partikel aufweisen.
  • Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Bereitstellen eines ersten Leiterrahmenabschnitts mit einer Chiplandefläche, die eine erste obere Rille aufweist, und mit einer Lötkontaktfläche in einem Formwerkzeug, und zum Einbetten des ersten Leiterrahmenabschnitts in ein Kunststoffmaterial derart, dass die Chiplandefläche und die Lötkontaktfläche zumindest teilweise nicht durch das Kunststoffmaterial bedeckt werden. Vorteilhafterweise kann die an der Chiplandefläche des ersten Leiterrahmenabschnitts angeordnete erste obere Rille bei diesem Verfahren während des Einbettens des ersten Leiterrahmenabschnitts in das Kunststoffmaterial ein Verfließen des Kunststoffmaterials unterbrechen und dadurch zumindest einen Abschnitt der Chiplandefläche vor einer Bedeckung durch das Kunststoffmaterial schützen. Dies kann einen nachfolgenden Bearbeitungsschritt zum Entfernen einer unerwünschten Bedeckung der Chiplandefläche mit dem Kunststoffmaterial überflüssig machen, wodurch sich das Verfahren einfach, schnell und kostengünstig durchführen lässt und nur mit einer geringen mechanischen und chemischen Belastung des durch das Verfahren erhältlichen optoelektronischen Bauelements einhergeht.
  • In einer Ausführungsform des Verfahrens wird die erste obere Rille mit einem in das Formwerkzeug integrierten Prägestempel in der Chiplandefläche angelegt. Der Prägestempel kann die erste obere Rille dadurch beispielsweise während des Schließens des Formwerkzeugs um den in einem Hohlraum des Formwerkzeugs angeordneten ersten Leiterrahmenabschnitt automatisch in die Chiplandefläche des ersten Leiterrahmenabschnitts einprägen. Dadurch erfordert das Anlegen der ersten oberen Rille vorteilhafterweise keinen gesonderten Arbeitsgang, wodurch das Verfahren mit geringem Aufwand durchführbar ist. Das Einprägen der ersten oberen Rille mit einem in das Formwerkzeug integrierten Prägestempel bietet außerdem den Vorteil, dass die erste obere Rille automatisch zuverlässig an der richtigen Stelle der Chiplandefläche des ersten Leiterrahmenabschnitts angelegt wird.
  • In einer Ausführungsform des Verfahrens umfasst dieses einen weiteren Schritt zum Anordnen eines optoelektronischen Halbleiterchips auf der Chiplandefläche. Vorteilhafterweise ermöglicht die Tatsache, dass die Chiplandefläche zumindest teilweise nicht durch das Kunststoffmaterial bedeckt ist, eine Herstellung einer zuverlässigen Verbindung zwischen der Chiplandefläche des ersten Leiterrahmenabschnitts und dem optoelektronischen Halbleiterchip.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung
  • 1 eine geschnittene Seitenansicht eines optoelektronischen Bauelements;
  • 2 eine Aufsicht auf das optoelektronische Bauelement;
  • 3 eine geschnittene Seitenansicht eines Formwerkzeugs in einem ersten Verfahrensstand; und
  • 4 eine geschnittene Seitenansicht des Formwerkzeugs in einem zweiten Verfahrensstand.
  • 1 zeigt eine schematische geschnittene Seitenansicht eines optoelektronischen Bauelements 10. 2 zeigt in schematischer Darstellung eine Aufsicht auf eine Oberseite des optoelektronischen Bauelements 10. Das optoelektronische Bauelement 10 kann beispielsweise ein Leuchtdioden-Bauelement (LED-Bauelement) sein. Das optoelektronische Bauelement 10 ist dazu vorgesehen, elektromagnetische Strahlung, beispielsweise sichtbares Licht, zu emittieren.
  • Das optoelektronische Bauelement 10 weist ein Gehäuse mit einem ersten Leiterrahmenabschnitt 100 und einem zweiten Leiterrahmenabschnitt 200 auf. Der erste Leiterrahmenabschnitt 100 und der zweite Leiterrahmenabschnitt 200 weisen jeweils ein elektrisch leitendes Material auf, beispielsweise ein Metall. Der erste Leiterrahmenabschnitt 100 und der zweite Leiterrahmenabschnitt 200 sind jeweils als flache und im Wesentlichen ebene Plättchen ausgebildet und in einer gemeinsamen Ebene nebeneinander angeordnet. Der erste Leiterrahmenabschnitt 100 und der zweite Leiterrahmenabschnitt 200 können während der Herstellung des optoelektronischen Bauelements 10 aus einem gemeinsamen Leiterrahmen gebildet worden sein. In dem Gehäuse des optoelektronischen Bauelements 10 sind der erste Leiterrahmenabschnitt 100 und der zweite Leiterrahmenabschnitt 200 voneinander getrennt und nicht direkt elektrisch leitend miteinander verbunden.
  • Der erste Leiterrahmenabschnitt 100 und der zweite Leiterrahmenabschnitt 200 sind jeweils teilweise in ein Kunststoffmaterial 300 eingebettet. Das Kunststoffmaterial 300 ist ein elektrisch isolierendes Material und kann beispielsweise ein Epoxidharz aufweisen. Das Einbetten des ersten Leiterrahmenabschnitts 100 und des zweiten Leiterrahmenabschnitts 200 in das Kunststoffmaterial 300 kann beispielsweise durch einen Formprozess (Moldprozess) in einem Formwerkzeug (Moldwerkzeug) erfolgt sein. Beispielsweise können der erste Leiterrahmenabschnitt 100 und der zweite Leiterrahmenabschnitt 200 durch einen Spritzpressprozess (transfer molding) in das Kunststoffmaterial eingebettet worden sein.
  • Der erste Leiterrahmenabschnitt 100 des Gehäuses des optoelektronischen Bauelements 10 weist eine Chiplandefläche 110 und eine der Chiplandefläche 110 gegenüberliegende Lötkontaktfläche 120 auf. Die Chiplandefläche 110 und die Lötkontaktfläche 120 sind jeweils zumindest teilweise nicht durch das Kunststoffmaterial 300 bedeckt. Der zweite Leiterrahmenabschnitt 200 weist eine Bondfläche 210 und eine der Bondfläche 210 gegenüberliegende weitere Lötkontaktfläche 220 auf. Auch die Bondfläche 210 und die weitere Lötkontaktfläche 220 sind zumindest teilweise nicht durch das Kunststoffmaterial 300 bedeckt. Die Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 und die Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 weisen in eine gemeinsame obere Raumrichtung. Die Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 und die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 sind in eine gemeinsame untere Raumrichtung orientiert.
  • Die nicht durch das Kunststoffmaterial 300 bedeckten Bereiche der Chiplandefläche 110 und der Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 sowie der Bondfläche 210 und der weiteren Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 waren während des Einbettens des ersten Leiterrahmenabschnitts 100 und des zweiten Leiterrahmenabschnitts 200 in das Kunststoffmaterial 300 abgedeckt, beispielsweise durch Teile des zur Einbettung verwendeten Formwerkzeugs oder durch eine zusätzliche Abdeckfolie. Dennoch bestand während des Einbettens des ersten Leiterrahmenabschnitts 100 und des zweiten Leiterrahmenabschnitts 200 in das Kunststoffmaterial 300 eine Gefahr eines Verfließens des Kunststoffmaterials 300 entlang der Flächen 110, 120, 210, 220 des ersten Leiterrahmenabschnitts 100 und des zweiten Leiterrahmenabschnitts 200, was eine zumindest teilweise Bedeckung der freizuhaltenden Bereiche der Chiplandefläche 110, der Lötkontaktfläche 120, der Bondfläche 210 und/oder der weiteren Lötkontaktfläche 220 zur Folge gehabt haben könnte. Eine solche unbeabsichtigte Bedeckung der freizuhaltenden Bereiche der Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 durch das Kunststoffmaterial 300 hätte einen nachfolgenden Reinigungsprozess (deflashing) zur Entfernung des Kunststoffmaterials 300 in den freizuhaltenden Bereichen der Flächen 110, 120, 210, 220 erfordert.
  • Um ein Verfließen des Kunststoffmaterials 300 entlang der Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 und eine dadurch bewirkte unbeabsichtigte Bedeckung freizuhaltender Bereiche der Flächen 110, 120, 210, 220 durch das Kunststoffmaterial 300 zu verhindern, weisen die Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 Rillen auf. Die Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 weist eine erste obere Rille 130 auf. Die Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 weist eine erste untere Rille 140 auf. Die Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 weist eine zweite obere Rille 230 auf. Die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 weist eine zweite untere Rille 240 auf.
  • Die erste obere Rille 130 in der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 ist im in 1 und 2 dargestellten Beispiel ringförmig umlaufend ausgebildet und unterteilt die Chiplandefläche 110 in einen Randbereich 111 und einen durch die erste obere Rille 130 umgrenzten Mittenbereich 112. Die erste obere Rille 130 bildet damit einen den Mittenbereich 112 der Chiplandefläche 110 umlaufenden Graben.
  • Der Mittenbereich 112 der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 wird durch die erste obere Rille 130 vor einer Bedeckung durch das Kunststoffmaterial 300 geschützt. Fließt das Kunststoffmaterial 300 während des Einbettens des ersten Leiterrahmenabschnitts 100 in das Kunststoffmaterial 300 auf den Randbereich 111 der Chiplandefläche 110, so wird das Verfließen des Kunststoffmaterials 300 an der ersten oberen Rille 130 gestoppt. In den Randbereich 111 der Chiplandefläche 110 fließendes Kunststoffmaterial 300 kann sich in der ersten oberen Rille 130 sammeln. Das Kunststoffmaterial 300 kann jedoch nicht in den durch die erste obere Rille 130 umgrenzten Mittenbereich 112 der Chiplandefläche 110 vordringen. Somit bleibt der Mittenbereich 112 der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 zuverlässig unbedeckt durch das Kunststoffmaterial 300.
  • Durch die ringförmig geschlossene Ausbildung der ersten oberen Rille 130 wird der Mittenbereich 112 der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 in alle Richtungen vor vordringendem Kunststoffmaterial 300 geschützt. Je nach der Geometrie der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 und der Form des aus dem Kunststoffmaterial 300 gebildeten Gehäuses kann es jedoch auch ausreichend sein, den freizuhaltenden Mittenbereich 112 der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 lediglich in einige Raumrichtungen durch die erste obere Rille 130 vor vordringendem Kunststoffmaterial 300 zu schützen. In diesem Fall muss die erste obere Rille 130 nicht als geschlossener Ring ausgebildet sein. Die erste obere Rille 130 umläuft den Mittenbereich 112 der Chiplandefläche 110 dann lediglich abschnittsweise in einem oder mehreren Winkelbereichen.
  • Die erste obere Rille 130 weist eine parallel zur Ebene der Chiplandefläche 110 bemessene Breite 131 und eine senkrecht zur Ebene der Chiplandefläche 110 bemessene Tiefe 132 auf. Die Tiefe 132 der ersten oberen Rille 130 in der Chiplandefläche 110 liegt bevorzugt zwischen 10 µm und 1 mm, besonders bevorzugt zwischen 50 µm und 200 µm. Beispielsweise kann die erste obere Rille 130 in der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 eine Tiefe 132 von 100 µm aufweisen. Auch die Breite 131 der ersten oberen Rille 130 liegt bevorzugt zwischen 10 µm und 1 mm, besonders bevorzugt zwischen 50 µm und 200 µm. Ganz besonders bevorzugt entspricht die Breite 131 der ersten oberen Rille 130 etwa der Tiefe 132 der ersten oberen Rille 130.
  • Die erste untere Rille 140 an der Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100, die zweite obere Rille 230 an der Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 und die zweite untere Rille 240 an der weiteren Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 sind bevorzugt wie die erste obere Rille 130 an der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 ausgebildet und erfüllen eine entsprechende Funktion. Insbesondere können auch die erste untere Rille 140, die zweite obere Rille 230 und die zweite untere Rille 240 ringförmig um Mittenbereiche der jeweiligen Flächen 120, 210, 220 der Leiterrahmenabschnitte 100, 200 geschlossen oder lediglich abschnittsweise um Mittenbereiche der jeweiligen Flächen 120, 210, 220 der Leiterrahmenabschnitte 100, 200 umlaufend ausgebildet sein. Es ist außerdem möglich, auf die erste untere Rille 140 an der Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 und auf die zweite untere Rille 240 an der weiteren Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 zu verzichten. Auch die zweite obere Rille 230 an der Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 kann entfallen, wenn keine Gefahr einer Kontamination der Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 durch das Kunststoffmaterial 300 besteht oder eine solche Kontamination akzeptabel ist.
  • Das Gehäuse des optoelektronischen Bauelements 10 weist eine über der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 und über der Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 ausgebildete Kavität 310 auf. Die Kavität 310 wird seitlich durch das Kunststoffmaterial 300 umgrenzt. An einem Boden der Kavität 310 sind die Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 und die Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 zugänglich. Nach oben ist die Kavität 310 geöffnet.
  • In der Kavität 310 des Gehäuses des optoelektronischen Bauelements 10 ist ein optoelektronischer Halbleiterchip 400 angeordnet. Der optoelektronische Halbleiterchip 400 ist dazu ausgebildet, elektromagnetische Strahlung, beispielsweise sichtbares Licht, zu emittieren. Der optoelektronische Halbleiterchip 400 kann beispielsweise ein Leuchtdiodenchip (LED-Chip) sein.
  • Der optoelektronische Halbleiterchip 400 weist eine Oberseite 401 und eine der Oberseite 401 gegenüberliegende Unterseite 402 auf. Die Oberseite 401 des optoelektronischen Halbleiterchips 400 bildet eine Strahlungsemissionsfläche des optoelektronischen Halbleiterchips 400. Im Betrieb des optoelektronischen Halbleiterchips 400 wird an der die Strahlungsemissionsfläche bildenden Oberseite 401 elektromagnetische Strahlung abgestrahlt.
  • Der optoelektronische Halbleiterchip 400 weist an seiner Oberseite 401 eine erste elektrische Kontaktfläche und an seiner Unterseite 402 eine zweite elektrische Kontaktfläche auf. Der optoelektronische Halbleiterchip 400 ist derart im Mittenbereich 112 auf der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 angeordnet, dass die Unterseite 402 des optoelektronischen Halbleiterchips 400 der Chiplandefläche 110 zugewandt ist und eine elektrisch leitende Verbindung zwischen dem ersten Leiterrahmenabschnitt 100 und der zweiten elektrischen Kontaktfläche an der Unterseite 402 des optoelektronischen Halbleiterchips 400 besteht. Der optoelektronische Halbleiterchip 400 kann beispielsweise mittels einer Lotverbindung an der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 befestigt sein. Die an der Oberseite 401 des optoelektronischen Halbleiterchips 400 ausgebildete erste elektrische Kontaktfläche des optoelektronischen Halbleiterchips 400 ist mittels eines Bonddrahts 410 elektrisch leitend mit dem Mittenbereich der Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 verbunden.
  • In der Kavität 310 des Gehäuses des optoelektronischen Bauelements 10 ist ein Vergussmaterial 320 angeordnet. Der optoelektronische Halbleiterchip 400 und der Bonddraht 410 sind in das Vergussmaterial 320 eingebettet. Das Vergussmaterial 320 kann beispielsweise Silikon aufweisen. Das Vergussmaterial 320 kann auch eingebettete wellenlängenkonvertierende Partikel aufweisen, die dazu vorgesehen sind, eine Wellenlänge einer durch den optoelektronischen Halbleiterchip 400 emittierten elektromagnetischen Strahlung zu konvertieren. Beispielsweise können die in das Vergussmaterial 320 eingebetteten wellenlängenkonvertierenden Partikel dazu vorgesehen sein, von dem optoelektronischen Halbleiterchip 400 emittierte elektromagnetische Strahlung mit einer Wellenlänge aus dem blauen Spektralbereich in weißes Licht zu konvertieren. Die in das Vergussmaterial 320 eingebetteten wellenlängenkonvertierenden Partikel können beispielsweise einen organischen Leuchtstoff oder einen anorganischen Leuchtstoff aufweisen. Die in das Vergussmaterial 320 eingebetteten wellenlängenkonvertierenden Partikel können auch Quantenpunkte aufweisen.
  • Das optoelektronische Bauelement 10 kann als SMD-Bauelement für eine Oberflächenmontage vorgesehen sein. Die Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 und die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 bilden Kontaktflächen des optoelektronischen Bauelements 10, die beispielsweise durch Wiederaufschmelzlöten (Reflow-Löten) elektrisch kontaktiert werden können. Über die Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 und die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 kann der optoelektronische Halbleiterchip 400 des optoelektronischen Bauelements 10 angesteuert werden.
  • Die Rillen 130, 140, 230, 240 in den Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 können vor dem Einbetten der Leiterrahmenabschnitte 100, 200 in das Kunststoffmaterial 300 durch Ätzen, Prägen, Fräsen oder ein anderes Verfahren angelegt werden. Die Leiterrahmenabschnitte 100, 200 werden in diesem Fall mit den bereits in den Flächen 110, 120, 210, 220 vorhandenen Rillen 130, 140, 230, 240 in dem zur Einbettung der Leiterrahmenabschnitte 100, 200 in das Kunststoffmaterial 300 verwendeten Formwerkzeug angeordnet.
  • Es ist allerdings auch möglich, die Rillen 130, 140, 230, 240 erst beim Anordnen der Leiterrahmenabschnitte 100, 200 in dem Formwerkzeug mittels des Formwerkzeugs auszubilden, wie nachfolgend anhand der 3 und 4 erläutert wird.
  • 3 zeigt eine schematische geschnittene Seitenansicht eines Formwerkzeugs 500. Das Formwerkzeug 500 kann auch als Moldwerkzeug bezeichnet werden. Das Formwerkzeug 500 kann beispielsweise zur Durchführung eines Spritzpressprozesses (transfer molding) vorgesehen sein.
  • Das Formwerkzeug 500 umfasst einen oberen Werkzeugteil 510 und einen unteren Werkzeugteil 520. Zwischen dem oberen Werkzeugteil 510 und dem unteren Werkzeugteil 520 kann ein durch die Werkzeugteile 510, 520 im Wesentlichen vollständig umschlossener Hohlraum 530 gebildet werden. Der Hohlraum 530 bildet die Form des Formwerkzeugs 500. Der obere Werkzeugteil 510 und der untere Werkzeugteil 520 sind relativ zueinander beweglich, um den Hohlraum 530 des Formwerkzeugs 500 zu öffnen und zu schließen.
  • Der obere Werkzeugteil 510 des Formwerkzeugs 500 weist an einer dem Hohlraum 530 des Formwerkzeugs 500 zugewandten Seite einen ersten oberen Prägestempel 511 und einen zweiten oberen Prägestempel 512 auf. Der untere Werkzeugteil 520 des Formwerkzeugs 500 weist an einer dem Hohlraum 530 zugewandten Seite einen ersten unteren Prägestempel 521 und einen zweiten unteren Prägestempel 522 auf. Die Prägestempel 511, 512, 521, 522 an den Werkzeugteilen 510, 520 des Formwerkzeugs 500 sind als Negative der in den Leiterrahmenabschnitten 100, 200 anzulegenden Rillen 130, 140, 230, 240 ausgebildet. Beispielsweise können die Prägestempel 511, 512, 521, 522 jeweils als ringförmig geschlossene Erhebungen an den Werkzeugteilen 510, 520 des Formwerkzeugs 500 ausgebildet sein.
  • In dem Hohlraum 530 des Formwerkzeugs 500 können der erste Leiterrahmenabschnitt 100 und der zweite Leiterrahmenabschnitt 200 noch ohne die in den Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 ausgebildeten Rillen 130, 140, 230, 240 angeordnet werden, wie dies in 3 schematisch dargestellt ist. Dabei werden die Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 und die Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 dem oberen Werkzeugteil 510 mit dem ersten oberen Prägestempel 511 und dem zweiten oberen Prägestempel 512 zugewandt. Die Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 und die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 werden dem unteren Werkzeugteil 520 mit dem ersten unteren Prägestempel 521 und dem zweiten unteren Prägestempel 522 zugewandt.
  • Anschließend werden der obere Werkzeugteil 510 und der untere Werkzeugteil 520 des Formwerkzeugs 500 aufeinander zubewegt, um den Hohlraum 530 des Formwerkzeugs 500 zu schließen. Dabei werden der erste obere Prägestempel 511 des oberen Werkzeugteils 510 in die Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100, der zweite obere Prägestempel 512 des oberen Werkzeugteils 510 in die Bondfläche 210 des zweiten Leiterrahmenabschnitts 200, der erste untere Prägestempel 521 des unteren Werkzeugteils 520 in die Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 und der zweite untere Prägestempel 522 des unteren Werkzeugteils 520 in die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 eingepresst und erzeugen dort die Rillen 130, 140, 230, 240.
  • Anschließend wird der Hohlraum 530 des Formwerkzeugs 500 mit dem Kunststoffmaterial 300 befüllt, um den ersten Leiterrahmenabschnitt 100 und den zweiten Leiterrahmenabschnitt 200 in das Kunststoffmaterial 300 einzubetten. Dabei werden die Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 durch die Rillen 130, 140, 230, 240 vor einer Bedeckung durch das Kunststoffmaterial 300 geschützt und verbleiben somit zumindest abschnittsweise unbedeckt durch das Kunststoffmaterial 300.
  • Anschließend kann der Hohlraum 530 des Formwerkzeugs 500 durch Auseinanderbewegen des oberen Werkzeugteils 510 und des unteren Werkzeugteils 520 geöffnet und das aus dem Kunststoffmaterial 300 und den darin eingebetteten Leiterrahmenabschnitten 100, 200 gebildete Gehäuse des optoelektronischen Bauelements 10 aus dem Hohlraum 530 des Formwerkzeugs 500 entnommen werden, wie dies in der schematischen Darstellung der 4 gezeigt ist.
  • Falls an der Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100, der weiteren Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 und/oder der Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 keine Rillen 140, 240, 230 angelegt werden sollen, so können erste untere Prägestempel 521, der zweite untere Prägestempel 522 und/oder der erste obere Prägestempel 511 des Formwerkzeugs 500 entfallen.
  • Die Erfindung wurde anhand der bevorzugten Ausführungsbeispiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.
  • Bezugszeichenliste
    • 10
    optoelektronisches Bauelement
    100
    erster Leiterrahmenabschnitt
    110
    Chiplandefläche
    111
    Randbereich
    112
    Mittenbereich
    120
    Lötkontaktfläche
    130
    erste obere Rille
    131
    Breite
    132
    Tiefe
    140
    erste untere Rille
    200
    zweiter Leiterrahmenabschnitt
    210
    Bondfläche
    220
    weitere Lötkontaktfläche
    230
    zweite obere Rille
    240
    zweite untere Rille
    300
    Kunststoffmaterial
    310
    Kavität
    320
    Vergussmaterial
    400
    optoelektronischer Halbleiterchip
    401
    Oberseite
    402
    Unterseite
    410
    Bonddraht
    500
    Formwerkzeug
    510
    oberer Werkzeugteil
    511
    erster oberer Prägestempel
    512
    zweiter oberer Prägestempel
    520
    unterer Werkzeugteil
    521
    erster unterer Prägestempel
    522
    zweiter unterer Prägestempel
    530
    Hohlraum

Claims (13)

  1. Optoelektronisches Bauelement (10) mit einem ersten Leiterrahmenabschnitt (100), der zumindest teilweise in ein Kunststoffmaterial (300) eingebettet ist, wobei eine Chiplandefläche (110) und eine Lötkontaktfläche (120) des ersten Leiterrahmenabschnitts (100) zumindest teilweise nicht durch das Kunststoffmaterial (300) bedeckt sind, wobei die Chiplandefläche (110) eine erste obere Rille (130) aufweist.
  2. Optoelektronisches Bauelement (10) gemäß Anspruch 1, wobei ein optoelektronischer Halbleiterchip (400) auf der Chiplandefläche (110) angeordnet ist.
  3. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei die erste obere Rille (130) zumindest abschnittsweise um einen Mittenbereich (112) der Chiplandefläche (110) umlaufend ausgebildet ist.
  4. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei die erste obere Rille (130) eine Tiefe (132) zwischen 10 µm und 1 mm aufweist, bevorzugt eine Tiefe (132) zwischen 50 µm und 200 µm.
  5. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei die Lötkontaktfläche (120) eine erste untere Rille (140) aufweist.
  6. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei ein zweiter Leiterrahmenabschnitt (200) zumindest teilweise in das Kunststoffmaterial (300) eingebettet ist, wobei eine Bondfläche (210) und eine weitere Lötkontaktfläche (220) des zweiten Leiterrahmenabschnitts (200) zumindest teilweise nicht durch das Kunststoffmaterial (300) bedeckt sind.
  7. Optoelektronisches Bauelement (10) gemäß Anspruch 6, wobei die Bondfläche (210) eine zweite obere Rille (230) aufweist.
  8. Optoelektronisches Bauelement (10) gemäß einem der Ansprüche 6 und 7, wobei die weitere Lötkontaktfläche (220) eine zweite untere Rille (240) aufweist.
  9. Optoelektronisches Bauelement (10) gemäß einem der Ansprüche 6 bis 8, wobei ein Bonddraht (410) mit der Bondfläche (210) verbunden ist.
  10. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei das Kunststoffmaterial (300) über der Chiplandefläche (110) eine Kavität (310) umgrenzt, wobei in der Kavität (310) ein Vergussmaterial (320) angeordnet ist.
  11. Verfahren zum Herstellen eines optoelektronischen Bauelements (10) mit den folgenden Schritten: – Bereitstellen eines ersten Leiterrahmenabschnitts (100) mit einer Chiplandefläche (110), die eine erste obere Rille (130) aufweist, und mit einer Lötkontaktfläche (120) in einem Formwerkzeug (500); – Einbetten des ersten Leiterrahmenabschnitts (100) in ein Kunststoffmaterial (300) derart, dass die Chiplandefläche (110) und die Lötkontaktfläche (120) zumindest teilweise nicht durch das Kunststoffmaterial (300) bedeckt werden.
  12. Verfahren gemäß Anspruch 11, wobei die erste obere Rille (130) mit einem in das Formwerkzeug (500) integrierten Prägestempel (511) in der Chiplandefläche (110) angelegt wird.
  13. Verfahren gemäß einem der Ansprüche 11 und 12, wobei das Verfahren den folgenden weiteren Schritt umfasst: – Anordnen eines optoelektronischen Halbleiterchips (400) auf der Chiplandefläche (110).
DE201310221429 2013-10-22 2013-10-22 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung Withdrawn DE102013221429A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE201310221429 DE102013221429A1 (de) 2013-10-22 2013-10-22 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
PCT/EP2014/072242 WO2015059030A1 (de) 2013-10-22 2014-10-16 Optoelektronisches bauelement und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310221429 DE102013221429A1 (de) 2013-10-22 2013-10-22 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE102013221429A1 true DE102013221429A1 (de) 2015-05-07

Family

ID=51726521

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310221429 Withdrawn DE102013221429A1 (de) 2013-10-22 2013-10-22 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
DE (1) DE102013221429A1 (de)
WO (1) WO2015059030A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854787B2 (en) 2017-08-03 2020-12-01 Osam Oled Gmbh Component having boundary element
WO2022041846A1 (zh) * 2020-08-31 2022-03-03 深圳市聚飞光电股份有限公司 Led 支架、灯珠及其制作方法、导电基座、发光单元模组

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6213582B2 (ja) * 2016-01-22 2017-10-18 日亜化学工業株式会社 発光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
KR20090100968A (ko) * 2008-03-21 2009-09-24 주식회사 루멘스 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101867106B1 (ko) * 2010-03-30 2018-06-12 다이니폰 인사츠 가부시키가이샤 Led용 수지 부착 리드 프레임, 반도체 장치, 반도체 장치의 제조 방법 및 led용 수지 부착 리드 프레임의 제조 방법
JP2012028694A (ja) * 2010-07-27 2012-02-09 Panasonic Corp 半導体装置
JP6078948B2 (ja) * 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
KR20090100968A (ko) * 2008-03-21 2009-09-24 주식회사 루멘스 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854787B2 (en) 2017-08-03 2020-12-01 Osam Oled Gmbh Component having boundary element
WO2022041846A1 (zh) * 2020-08-31 2022-03-03 深圳市聚飞光电股份有限公司 Led 支架、灯珠及其制作方法、导电基座、发光单元模组

Also Published As

Publication number Publication date
WO2015059030A1 (de) 2015-04-30

Similar Documents

Publication Publication Date Title
DE112014004347B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013214877A1 (de) Verfahren zum Herstellen eines Abdeckelements und eines optoelektronischen Bauelements, Abdeckelement und optoelektronisches Bauelement
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102010034565A1 (de) Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
DE102015109876A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102012216738A1 (de) Optoelektronisches bauelement
DE112016002148B4 (de) Verfahren zum Bearbeiten eines Leiterrahmens und Leiterrahmen
DE102014100772B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013225552A1 (de) Optoelektronisches Bauelement
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
DE102014113844B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE212013000297U1 (de) Optoelektronisches Bauelement
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
DE102013221429A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
DE112014002023B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102010044560A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102014103034A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013220960A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2022100976A1 (de) Optoelektronisches halbleiterbauteil und dessen verfahren zur herstellung
DE102010033868A1 (de) Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers
DE102017130476A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102017128717B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102014102259A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee