DE102010033868A1 - Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers - Google Patents

Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers Download PDF

Info

Publication number
DE102010033868A1
DE102010033868A1 DE102010033868A DE102010033868A DE102010033868A1 DE 102010033868 A1 DE102010033868 A1 DE 102010033868A1 DE 102010033868 A DE102010033868 A DE 102010033868A DE 102010033868 A DE102010033868 A DE 102010033868A DE 102010033868 A1 DE102010033868 A1 DE 102010033868A1
Authority
DE
Germany
Prior art keywords
chip carrier
chip
semiconductor chip
recess
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010033868A
Other languages
English (en)
Inventor
Seng-Teong Chang
Chee-Eng Ooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102010033868A priority Critical patent/DE102010033868A1/de
Priority to PCT/EP2011/062156 priority patent/WO2012019867A1/de
Publication of DE102010033868A1 publication Critical patent/DE102010033868A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Es wird ein Chipträger (1) angeben, der einen Montagebereich (10) zur Montage eines Halbleiterchips (2) und mindestens einer Vertiefung (12) in einer Oberfläche (11) des Montagebereichs (10) aufweist, wobei die Vertiefung (12) eine laterale Abmessung aufweist, die kleiner als eine laterale Abmessung des Halbleiterchips (2) ist. Weiterhin werden ein elektronisches Bauelement mit einem Chipträger und ein Verfahren zur Herstellung eines Chipträgers angegeben.

Description

  • Es werden ein Chipträger, ein elektronisches Bauelement mit einem Chipträger und ein Verfahren zur Herstellung eines Chipträgers angegeben.
  • Eine Licht emittierende Diode (LED) weist typischerweise einen Licht emittierenden Halbleiterchip auf einem Leiterrahmen auf, der von einem Gehäusekörper umgeben ist. Der Halbleiterchip ist dabei üblicherweise mit einem Lötmittel oder mittels eines elektrisch leitenden Klebstoffs auf dem Leiterrahmen montiert. Wird solche eine LED weiterverarbeitet und insbesondere auf einem Träger wie etwa einer Leiterplatte aufgelötet, so kann es dabei beim dafür durchgeführten Lötprozess, etwa einem so genannten Reflow-Lötprozess, zu erhöhten Temperaturen, beispielsweise im Bereich von typischerweise bis zu 260°C, kommen, denen die Elemente der LED ausgesetzt sind. Hierbei hat man festgestellt, dass es vorkommen kann, dass sich die Verbindung zwischen dem Halbleiterchip und dem Leiterrahmen löst, was einen Bauteilausfall zur Folge hat.
  • Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, einen Chipträger für einen Halbleiterchip anzugeben. Eine weitere Aufgabe von bestimmten Ausführungsformen ist es, ein elektronisches Bauelement mit einem Chipträger anzugeben. Noch eine weitere Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines Chipträgers anzugeben.
  • Diese Aufgaben werden durch Gegenstände und ein Verfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen der Gegenstände und des Verfahrens sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und aus den Zeichnungen hervor.
  • Ein Chipträger gemäß einer Ausführungsform weist insbesondere einen Montagebereich zur Montage eines Halbleiterchips auf. In einer Oberfläche des Montagebereichs ist mindestens eine Vertiefung angeordnet, wobei die Vertiefung eine laterale Abmessung aufweist, die kleiner ist als eine laterale Abmessung des Halbleiterchips.
  • Insbesondere kann hier und im Folgenden eine laterale Abmessung der Vertiefung und/oder des Halbleiterchips eine charakteristische Länge der Vertiefung beziehungsweise des Halbleiterchips bezeichnen. Eine solche charakteristische Länge kann beispielsweise eine Kantenlänge, eine Seitenlänge oder ein Durchmessers sein. Weiterhin kann mit einer lateralen Abmessung der Vertiefung und/oder des Halbleiterchips auch eine Querschnittsfläche bezeichnet sein. Mit lateral wird hier und im Folgenden eine Richtung bezeichnet, die parallel zur Oberfläche des Montagebereichs verläuft. Dass der Halbleiterchip eine laterale Abmessung aufweist, die größer ist als eine laterale Abmessung der Vertiefung, kann insbesondere bedeuten, dass die Vertiefung von einem auf den Montagebereich montierten Halbleiterchip vollkommen überdeckt wird.
  • Gemäß einer weiteren Ausführungsform ist der Chipträger als Leiterrahmen oder zumindest als Teil eines Leiterrahmens ausgebildet. Insbesondere kann der Chipträger dabei beispielsweise aus Kupfer oder einer Kupferlegierung hergestellt sein und kann dadurch eine hohe elektrische sowie thermische Leitfähigkeit und eine damit verbundene gute Lötbarkeit aufweisen.
  • Wird ein Halbleiterchip auf dem Montagebereich montiert, so kann dies insbesondere durch ein Verbindungsmaterial, beispielsweise einen elektrisch leitenden Klebstoff, ermöglicht werden. Als elektrisch leitender Klebstoff eignet sich insbesondere ein Kunststoffmaterial, besonders bevorzugt Epoxid oder auch Silikon oder auch eine Mischung daraus, die mit elektrisch leitenden Partikeln, besonders bevorzugt Silberpartikeln, gefüllt ist.
  • Typischerweise weisen Leiterrahmen, beispielsweise Kupfer-Leiterrahmen, einen Wärmeausdehnungskoeffizienten auf, der vom Wärmeausdehnungskoeffizienten des Verbindungsmaterials verschieden ist. So weist ein Leiterrahmen aus Kupfer- oder einer Kupfer-Legierung beispielsweise typischerweise einen Wärmeausdehnungskoeffizienten im Bereich von weniger als 20 ppm/°C, beispielsweise von etwa 17 ppm/°C, auf, während typische Silber-gefüllte, Epoxid-basierte Leitkleber einen Wärmeausdehnungskoeffizienten im Bereich von etwa 80 ppm/°C aufweisen. Wird nun der Chipträger mit einem montierten Halbleiterchip erwärmt, beispielsweise während eines Lötprozesses, so dehnen sich das Verbindungsmaterial und der Chipträger unterschiedlich stark aus, wodurch es zu Spannungen und ungünstigen Kräfteentwicklungen zwischen dem Halbleiterchip und dem Leiterrahmen kommt. Dieser Effekt kann insbesondere dann noch verstärkt werden, wenn der Leiterrahmen und der Halbleiterchip von einem Abdeck- beziehungsweise Gehäusematerial umgeben ist. Durch die Spannungen und Kräfte kann bei bekannten Chipträgern eine Ablösung des Halbleiterchips vom Chipträger erfolgen, was zur Funktionsunfähigkeit führt. Beim hier beschriebenen Chipträger kann mit Vorteil durch die Vertiefung im Montagebereich eine Ankerwirkung des Verbindungsmaterials und damit des Halbleiterchips auf dem Chipträger erreicht werden, da sich das Verbindungsmaterial, also beispielsweise der elektrisch leitende Klebstoff, nicht nur zwischen dem Montagebereich beziehungsweise der Oberfläche des Montagebereichs und dem Halbleiterchip befindet, sondern auch innerhalb der Vertiefung, wodurch der negative Effekt der unterschiedlichen Wärmeausdehnungskoeffizienten zumindest teilweise verringert oder ganz verhindert werden kann.
  • Gemäß einer weiteren Ausführungsform weist die Vertiefung eine laterale Abmessung auf, die sich von der Oberfläche des Montagebereichs in den Chipträger hinein vergrößert. Die sich nach unten hin vergrößernde laterale Abmessung kann eine der vorgenannten lateralen Abmessungen sein. Insbesondere kann die Vertiefung durch die sich vergrößernde laterale Abmessung einen Querschnitt aufweisen, der an der Oberfläche des Montagebereichs kleiner ist als innerhalb der Vertiefung unterhalb der Oberfläche. Die Erfinder haben herausgefunden, dass sich durch eine solche, sich hinsichtlich ihres Querschnitts nach unten in den Chipträger hinein vergrößernde Vertiefung der Ankereffekt noch verstärkt werden kann. Dies kann beispielsweise dadurch möglich sein, dass im Falle des oben genannten Leiterrahmens aus einer Kupferlegierung in Kombiantion mit einem Silber-gefüllten Epoxidleitkleber mit den vorab genannten Wärmeausdehnungskoeffizienten sich der Chipträger bei einer Erwärmung weniger stark ausdehnt als das Verbindungsmaterial. Der in der sich nach unten in den Chipträger hinein verbreiternden Vertiefung eingeschlossene Leitkleber hat das Bestreben, sich stärker auszudehnen als der Chipträger und damit auch die Vertiefung. Dadurch, dass die Vertiefung nach oben hin hinsichtlich ihres Querschnitts schmäler wird, entsteht ein Halteeffekt oder Haltemechanismus (”interlocking mechanism”), der einer Ablösung des Verbindungsmaterials vom Chipträger entgegenwirkt.
  • Gemäß einer weiteren Ausführungsform weist die Vertiefung einen kreisrunden Querschnitt auf. Dadurch kann es beispielsweise möglich sein, dass es eine gleichmäßige Kräfteverteilung zwischen einem in und über der Vertiefung angeordneten Verbindungsmaterial und dem Chipträger gibt. Insbesondere kann die Vertiefung beispielsweise kugelförmig oder ellipsoidförmig ausgebildet sein. Durch eine derartige Vertiefung kann ebenfalls eine Verbesserung des Ankereffekts ermöglicht werden.
  • Gemäß einer weiteren Ausführungsform weist die Vertiefung eine Tiefe auf, die kleiner oder gleich etwa der halben Dicke des Chipträgers ist. Das kann insbesondere bedeuten, dass die Vertiefung bis zu einer halben Dicke oder weniger in den Chipträger hineinragt. Somit kann eine ausreichende Stabilität des Chipträgers trotz der Vertiefung weiterhin gewährleistet sein. Weiterhin kann die Vertiefung eine Tiefe von größer als 20% der Dicke des Chipträgers aufweisen, um mit Vorteil einen starken Ankereffekt zu erreichen.
  • Gemäß einer weiteren Ausführungsform weist die Vertiefung an der Oberfläche eine laterale Abmessung von kleiner oder gleich etwa 75% und besonders bevorzugt von kleiner oder gleich etwa 50% einer lateralen Abmessung des Halbleiterchips auf. Ist die Vertiefung beispielsweise kugelförmig oder ellipsoidförmig ausgebildet, weist die Vertiefung also einen kreisrunden oder einen elliptischen Querschnitt auf, so kann insbesondere der Durchmesser der Vertiefung kleiner oder gleich etwa 75% und besonders bevorzugt kleiner oder gleich etwa 50% einer Kantenlänge des Halbleiterchips sein. Insbesondere kann die Vertiefung an der Oberfläche des Montagebereichs beispielsweise einen Durchmesser von 0,125 mm oder sogar von 0,100 mm aufweisen, während der Halbleiterchip eine Kantenlänge von beispielsweise 0,2 mm bis zu 1 mm oder sogar mehreren Millimetern aufweisen kann. Längen- und Größenangaben können hier und im Folgenden insbesondere unter Berücksichtigung von üblichen Fertigungstoleranzen, die sich im Bereich von beispielsweise 0,010 mm bis 0,050 mm oder mehr, typischerweise etwa 0,030 mm, bewegen können, angegeben werden. Bei typischen Leiterrahmendicken von etwa 0,125 mm kann die Vertiefung besonders bevorzugt eine Tiefe von etwa 0,065 mm aufweisen.
  • Gemäß einer weiteren Ausführungsform können im Montagebereich mehrere Vertiefungen angeordnet sein. Durch eine derartige Mehrzahl von Vertiefungen kann es zu einer Steigerung und damit einer Verbesserung des oben beschriebenen Ankereffekts zwischen dem Chipträger und einem Verbindungsmaterial kommen, mit dem ein Halbleiterchip auf dem Chipträger montiert ist. Besonders bevorzugt kann die Mehrzahl der Vertiefungen regelmäßig, also beispielsweise matrixartig, angeordnet sein, wodurch sich eine gleichmäßige Kräfteverteilung ergeben kann.
  • Ein elektronisches Bauelement weist gemäß zumindest einer Ausführungsform einen Chipträger auf, der eines oder mehrere Merkmale der vorgenannten Ausführungsformen aufweist.
  • Insbesondere kann auf dem Montagebereich über der Vertiefung des Chipträgers ein Halbleiterchip angeordnet sein, der eine Grundfläche aufweist, die größer als eine Querschnittsfläche der Vertiefung ist. Das kann beispielsweise auch bedeuten, dass der Halbleiterchip eine Kantenlänge aufweist, die größer ist als ein Durchmesser der Vertiefung. Zwischen dem Montagebereich und dem Halbleiterchip ist auf der Oberfläche des Montagebereichs und in der Vertiefung ein Verbindungsmaterial, beispielsweise ein elektrisch leitender Klebstoff wie vorab beschrieben, angeordnet.
  • Über dem Halbleiterchip und dem Montagebereich des Chipträgers kann weiterhin ein Abdeckmaterial angeordnet sein, das den Halbleiterchip umschließt. Das Abdeckmaterial kann dabei gemäß einer weiteren Ausführungsform zumindest Teil eines Gehäuses sein, das an den Chipträger angeformt ist. Dazu kann das Abdeckmaterial ein Kunststoffmaterial umfassen oder daraus bestehen, beispielsweise ein Epoxid, ein Silikon oder ein Silikon-Epoxid-Hybrid-Material. Das Abdeckmaterial kann beispielsweise durch einen Formprozess, etwa Spritzpressen oder Spritzgießen, an den Chipträger und den Halbleiterchip umhüllend angeformt. Weiterhin kann das Abdeckmaterial als Teil eines Gehäuses beispielsweise auch ein Kunststoffverguss aus den vorgenannten Materialien sein, der in einer Vertiefung eines Gehäuses angeordnet ist, in der auch der Halbleiterchip auf dem Chipträger angeordnet ist.
  • Gemäß einer weiteren Ausführungsform ist der Halbleiterchip ein optoelektronischer Halbleiterchip. Insbesondere kann der Halbleiterchip ein Licht emittierender oder Licht empfangender Halbleiterchip sein, der eine Arsenid-, Phosphid- oder Nitrid-basierte Verbindungs-Halbleitermaterialienschichtenfolge aufweist. Alternativ dazu kann der Halbleiterchip beispielsweise auch ein elektronisches Bauelement wie etwa ein integrierter Schaltkreis (IC-Chip), ein Transistor oder ein anderes diskretes Bauelement sein.
  • Gemäß einer weiteren Ausführungsform kann der Chipträger auch eine Mehrzahl von Montagebereichen aufweisen, wobei jeder Montagebereich eine vorab beschriebene Vertiefung aufweisen kann, und auf jedem Montagebereich ein Halbleiterchip montiert werden kann.
  • Ein Verfahren zur Herstellung eines vorgenannten Chipträgers weist gemäß zumindest einer Ausführungsform zumindest einen Verfahrensschritt auf, bei dem die Vertiefung mittels eines Ätzprozesses in der Oberfläche des Montagebereichs des Chipträgers ausgebildet wird. Der Ätzprozess kann dabei ein nasschemischer oder trockenchemischer Ätzprozess sein, der geeignet ist, das Chipträgermaterial, also beispielsweise Kupfer oder eine Kupferlegierung eines als Leiterrahmen ausgebildeten Chipträgers derart zu ätzen und zu entfernen, dass eine Vertiefung ausgebildet wird, die beispielsweise insbesondere einen sich in den Chipträger hinein vergrößernden Querschnitt aufweist. Die Erfinder haben diesbezüglich herausgefunden, dass ein Ätzprozess im Vergleich zu herkömmlichen Stempel- beziehungsweise Einprägeprozessen vorteilhaft ist. Insbesondere ist es mit üblichen Präge- oder Stempelverfahren nicht möglich, Vertiefungen in den Chipträger einzubringen, die bei sehr kleinen Chipgrößen wie etwa einer Kantenlänge von lediglich 0,2 mm geringere Abmessungen als der Chip aufweisen. Mit derartigen mechanischen Mitteln ist es beispielsweise nur möglich, Vertiefungen mit einer Größe von minimal 0,2 mm mal 0,2 mm in einen Leiterrahmen einzuprägen. Dabei ist es auch nur möglich, Vertiefungen mit einer Tiefe einzuprägen, die lediglich 20% oder weniger der Leiterrahmendicke aufweist.
  • Um beispielsweise Vertiefungen mittels mechanischer Mittel in einen Leiterrahmen einzubringen, die einen nach unten in den Chipträger sich vergrößernden Querschnitt aufweisen, sind weiterhin mehrere Prägeschritte nacheinander vonnöten. Demgegenüber lassen sich Ätzprozesse zur Ausbildung der Vertiefung kosten- und zeitsparend durchführen.
  • Weitere Vorteile und vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den 1 bis 3 beschriebenen Ausführungsformen.
  • Es zeigen:
  • 1 eine schematische Darstellung eines Chipträgers gemäß einem Ausführungsbeispiel,
  • 2A und 2B schematische Darstellungen von Chipträgern gemäß weiteren Ausführungsbeispielen und
  • 3 eine schematische Darstellung eines elektronischen Bauelements mit einem Chipträger gemäß einem weiteren Ausführungsbeispiel.
  • In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie beispielsweise Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
  • In 1 ist ein Chipträger 1 gemäß einem Ausführungsbeispiel dargestellt, der als Teil eines Leiterrahmens ausgebildet ist. Der Chipträger weist dabei Kupfer oder eine Kupferlegierung auf.
  • Der Chipträger weist einen Montagebereich 10 auf, auf dem ein Halbleiterchip 2 mittels eines Verbindungsmaterials 3 angeordnet werden kann, wie durch die gestrichelten und gepunkteten Linien angedeutet ist. Weiterhin weist der Chipträger 1 in einer Oberfläche 11 des Montagebereichs 10 eine Vertiefung 12 auf. Die Vertiefung 12 ist dabei derart ausgebildet, dass sie eine laterale Abmessung aufweist, die kleiner als eine laterale Abmessung des Halbleiterchips 2 ist, der auf dem Montagebereich 10 montiert werden kann. Bei einer Erwärmung des Chipträgers 1 kann ein durch verschiedene Wärmeausdehnungskoeffizienten des Chipträgers 1 und des Verbindungsmaterials 3 hervorgerufenes Ablösen des Verbindungsmaterials 3 und damit des Halbleiterchips 2 vom Chipträger 1 im Vergleich zu bekannten Chipträgern mit Vorteil verhindert werden.
  • Die Vertiefung 12 wird wie im allgemeinen Teil beschreiben mittels eines Ätzprozesses im Montagebereich 10 des Chipträgers 1 ausgebildet.
  • Insbesondere ist im gezeigten Ausführungsbeispiel die Vertiefung 12 als kugelförmige oder ellipsoidförmige Vertiefung ausgebildet, die eine Tiefe aufweist, die etwa der halben Dicke des Chipträgers 1 entspricht. Dabei weist die Vertiefung 12 an der Oberfläche 11 des Montagebereichs 10 eine laterale Abmessung, insbesondere einen Durchmesser, auf, der sich in den Chipträger 1 hinein vergrößert. Dadurch kann der oben im allgemeinen Teil beschriebene Ankereffekt bewirkt werden. Dies ist insbesondere mit Vorteil auch dann möglich, wenn das Verbindungsmaterial 3 beispielsweise einen Wärmeausdehnungskoeffizienten aufweist, der größer als ein Wärmeausdehnungskoeffizient des Chipträgers 1 ist. Wird nämlich der Chipträger 1 zusammen mit dem Verbindungsmaterial 3 und dem darauf angeordneten Halbleiterchip 2 erwärmt, so dehnt sich das Verbindungsmaterial 3, das sich auf der Oberfläche 11 und auch in der Vertiefung 12 des Chipträgers 1 befindet, insbesondere auch in der Vertiefung 12 stärker als der das Verbindungsmaterial 3 umgebende Chipträger 1 aus, wodurch das Verbindungsmaterial 3 am beziehungsweise im Chipträger 1 verankert und damit gehalten wird. Durch die kugel- oder ellipsoidartige Form der Vertiefung 12 können die dabei auftretenden Haltekräfte gleichmäßig verteilt werden.
  • In den 2A und 2B sind weitere Ausführungsbeispiele für Chipträger 1 gezeigt, die als Leiterrahmen ausgebildet sind. Die Chipträger 1 sind dabei jeweils in Aufsichten auf die Oberfläche 11 des Montagebereichs 10 dargestellt.
  • Gemäß dem Ausführungsbeispiel in 2A weist der Chipträger 1 im Montagebereich 10 eine Vertiefung 12 auf, die eine kleinere Querschnittsfläche als ein darauf zu montierender Halbleiterchip 2, angedeutet durch die gestrichelte Linie, aufweist. Dabei kann der zu montierende Halbleiterchip 2 beispielsweise eine Kantenlänge von 0,2 mm mal 0,2 mm aufweisen, während die Vertiefung 12 einen kreisrunden Querschnitt mit einem Durchmesser von etwa 0,100 mm +/–0,050 mm aufweist. Der als Leiterrahmen ausgebildete Chipträger 1 kann eine Dicke von etwa 0,125 mm aufweisen, während die Vertiefung 12 eine Tiefe von etwa 0,065 mm +/–0,030 mm aufweist. Die Vertiefung 12 kann symmetrisch im Montagebereich 10 und damit auch symmetrisch zum zu montierenden Halbleiterchip 2 angeordnet sein und beispielsweise 0,235 mm und 0,3 mm von den entsprechenden Rändern des Chipträgers 1 angeordnet sein. Es hat sich gezeigt, dass bei einer derartigen Ausgestaltung des Chipträgers 1 eine dauerhafte und zuverlässige Verbindung zwischen einem Halbleiterchip 2, der so geringe Abmessungen wie 0,2 mm mal 0,2 mm Kantenlänge aufweisen kann, gewährleistet werden kann.
  • Gemäß einem weiteren Ausführungsbeispiel kann die Vertiefung 12 an der Oberfläche 11 des Montagebereichs 10 auch einen Durchmesser von 0,125 mm +/–0,030 mm aufweisen.
  • Gemäß dem Ausführungsbeispiel in 2B weist der Chipträger 1 eine Mehrzahl von Vertiefungen 12 auf. Rein beispielhaft sind in diesem Ausführungsbeispiel vier Vertiefungen 12 gezeigt, die matrixartig und damit symmetrisch zum zu montierenden Halbleiterchip 2 angeordnet sind. Beispielsweise können derartige mehrere Vertiefungen 12 mit den vorgenannten Abmessungen vorgesehen sein, die zur Montage größerer Halbleiterchips 2, beispielsweise mit einer Kantenlänge von bis zu 1 mm mal 1 mm, vorgesehen sind.
  • Alternativ zu den vorgenannten Ausführungsbeispielen können die gezeigten Chipträger 1 auch mehrere Montagebereiche 10 mit jeweils einer oder mehreren Vertiefungen 12 aufweisen.
  • In 3 ist ein Ausführungsbeispiel für ein elektronisches Bauelement 100 gezeigt, das einen Chipträger gemäß den vorherigen Ausführungsbeispielen aufweist.
  • Im gezeigten Ausführungsbeispiel weist der Chipträger 1 dabei rein beispielhaft die Merkmale des in 2A gezeigten Chipträgers 1 auf. Auf dem Montagebereich 10 des Chipträgers 1 ist ein Halbleiterchip 2, im gezeigten Ausführungsbeispiel ein optoelektronischer Halbleiterchip in Form eines Licht emittierenden Halbleiterchips, mittels eines Verbindungsmaterials 3 montiert. Das Verbindungsmaterial 3, das im gezeigten Ausführungsbeispiel ein elektrisch leitender Klebstoff in Form eines Epoxid-Klebstoffs gefüllt mit Silberpartikeln ist, befindet sich zwischen der Oberfläche 11 des Chipträgers 1 und dem Halbleiterchip 2 sowie auch in der Vertiefung 12 des Chipträgers 1. Über dem Chipträger 1 und dem Halbleiterchip 2 ist ein Abdeckmaterial 4 angeordnet, das ein Silikon, ein Epoxid oder ein Silikon-Epoxid-Hybrid-Material ist und das als Gehäusekörper an den Chipträger 1 angeformt ist. Durch die Vertiefung kann, wie vorab beschrieben, verhindert werden, dass sich das Verbindungsmaterial 3 während eines Lötprozesses, bei dem das elektronische Bauelement 100 beispielsweise auf einem Träger aufgelötet wird, vom Chipträger 1 durch die dabei entstehenden Spannungen und Kräfte ablöst.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (14)

  1. Chipträger (1), umfassend – einen Montagebereich (10) zur Montage eines Halbleiterchips (2) und – mindestens einer Vertiefung (12) in einer Oberfläche (11) des Montagebereichs (10), wobei die Vertiefung (12) eine laterale Abmessung aufweist, die kleiner als eine laterale Abmessung des Halbleiterchips (2) ist.
  2. Chipträger (1) nach Anspruch 1, wobei sich die laterale Abmessung der Vertiefung (12) von der Oberfläche (11) des Montagebereichs (10) in den Chipträger (1) hinein vergrößert.
  3. Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) einen kreisrunden Querschnitt aufweist.
  4. Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) kugelförmig oder ellipsoidförmig ausgebildet ist.
  5. Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) eine Tiefe aufweist, die kleiner oder gleich etwa der halben Dicke des Chipträgers (1) ist.
  6. Chipträger (1) nach einem der vorherigen Ansprüche, wobei die Vertiefung (12) an der Oberfläche eine laterale Abmessung von kleiner oder gleich 75% einer lateralen Abmessung des Halbleiterchips (2) aufweist.
  7. Chipträger (1) nach dem vorherigen Anspruch, wobei im Montagebereich (10) eine Mehrzahl von Vertiefungen (12) angeordnet ist.
  8. Chipträger (1) nach dem vorherigen Anspruch, wobei die Mehrzahl von Vertiefungen (12) matrixartig angeordnet ist.
  9. Chipträger (1) nach einem der vorherigen Ansprüche, wobei der Chipträger (1) als Leiterrahmen ausgebildet ist.
  10. Elektronisches Bauelement (100) mit einem Chipträger (1) nach einem der Ansprüche 1 bis 9, bei dem – auf dem Montagebereich (10) über der Vertiefung (12) ein Halbleiterchip (2) angeordnet ist, der eine Grundfläche aufweist, die größer als eine Querschnittsfläche der Vertiefung (12) ist, – zwischen dem Montagebereich (10) und dem Halbleiterchip (2) auf der Oberfläche (11) des Montagebereichs (10) und in der Vertiefung (12) ein Verbindungsmaterial (3) angeordnet ist und – über dem Halbleiterchip (2) und dem Montagebereich (10) ein Abdeckmaterial (4) angeordnet ist, das den Halbleiterchip (2) umschließt.
  11. Bauelement (100) nach dem vorherigen Anspruch, wobei der Halbleiterchip (2) ein optoelektronischer Halbleiterchip ist.
  12. Bauelement (100) nach Anspruch 11 oder 12, wobei das Verbindungsmaterial (3) ein elektrischer Leitkleber ist.
  13. Bauelement (100) nach einem der Ansprüche 10 bis 12, wobei das Abdeckmaterial (4) zumindest Teil eines Gehäuses ist, das an den Chipträger (1) angeformt ist.
  14. Verfahren zur Herstellung eine Chipträgers (1) nach einem der Ansprüche 1 bis 9, bei dem die Vertiefung (12) mittels eines Ätzprozesses in der Oberfläche (11) des Montagebereichs (10) ausgebildet wird.
DE102010033868A 2010-08-10 2010-08-10 Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers Withdrawn DE102010033868A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010033868A DE102010033868A1 (de) 2010-08-10 2010-08-10 Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers
PCT/EP2011/062156 WO2012019867A1 (de) 2010-08-10 2011-07-15 Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010033868A DE102010033868A1 (de) 2010-08-10 2010-08-10 Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers

Publications (1)

Publication Number Publication Date
DE102010033868A1 true DE102010033868A1 (de) 2012-02-16

Family

ID=44584141

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010033868A Withdrawn DE102010033868A1 (de) 2010-08-10 2010-08-10 Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers

Country Status (2)

Country Link
DE (1) DE102010033868A1 (de)
WO (1) WO2012019867A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2950359A1 (de) * 2014-05-28 2015-12-02 LG Innotek Co., Ltd. Für waferbonding optimierte kontakstruktur einer lichtemittierende vorrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130096094A (ko) * 2012-02-21 2013-08-29 엘지이노텍 주식회사 발광소자 패키지, 발광 소자 패키지 제조방법 및 이를 구비한 조명 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274970A1 (en) * 2004-06-14 2005-12-15 Lumileds Lighting U.S., Llc Light emitting device with transparent substrate having backside vias
US20060261357A1 (en) * 2005-05-18 2006-11-23 Ching-Fu Tsou Array-type modularized light-emitting diode structure and a method for packaging the structure
US20080035948A1 (en) * 2006-03-09 2008-02-14 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JPS63288029A (ja) * 1987-05-20 1988-11-25 Nec Corp 樹脂封止型半導体装置
JPH03194958A (ja) * 1989-12-22 1991-08-26 Mitsubishi Electric Corp 集積回路用パッケージ
JP4237851B2 (ja) * 1998-10-26 2009-03-11 大日本印刷株式会社 樹脂封止型半導体装置用の回路部材およびその製造方法
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274970A1 (en) * 2004-06-14 2005-12-15 Lumileds Lighting U.S., Llc Light emitting device with transparent substrate having backside vias
US20060261357A1 (en) * 2005-05-18 2006-11-23 Ching-Fu Tsou Array-type modularized light-emitting diode structure and a method for packaging the structure
US20080035948A1 (en) * 2006-03-09 2008-02-14 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2950359A1 (de) * 2014-05-28 2015-12-02 LG Innotek Co., Ltd. Für waferbonding optimierte kontakstruktur einer lichtemittierende vorrichtung
CN105280798A (zh) * 2014-05-28 2016-01-27 Lg伊诺特有限公司 发光器件
US9472742B2 (en) 2014-05-28 2016-10-18 Lg Innotek Co., Ltd. Light emitting device and light unit having the same
CN105280798B (zh) * 2014-05-28 2019-01-18 Lg伊诺特有限公司 发光器件

Also Published As

Publication number Publication date
WO2012019867A1 (de) 2012-02-16

Similar Documents

Publication Publication Date Title
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
EP2583318A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
DE102009008738A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102013215650B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112016002148B4 (de) Verfahren zum Bearbeiten eines Leiterrahmens und Leiterrahmen
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
EP2593974A2 (de) Trägervorrichtung für einen halbleiterchip, elektronisches bauelement mit einer trägervorrichtung und optoelektronisches bauelement mit einer trägervorrichtung
DE202004005228U1 (de) Strahlungsemittierendes und/oder strahlungsempfangendes Halbleiterbauelement
DE102013207111B4 (de) Optoelektronisches Bauelement
DE102010033868A1 (de) Chipträger, elektronisches Bauelement mit Chipträger und Verfahren zur Herstellung eines Chipträgers
EP2406827A1 (de) Optoelektronisches halbleiterbauelement
WO2015059030A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
EP2195865B1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE102013104132A1 (de) Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10319782B4 (de) Optoelektronisches Halbleiterbauelement mit einem Chipträgerelement
DE102004040468B4 (de) Optoelektronisches Halbleiterbauelement und Gehäuse-Grundkörper für ein derartiges Bauelement
DE112020002264B4 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102010032512A1 (de) Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
DE102014101556A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014101557A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102018116211A1 (de) Optoelektronisches Bauelement, Leiterrahmenverbund und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2021074009A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines solchen

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150303