WO2015059030A1 - Optoelektronisches bauelement und verfahren zu seiner herstellung - Google Patents

Optoelektronisches bauelement und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2015059030A1
WO2015059030A1 PCT/EP2014/072242 EP2014072242W WO2015059030A1 WO 2015059030 A1 WO2015059030 A1 WO 2015059030A1 EP 2014072242 W EP2014072242 W EP 2014072242W WO 2015059030 A1 WO2015059030 A1 WO 2015059030A1
Authority
WO
WIPO (PCT)
Prior art keywords
plastic material
lead frame
optoelectronic component
chip
frame portion
Prior art date
Application number
PCT/EP2014/072242
Other languages
English (en)
French (fr)
Inventor
Michael Zitzlsperger
Tobias Gebuhr
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2015059030A1 publication Critical patent/WO2015059030A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the present invention relates to an optoelectronic component according to patent claim 1 and to a method for producing an optoelectronic component according to patent claim 10.
  • An object of the present invention is to provide an optoelectronic device. This object is achieved by an optoelectronic component having the features of claim 1.
  • Another object of the vorlie ⁇ constricting invention is to provide a method for producing an optoelectronic component. This object is achieved by a method having the features of claim 10 solved.
  • various developments of Wei ⁇ are indicated.
  • An optoelectronic component comprising a first terrahmenabrough Lei, which is at least partially embedded in a synthetic ⁇ material.
  • a Chiplander Structure and a solder contact surface of the first lead frame portion are ⁇ at least partially not covered by the plastic material.
  • the chip landing surface has a first upper groove. Advanta- geous legally a risk of covering a space defined by the first upper groove region of the chip landing area by portions of the plastic material is reduced by the out ⁇ formed in the chip landing area first upper groove.
  • the first upper groove formed in the chip landing surface may be embedded in the chip during the embedding of the first leadframe section
  • Plastic material interrupt a flow of the plastic material on the chip landing surface, thereby preventing a covering of a delimited by the first upper groove portion of the chip land area with the plastic material.
  • an optoelectronic semiconductor chip is arranged on the chip landing surface.
  • a reliable electrically conductive connection can exist between the opto ⁇ electronic semiconductor chip and the first leadframe portion of the optoelectronic component, when a region of the chip land surface which is in contact with the optoelectronic semiconductor chip is not covered by the plastic material.
  • the first upper groove is formed at least partially circumferentially around a central region of the chip land surface. Before ⁇ geous enough, the first upper groove can protect the central portion of the chip landing area of the first lead frame portion in different directions characterized in front of a cover with plastic material.
  • the first upper groove has a depth between 10 ym and 1 mm.
  • the first upper groove may have a depth of about 100 ym.
  • the solder contact surface of the first lead frame portion has a first lower groove.
  • the solder ⁇ contact surface is at least partially protected by the first lower groove in the herstel ⁇ development of the optoelectronic component during Einbet ⁇ processing of the first lead frame portion in the plastic mate ⁇ rial prior to covering by the plastic material.
  • the optoelectronic component that includes a second lead frame portion which is partially embedded to ⁇ least in the plastic material.
  • a bonding surface and a further solder contact surface of the second leadframe section are at least partially not covered by the plastic material.
  • the second leadframe section can be used for electrical contacting of a semiconductor chip of the optoelectronic component.
  • the bonding surface has a second upper groove.
  • the further solder contact surface has a second lower groove.
  • the further characterized Lötkon ⁇ clock face is at least partially protected from coverage by the plastic material.
  • the plastic material delimits a cavity over the chip landing surface.
  • in the cavity of a molding material is integrally ⁇ arranged.
  • the potting material can advantageously protect an optoelectronic semiconductor chip arranged in the cavity on the chip landing surface of the first leadframe section from damage by external mechanical influences.
  • the potting material can also fulfill other functions.
  • the potting material is bed ⁇ te wavelength-converting particles may have.
  • a method of manufacturing an optoelectronic device comprises the steps of providing a first lead frame portion having a chip landing area, which has a first upper groove, and a solder pad in a molding tool, and for embedding the firstêtrahmenab ⁇ section in a plastic material such that the Chiplan ⁇ De Structure and the solder contact surface are at least partially not covered by the plastic material.
  • the menabites arranged on the chip landing area of the firstêtrah- first upper groove in this Ver ⁇ drive during the embedding of the firstêtrahmenab ⁇ -section in the plastic material is a flowing of the art ⁇ material interrupt and thereby at least one exhaust n
  • the first upper groove is applied with a mold in the in tegrated ⁇ die in the chip landing area.
  • the die, the first upper groove thereby automatically memorize beispielswei ⁇ se during closing of the mold around the arranged in a cavity of the mold first lead frame portion in the chip landing area of the first Lei ⁇ terrahmenabitess.
  • the application of the first upper groove advantageously requires no separate operation, whereby the method can be carried out with little effort.
  • the embossing of the first upper groove with an embossing die integrated in the molding tool also has the advantage that the first upper groove is automatically reliably applied to the correct location of the chip landing surface of the first leadframe section.
  • this comprises a further step for arranging an optoelectronic semiconductor chip on the chip landing surface.
  • ⁇ enables the fact that the chip landing area is at least partially not covered by the plastic material, egg ⁇ ne production of a reliable connection between the chip landing area of the first lead frame portion and the optoelectronic semiconductor chip.
  • Figure 1 is a sectional side view of an optoelectronic device ⁇ rule.
  • FIG. 2 shows a plan view of the optoelectronic component
  • FIG. 3 shows a sectional side view of a molding tool in a first process state
  • Fig. 4 is a sectional side view of the mold in a second process status.
  • Fig. 1 is a schematic sectional side view of egg ⁇ nes optoelectronic component indicates 10.
  • Fig. 2 shows in a schematic representation of a plan view of a top surface of the optoelectronic component 10.
  • the optoelectronic construction ⁇ element 10 may, for example, a light-emitting device (LED device ) be.
  • the optoelectronic component 10 is provided for electromagnetic radiation example ⁇ as visible light to emit.
  • the optoelectronic component 10 has a housing with egg ⁇ nem first lead frame portion 100 and a second Lei ⁇ terrahmenabites 200.
  • the first leadframe section 100 and the second leadframe section 200 each comprise an electrically conductive material, for example a metal.
  • the first conductor frame portion 100 and the second Lei ⁇ terrahmenabites 200 are each formed as flat and Wesent ⁇ handy flat plate and arranged in a common plane next to each other.
  • the first Porterrahmenab ⁇ section 100 and the second leadframe portion 200 may be formed during the manufacture of the optoelectronic component 10 of a common lead frame. In the housing of the optoelectronic component 10, the first leadframe section 100 and the second leadframe section section 200 separated and not directly
  • the first leadframe section 100 and the second leadframe section 200 are each partially embedded in a plastic material 300.
  • the plastic material 300 is an electrically insulating material and may, for example, comprise an epoxy resin.
  • the embedding of the first leadframe section 100 and the second leadframe section 200 into the plastic material 300 may be effected, for example, by a molding process (molding process) in a molding tool (molding tool).
  • a molding process molding process
  • molding tool molding tool
  • the first conductor ⁇ frame portion 100 and the second lead frame portion 200 may have been embedded in the plastic material by a molding process (transfer molding).
  • the first leadframe section 100 of the housing of the opto ⁇ electronic component 10 has a chip landing surface 110 and a Lötkon- contact surface 120 opposite the chip landing surface 110.
  • the chip landing area 110 and the Lötkon ⁇ clock face 120 are each at least partially not covered by the plastic material 300th
  • the second leadframe ⁇ section 200 has a bonding surface 210 and one of the Bondflä ⁇ che 210 opposite another solder contact surface 220. Also, the bonding surface 210 and the further solder contact surface 220 are at least partially not covered by the plastic material 300.
  • the chip landing surface 110 of the first leadframe ⁇ section 100 and the bonding surface 210 of the secondêtrah ⁇ menabites 200 point in a common upper spatial direction.
  • the solder contact surface 120 of the first Porterrahmenab ⁇ section 100 and the further solder contact surface 220 of the second lead frame section 200 are oriented in a common lower spatial direction.
  • the regions not covered by the plastic material 300 portions of the chip landing area 110 and the solder pad 120 of the ERS ⁇ th lead frame portion 100 and the bonding pad 210 and the other solder pad 220 of the second Porterrahmenab- Section 200 was covered during embedding of the first conductor ⁇ frame portion 100 and the second lead frame portion 200 in the plastic material 300, for example, by parts of the mold used for embedding or by an additional cover.
  • the surfaces have 110, 120, 210, 220 of the lead frame sections 100, 200 grooves.
  • the chip landing surface 110 of the first leadframe section 100 has a first upper groove 130.
  • the solder contact surface 120 of the first leadframe section 100 has a first lower groove 140.
  • the bonding surface 210 of the second conductor ⁇ frame portion 200 has a second upper groove 230.
  • the further solder contact surface 220 of the secondêtrahmenab ⁇ section 200 has a second lower groove 240.
  • the first upper groove 130 in the chip landing area 110 of the ERS ⁇ th lead frame section 100 is formed annularly in ⁇ represent provided in Figures 1 and 2 and Example un- tert approaches the chip landing surface 110 in an edge region 111 and a circumscribed by the first upper groove 130 Mittenbe ⁇ rich 112.
  • the first upper groove 130 thus forms a center of the area 112 of the chip landing area 110 surrounding the trench.
  • the central region 112 of the chip landing area 110 of the first lead frame portion 100 is ge ⁇ protected by the first upper groove 130 prior to covering by the plastic material 300th Flowing the plastic material 300 during the on Bettens of the first lead frame portion 100 in the art ⁇ material 300 to the edge region 111 of the chip landing area 110, the flowing of the plastic material is stopped 300 to the first upper groove 130th Plastic material 300 flowing into the edge region 111 of the chip landing surface 110 may collect in the first upper groove 130. However, the plastic material 300 can not penetrate into the central region 112 of the chip land surface 110 bounded by the first upper groove 130. Thus, the center region 112 of the chip landing surface 110 of the first leadframe section 100 remains reliably uncovered by the plastic material 300.
  • the central region 112 of the chip landing surface 110 of the first leadframe section 100 is protected in all directions from penetrating plastic material 300.
  • the geometry of the chip landing area 110 of the first Porterrah ⁇ menabitess 100 and the shape of the housing formed of the plastic material 300 but it may also be sufficient to be kept free center area 112 of the chip landing area 110 of the first lead frame portion 100 only in some
  • first upper groove 130 Spaces are protected by the first upper groove 130 from penetrating plastic material 300.
  • the first upper groove 130 need not be formed as a closed ring.
  • the first upper groove 130 then circumscribes the middle region 112 of the chip landing surface 110 only in sections in one or more angular regions.
  • the first upper groove 130 has a width 131 dimensioned parallel to the plane of the chip landing surface 110 and a depth 132 measured perpendicular to the plane of the chip landing surface 110.
  • the depth 132 of the first upper groove 130 in the chip land 110 is preferably between 10 .mu.m and 1 mm, particularly preferably between 50 .mu.m and 200 .mu.m.
  • the first upper groove 130 may have a depth of 100 ym aufwei ⁇ sen 132 in the chip landing area 110 of the first lead frame portion 100th
  • the width 131 of the first upper groove 130 is preferably between 10 .mu.m and 1 mm, more preferably Zvi ⁇ rule 50 ym and 200 ym. Most preferably, the width 131 of the first upper groove 130 corresponds approximately to the depth 132 of the first upper groove 130.
  • the first lower groove 140 on the solder contact surface 120 of the first lead frame portion 100, the second upper groove 230 on the bonding surface 210 of the second lead frame portion 200 and the second lower groove 240 at the other solder contact ⁇ surface 220 of the second lead frame portion 200 are forthcoming Trains t as the first upper groove 130 formed on the chip landing area 110 of the first lead frame portion 100 and fulfillment ⁇ len a corresponding function.
  • the first lower groove 140, the second upper groove 230 and the second lower groove 240 may also be annular around center regions of the respective surfaces 120, 210, 220 of the lead frame sections
  • the respective surfaces 120, 210, 220 of the lead frame portions 100 may be formed circumferentially 200th It is also possible, on the first lower groove 140 on the solder pad 120 of the first lead frame portion 100 and the second lower groove 240 at the other solder contact ⁇ surface 220 of the second lead frame portion 200 to verzich ⁇ th.
  • the second upper groove 230 at the bonding surface 210 of the second lead frame portion 200 may be omitted if there is no risk of contamination of the bonding surface 210 of the two ⁇ th lead frame portion 200 by the plastic material 300 or such contamination is acceptable.
  • the housing of the optoelectronic component 10 has a through the chip landing area 110 of the first Porterrahmenab ⁇ section 100 and the bonding surface 210 of the second lead frame portion 200 formed ⁇ cavity 310th
  • the Kavi- ty 310 is bordered laterally by ⁇ by the plastic material 300th
  • the Chiplanderflä ⁇ surface 110 of the first lead frame portion 100 and the bonding ⁇ surface 210 of the second lead frame portion 200 are accessible.
  • the cavity 310 is opened.
  • an optoelectronic semiconductor chip 400 is arranged in the cavity 310 of the housing of the optoelectronic Bau ⁇ elements 10.
  • the optoelectronic semiconductor chip 400 is designed to emit electromagnetic radiation, for example visible light.
  • the optoelectronic semi ⁇ conductor chip 400 can be for example a light emitting diode chip (LED chip).
  • the optoelectronic semiconductor chip 400 has a top side 401 and a bottom side opposite the top side 401
  • the upper side 401 of the optoelectronic semiconductor chip 400 forms a radiation emission surface of the opto ⁇ electronic semiconductor chip 400.
  • optoelectron ⁇ ronic semiconductor chip 400 is radiated at the radiation emission surface forming top 401 electromagnetic radiation ⁇ treatment.
  • the optoelectronic semiconductor chip 400 has a first electrical contact surface on its upper side 401 and a second electrical contact surface on its underside 402.
  • the optoelectronic semiconductor chip 400 is arranged in the middle area 112 on the chip landing area 110 of the first Lei ⁇ terrahmenabitess 100 that the underside 402 of the optoelectronic semiconductor chip faces 400 of the chip landing surface 110 and an electrically conductive connection between the first lead frame portion 100 and the second electrical Contact surface on the bottom 402 of the opto ⁇ electronic semiconductor chip 400 consists.
  • the optoelectronic The niche semiconductor chip 400 may, for example, be attached to the chip landing surface 110 of the first leadframe section 100 by means of a solder connection.
  • the first electrical contact surface of the optoelectronic semiconductor chip 400 formed on the upper side 401 of the optoelectronic semiconductor chip 400 is connected in an electrically conductive manner to the middle region of the bonding surface 210 of the second conductor frame section 200 by means of a bonding wire 410.
  • a potting material 320 is disposed in the cavity 310 of the housing of the optoelectronic Bau ⁇ elements 10.
  • the opto ⁇ electronic semiconductor chip 400 and the bonding wire 410 are embedded in the potting material 320.
  • the potting material 320 may comprise silicone, for example.
  • the molding material 320 may also have embedded wavelength converting Par ⁇ Tikel which are intended to convert a wavelength of a light emitted by the optoelectronic semiconductor chip 400 electromagnetic radiation.
  • the bed is in the potting material 320 ⁇ th wavelength-converting particles can be provided to convert light emitted by the optoelectronic semiconductor chip 400, electromagnetic radiation having a wavelength from the blue spectral region in white light.
  • the wavelength-converting particles embedded in the potting material 320 may include, for example, an organic phosphor or an inorganic phosphor.
  • the wavelength-converting particles embedded in the potting material 320 may also have quantum dots.
  • the optoelectronic component 10 may be provided as an SMD component for surface mounting.
  • the solder contact ⁇ surface 120 of the first lead frame portion 100 and the solder pad 220 of the white ⁇ tere second lead frame portion 200 form contact surfaces of the optoelectronic component 10 (for example by reflow soldering reflow
  • soldering can be contacted electrically. Via the solder contact surface 120 of the first leadframe section 100 and the further solder contact surface 220 of the second leadframe section Section 200, the optoelectronic semiconductor chip 400 of the optoelectronic component 10 can be controlled.
  • the grooves 130, 140, 230, 240 in the areas 110, 120, 210, 220 of the lead frame portions 100, 200 can in front of the A ⁇ embed the lead frame portions 100, 200 in the plastic ⁇ material 300 by etching, stamping, milling or other Procedures are created.
  • the lead frame sections 100, 200 are arranged with the grooves 130, 140, 230, 240 already present in the surfaces 110, 120, 210, 220 in the molding tool used for embedding the lead frame sections 100, 200 into the plastic material 300.
  • grooves 130, 140, 230, 240 it is also possible to form the grooves 130, 140, 230, 240 only when arranging the leadframe sections 100, 200 in the mold by means of the mold, as explained below with reference to FIGS . 3 and 4.
  • the molding tool 500 can also be referred to as a molding tool.
  • the molding tool 500 may be provided, for example, for carrying out a transfer molding process.
  • the mold 500 includes an upper tool portion 510 and a lower mold part 520. Between the upper tool portion 510 and the lower tool part 520 may be formed by a the tool parts 510, 520 substantially completely around ⁇ connected cavity 530th The cavity 530 forms the shape of the mold 500.
  • the upper mold part 510 and the lower tool member 520 are movable relative to each other to close the cavity 530 of the mold 500 to öff ⁇ and NEN.
  • the upper tool part 510 of the molding tool 500 has on ei ⁇ ner the cavity 530 of the mold 500 side facing a first upper die 511 and a second upper die 512 on.
  • the lower tool part 520 of the molding Tool 500 has on a side facing the cavity 530 a first lower die 521 and a second lower die 522.
  • the stamping dies 511, 512, 521, 522 on the tool parts 510, 520 of the molding tool 500 are formed as negatives of the grooves 130, 140, 230, 240 to be applied in the leadframe sections 100, 200.
  • the stamper 511, 512, 521, 522 be each formed as closed annular ridges on the tool parts 510, 520 of the mold 500th
  • the first lead frame portion 100 and the second Porterrahmenab ⁇ section 200 even without the restriction of the surfaces 110, 120, 210, 220 of the lead frame portions 100, 200, grooves 130, 140, 230 formed, are placed 240 as this is shown in Fig. 3 schematically ⁇ table.
  • the chip landing area 110 of the first lead frame portion 100 and the bonding surface 210 of the second lead frame portion 200 of the upper tool ⁇ part 510 faces to the first upper die 511 and the second upper dies 512th
  • the solder contact surface 120 of the first lead frame section 100 and the further solder contact surface 220 of the second lead frame section 200 are applied to the lower tool part 520 with the first lower punch 521 and the second lower punch 522.
  • the upper tool part 510 and the lower tool part 520 of the molding tool 500 are moved toward each other to close the cavity 530 of the molding tool 500.
  • the cavity 530 of the mold 500 is filled with the plastic material 300 to embed the firstnatirah ⁇ menabrough 100 and the second lead frame portion 200 in the plastic material 300th
  • the FLAE ⁇ surfaces 110, 120, 210, 220 of the lead frame portions 100, 200 protected by the grooves 130, 140, 230, 240 prior to covering by the resin material 300, and thus remain on ⁇ least partially uncovered by the Kunststoffmateri ⁇ al 300 ,
  • the cavity 530 of the mold 500 may be opened by moving apart the upper tool portion 510 and the lower tool portion 520 and from the art ⁇ material 300 and the embedded Porterrahmenab ⁇ cut 100, the housing of the optoelectronic component 10 formed 200 from the cavity 530 of the mold 500 are removed, as shown in the schematic representation of FIG. 4.
  • the further solder pad 220 of the second lead frame portion 200 and / or the bonding surface 210 of the second lead frame portion 200 no grooves 140, 240, 230 are to be applied can first lower die 521, the second lower die 522 and / or the first upper die 511 of the mold 500 omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein optoelektronisches Bauelement umfasst einen ersten Leiterrahmenabschnitt, der zumindest teilweise in ein Kunststoffmaterial eingebettet ist. Eine Chiplandefläche und eine Lötkontaktfläche des ersten Leiterrahmenabschnitts sind zumindest teilweise nicht durch das Kunststoffmaterial bedeckt. Die Chiplandefläche weist eine erste obere Rille auf. Die Lötkontaktfläche weist eine erste untere Rille auf.

Description

Beschreibung
Optoelektronisches Bauelement und Verfahren zu seiner Her¬ stellung
Die vorliegende Erfindung betrifft ein optoelektronisches Bauelement gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patentanspruch 10.
Diese Patentanmeldung beansprucht die Priorität der deut¬ schen Patentanmeldung DE 10 2013 221 429.4, deren Offenbarungsgehalt hiermit durch Bezugnahme aufgenommen wird. Optoelektronische Bauelemente mit Gehäusen, die einen in ein Kunststoffmaterial eingebetteten Leiterrahmen aufweisen, sind aus dem Stand der Technik bekannt. Das Einbetten des Leiterrahmens in das Kunststoffmaterial kann beispielsweise durch Spritzpressen (transfer molding) erfolgen. Teile der Oberflä- chen des eingebetteten Leiterrahmens müssen dabei frei und durch das Kunststoffmaterial unbedeckt verbleiben, um Bond- und Lötflächen des optoelektronischen Bauelements zu bilden. Allerdings kann eine Bedeckung als freibleibend vorgesehener Bereiche des Leiterrahmens mit überschüssigem Kunststoffmate- rial (flash) während des Spritzpressens nicht immer zuverläs¬ sig ausgeschlossen werden. In diesem Fall ist es notwendig, das überschüssige Kunststoffmaterial in einem nachfolgenden Arbeitsgang (deflashing) mechanisch und/oder chemisch zu entfernen, was mit Kosten verbunden ist und eine Beschädigung des optoelektronischen Bauelements zur Folge haben kann.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement bereitzustellen. Diese Aufgabe wird durch ein optoelektronisches Bauelement mit den Merkma- len des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorlie¬ genden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 10 gelöst. In den abhängigen Ansprüchen sind verschiedene Wei¬ terbildungen angegeben.
Ein optoelektronisches Bauelement umfasst einen ersten Lei- terrahmenabschnitt , der zumindest teilweise in ein Kunst¬ stoffmaterial eingebettet ist. Eine Chiplandefläche und eine Lötkontaktfläche des ersten Leiterrahmenabschnitts sind zu¬ mindest teilweise nicht durch das Kunststoffmaterial bedeckt. Die Chiplandefläche weist eine erste obere Rille auf. Vor- teilhafterweise wird durch die in der Chiplandefläche ausge¬ bildete erste obere Rille ein Risiko einer Bedeckung eines von der ersten oberen Rille umgrenzten Bereichs der Chiplandefläche durch Teile des Kunststoffmaterials reduziert. Bei der Herstellung des optoelektronischen Bauelements kann die in der Chiplandefläche ausgebildete erste obere Rille während des Einbettens des ersten Leiterrahmenabschnitts in das
Kunststoffmaterial ein Verfließen des Kunststoffmaterials an der Chiplandefläche unterbrechen und dadurch eine Bedeckung eines durch die erste obere Rille abgegrenzten Teils der Chiplandefläche mit dem Kunststoffmaterial verhindern.
Dadurch kann bei der Herstellung des optoelektronischen Bauelements gegebenenfalls auf einen gesonderten Arbeitsschritt zum Entfernen überschüssigen Kunststoffmaterials verzichtet werden. In diesem Fall entfallen auch mit einem derartigen Reinigungsschritt einhergehende Schädigungen des optoelektro¬ nischen Bauelements.
In einer Ausführungsform des optoelektronischen Bauelements ist ein optoelektronischer Halbleiterchip auf der Chiplande- fläche angeordnet. Vorteilhafterweise kann zwischen dem opto¬ elektronischen Halbleiterchip und dem ersten Leiterrahmenabschnitt des optoelektronischen Bauelements eine zuverlässige elektrisch leitende Verbindung bestehen, wenn ein mit dem optoelektronischen Halbleiterchip in Kontakt stehender Be- reich der Chiplandefläche nicht durch das Kunststoffmaterial bedeckt ist. ^
In einer Ausführungsform des optoelektronischen Bauelements ist die erste obere Rille zumindest abschnittsweise um einen Mittenbereich der Chiplandefläche umlaufend ausgebildet. Vor¬ teilhafterweise kann die erste obere Rille den Mittenbereich der Chiplandefläche des ersten Leiterrahmenabschnitts dadurch in unterschiedliche Richtungen vor einer Bedeckung mit Kunststoffmaterial schützen.
In einer Ausführungsform des optoelektronischen Bauelements weist die erste obere Rille eine Tiefe zwischen 10 ym und 1 mm auf. Bevorzugt weist die erste obere Rille eine Tiefe zwi¬ schen 50 ym und 200 ym auf. Beispielsweise kann die erste obere Rille eine Tiefe von etwa 100 ym aufweisen. Vorteilhaf¬ terweise kann eine erste obere Rille derartiger Tiefe ein Verfließen von Kunststoffmaterial entlang der Chiplandefläche des ersten Leiterrahmenabschnitts zuverlässig verhindern und die Chiplandefläche dadurch vor einer Bedeckung durch das den ersten Leiterrahmenabschnitt einbettende Kunststoffmaterial verhindern .
Die Lötkontaktfläche des ersten Leiterrahmenabschnitts weist eine erste untere Rille auf. Vorteilhafterweise wird die Löt¬ kontaktfläche durch die erste untere Rille bei der Herstel¬ lung des optoelektronischen Bauelements während der Einbet¬ tung des ersten Leiterrahmenabschnitts in das Kunststoffmate¬ rial vor einer Bedeckung durch das Kunststoffmaterial zumindest teilweise geschützt.
In einer Ausführungsform des optoelektronischen Bauelements weist dieses einen zweiten Leiterrahmenabschnitt auf, der zu¬ mindest teilweise in das Kunststoffmaterial eingebettet ist. Dabei sind eine Bondfläche und eine weitere Lötkontaktfläche des zweiten Leiterrahmenabschnitts zumindest teilweise nicht durch das Kunststoffmaterial bedeckt. Vorteilhafterweise kann der zweite Leiterrahmenabschnitt zur elektrischen Kontaktie- rung eines Halbleiterchips des optoelektronischen Bauelements dienen . In einer Ausführungsform des optoelektronischen Bauelements weist die Bondfläche eine zweite obere Rille auf. Vorteilhaf¬ terweise kann die zweite obere Rille die Bondfläche bei der Herstellung des optoelektronischen Bauelements während der Einbettung des zweiten Leiterrahmenabschnitts in das Kunst¬ stoffmaterial zumindest abschnittsweise vor einer Bedeckung mit dem Kunststoffmaterial schützen.
In einer Ausführungsform des optoelektronischen Bauelements weist die weitere Lötkontaktfläche eine zweite untere Rille auf. Vorteilhafterweise wird dadurch auch die weitere Lötkon¬ taktfläche zumindest abschnittsweise vor einer Bedeckung durch das Kunststoffmaterial geschützt. In einer Ausführungsform des optoelektronischen Bauelements umgrenzt das Kunststoffmaterial über der Chiplandefläche eine Kavität. Dabei ist in der Kavität ein Vergussmaterial ange¬ ordnet. Vorteilhafterweise kann das Vergussmaterial einen in der Kavität auf der Chiplandefläche des ersten Leiterrahmen- abschnitts angeordneten optoelektronischen Halbleiterchip vor einer Beschädigung durch äußere mechanische Einwirkungen schützen. Das Vergussmaterial kann auch weitere Funktionen erfüllen. Beispielsweise kann das Vergussmaterial eingebette¬ te wellenlängenkonvertierende Partikel aufweisen.
Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Bereitstellen eines ersten Leiterrahmenabschnitts mit einer Chiplandefläche, die eine erste obere Rille aufweist, und mit einer Lötkontaktfläche in einem Formwerkzeug, und zum Einbetten des ersten Leiterrahmenab¬ schnitts in ein Kunststoffmaterial derart, dass die Chiplan¬ defläche und die Lötkontaktfläche zumindest teilweise nicht durch das Kunststoffmaterial bedeckt werden. Vorteilhafter¬ weise kann die an der Chiplandefläche des ersten Leiterrah- menabschnitts angeordnete erste obere Rille bei diesem Ver¬ fahren während des Einbettens des ersten Leiterrahmenab¬ schnitts in das Kunststoffmaterial ein Verfließen des Kunst¬ stoffmaterials unterbrechen und dadurch zumindest einen Ab- n
5
schnitt der Chiplandefläche vor einer Bedeckung durch das Kunststoffmaterial schützen. Dies kann einen nachfolgenden Bearbeitungsschritt zum Entfernen einer unerwünschten Bedeckung der Chiplandefläche mit dem Kunststoffmaterial über- flüssig machen, wodurch sich das Verfahren einfach, schnell und kostengünstig durchführen lässt und nur mit einer gerin¬ gen mechanischen und chemischen Belastung des durch das Verfahren erhältlichen optoelektronischen Bauelements einhergeht .
Die erste obere Rille wird mit einem in das Formwerkzeug in¬ tegrierten Prägestempel in der Chiplandefläche angelegt. Der Prägestempel kann die erste obere Rille dadurch beispielswei¬ se während des Schließens des Formwerkzeugs um den in einem Hohlraum des Formwerkzeugs angeordneten ersten Leiterrahmenabschnitt automatisch in die Chiplandefläche des ersten Lei¬ terrahmenabschnitts einprägen. Dadurch erfordert das Anlegen der ersten oberen Rille vorteilhafterweise keinen gesonderten Arbeitsgang, wodurch das Verfahren mit geringem Aufwand durchführbar ist. Das Einprägen der ersten oberen Rille mit einem in das Formwerkzeug integrierten Prägestempel bietet außerdem den Vorteil, dass die erste obere Rille automatisch zuverlässig an der richtigen Stelle der Chiplandefläche des ersten Leiterrahmenabschnitts angelegt wird.
In einer Ausführungsform des Verfahrens umfasst dieses einen weiteren Schritt zum Anordnen eines optoelektronischen Halbleiterchips auf der Chiplandefläche. Vorteilhafterweise er¬ möglicht die Tatsache, dass die Chiplandefläche zumindest teilweise nicht durch das Kunststoffmaterial bedeckt ist, ei¬ ne Herstellung einer zuverlässigen Verbindung zwischen der Chiplandefläche des ersten Leiterrahmenabschnitts und dem optoelektronischen Halbleiterchip . Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbei- r
spiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung Fig. 1 eine geschnittene Seitenansicht eines optoelektroni¬ schen Bauelements;
Fig. 2 eine Aufsicht auf das optoelektronische Bauelement; Fig. 3 eine geschnittene Seitenansicht eines Formwerkzeugs in einem ersten Verfahrensstand; und
Fig. 4 eine geschnittene Seitenansicht des Formwerkzeugs in einem zweiten Verfahrensstand.
Fig. 1 zeigt eine schematische geschnittene Seitenansicht ei¬ nes optoelektronischen Bauelements 10. Fig. 2 zeigt in sche- matischer Darstellung eine Aufsicht auf eine Oberseite des optoelektronischen Bauelements 10. Das optoelektronische Bau¬ element 10 kann beispielsweise ein Leuchtdioden-Bauelement (LED-Bauelement) sein. Das optoelektronische Bauelement 10 ist dazu vorgesehen, elektromagnetische Strahlung, beispiels¬ weise sichtbares Licht, zu emittieren. Das optoelektronische Bauelement 10 weist ein Gehäuse mit ei¬ nem ersten Leiterrahmenabschnitt 100 und einem zweiten Lei¬ terrahmenabschnitt 200 auf. Der erste Leiterrahmenabschnitt 100 und der zweite Leiterrahmenabschnitt 200 weisen jeweils ein elektrisch leitendes Material auf, beispielsweise ein Me- tall. Der erste Leiterrahmenabschnitt 100 und der zweite Lei¬ terrahmenabschnitt 200 sind jeweils als flache und im Wesent¬ lichen ebene Plättchen ausgebildet und in einer gemeinsamen Ebene nebeneinander angeordnet. Der erste Leiterrahmenab¬ schnitt 100 und der zweite Leiterrahmenabschnitt 200 können während der Herstellung des optoelektronischen Bauelements 10 aus einem gemeinsamen Leiterrahmen gebildet worden sein. In dem Gehäuse des optoelektronischen Bauelements 10 sind der erste Leiterrahmenabschnitt 100 und der zweite Leiterrahmen- abschnitt 200 voneinander getrennt und nicht direkt
elektrisch leitend miteinander verbunden.
Der erste Leiterrahmenabschnitt 100 und der zweite Leiterrah- menabschnitt 200 sind jeweils teilweise in ein Kunststoffma- terial 300 eingebettet. Das Kunststoffmaterial 300 ist ein elektrisch isolierendes Material und kann beispielsweise ein Epoxidharz aufweisen. Das Einbetten des ersten Leiterrahmenabschnitts 100 und des zweiten Leiterrahmenabschnitts 200 in das Kunststoffmaterial 300 kann beispielsweise durch einen Formprozess (Moldprozess ) in einem Formwerkzeug (Moldwerk- zeug) erfolgt sein. Beispielsweise können der erste Leiter¬ rahmenabschnitt 100 und der zweite Leiterrahmenabschnitt 200 durch einen Spritzpressprozess (transfer molding) in das Kunststoffmaterial eingebettet worden sein.
Der erste Leiterrahmenabschnitt 100 des Gehäuses des opto¬ elektronischen Bauelements 10 weist eine Chiplandefläche 110 und eine der Chiplandefläche 110 gegenüberliegende Lötkon- taktfläche 120 auf. Die Chiplandefläche 110 und die Lötkon¬ taktfläche 120 sind jeweils zumindest teilweise nicht durch das Kunststoffmaterial 300 bedeckt. Der zweite Leiterrahmen¬ abschnitt 200 weist eine Bondfläche 210 und eine der Bondflä¬ che 210 gegenüberliegende weitere Lötkontaktfläche 220 auf. Auch die Bondfläche 210 und die weitere Lötkontaktfläche 220 sind zumindest teilweise nicht durch das Kunststoffmaterial 300 bedeckt. Die Chiplandefläche 110 des ersten Leiterrahmen¬ abschnitts 100 und die Bondfläche 210 des zweiten Leiterrah¬ menabschnitts 200 weisen in eine gemeinsame obere Raumrich- tung. Die Lötkontaktfläche 120 des ersten Leiterrahmenab¬ schnitts 100 und die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 sind in eine gemeinsame untere Raumrichtung orientiert. Die nicht durch das Kunststoffmaterial 300 bedeckten Bereiche der Chiplandefläche 110 und der Lötkontaktfläche 120 des ers¬ ten Leiterrahmenabschnitts 100 sowie der Bondfläche 210 und der weiteren Lötkontaktfläche 220 des zweiten Leiterrahmenab- Schnitts 200 waren während des Einbettens des ersten Leiter¬ rahmenabschnitts 100 und des zweiten Leiterrahmenabschnitts 200 in das Kunststoffmaterial 300 abgedeckt, beispielsweise durch Teile des zur Einbettung verwendeten Formwerkzeugs oder durch eine zusätzliche Abdeckfolie. Dennoch bestand während des Einbettens des ersten Leiterrahmenabschnitts 100 und des zweiten Leiterrahmenabschnitts 200 in das Kunststoffmaterial 300 eine Gefahr eines Verfließens des Kunststoffmaterials 300 entlang der Flächen 110, 120, 210, 220 des ersten Leiterrah- menabschnitts 100 und des zweiten Leiterrahmenabschnitts 200, was eine zumindest teilweise Bedeckung der freizuhaltenden Bereiche der Chiplandefläche 110, der Lötkontaktfläche 120, der Bondfläche 210 und/oder der weiteren Lötkontaktfläche 220 zur Folge gehabt haben könnte. Eine solche unbeabsichtigte Bedeckung der freizuhaltenden Bereiche der Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 durch das Kunst¬ stoffmaterial 300 hätte einen nachfolgenden Reinigungsprozess (deflashing) zur Entfernung des Kunststoffmaterials 300 in den freizuhaltenden Bereichen der Flächen 110, 120, 210, 220 erfordert.
Um ein Verfließen des Kunststoffmaterials 300 entlang der Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 und eine dadurch bewirkte unbeabsichtigte Bedeckung frei- zuhaltender Bereiche der Flächen 110, 120, 210, 220 durch das Kunststoffmaterial 300 zu verhindern, weisen die Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 Rillen auf. Die Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 weist eine erste obere Rille 130 auf. Die Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 weist eine erste untere Rille 140 auf. Die Bondfläche 210 des zweiten Leiter¬ rahmenabschnitts 200 weist eine zweite obere Rille 230 auf. Die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenab¬ schnitts 200 weist eine zweite untere Rille 240 auf.
Die erste obere Rille 130 in der Chiplandefläche 110 des ers¬ ten Leiterrahmenabschnitts 100 ist im in Figuren 1 und 2 dar¬ gestellten Beispiel ringförmig umlaufend ausgebildet und un- terteilt die Chiplandefläche 110 in einen Randbereich 111 und einen durch die erste obere Rille 130 umgrenzten Mittenbe¬ reich 112. Die erste obere Rille 130 bildet damit einen den Mittenbereich 112 der Chiplandefläche 110 umlaufenden Graben.
Der Mittenbereich 112 der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 wird durch die erste obere Rille 130 vor einer Bedeckung durch das Kunststoffmaterial 300 ge¬ schützt. Fließt das Kunststoffmaterial 300 während des Ein- bettens des ersten Leiterrahmenabschnitts 100 in das Kunst¬ stoffmaterial 300 auf den Randbereich 111 der Chiplandefläche 110, so wird das Verfließen des Kunststoffmaterials 300 an der ersten oberen Rille 130 gestoppt. In den Randbereich 111 der Chiplandefläche 110 fließendes Kunststoffmaterial 300 kann sich in der ersten oberen Rille 130 sammeln. Das Kunststoffmaterial 300 kann jedoch nicht in den durch die erste obere Rille 130 umgrenzten Mittenbereich 112 der Chiplandefläche 110 vordringen. Somit bleibt der Mittenbereich 112 der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 zu- verlässig unbedeckt durch das Kunststoffmaterial 300.
Durch die ringförmig geschlossene Ausbildung der ersten oberen Rille 130 wird der Mittenbereich 112 der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 in alle Richtungen vor vordringendem Kunststoffmaterial 300 geschützt. Je nach der Geometrie der Chiplandefläche 110 des ersten Leiterrah¬ menabschnitts 100 und der Form des aus dem Kunststoffmaterial 300 gebildeten Gehäuses kann es jedoch auch ausreichend sein, den freizuhaltenden Mittenbereich 112 der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 lediglich in einige
Raumrichtungen durch die erste obere Rille 130 vor vordringendem Kunststoffmaterial 300 zu schützen. In diesem Fall muss die erste obere Rille 130 nicht als geschlossener Ring ausgebildet sein. Die erste obere Rille 130 umläuft den Mit- tenbereich 112 der Chiplandefläche 110 dann lediglich abschnittsweise in einem oder mehreren Winkelbereichen. Die erste obere Rille 130 weist eine parallel zur Ebene der Chiplandefläche 110 bemessene Breite 131 und eine senkrecht zur Ebene der Chiplandefläche 110 bemessene Tiefe 132 auf. Die Tiefe 132 der ersten oberen Rille 130 in der Chiplande- fläche 110 liegt bevorzugt zwischen 10 ym und 1 mm, besonders bevorzugt zwischen 50 ym und 200 ym. Beispielsweise kann die erste obere Rille 130 in der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 eine Tiefe 132 von 100 ym aufwei¬ sen. Auch die Breite 131 der ersten oberen Rille 130 liegt bevorzugt zwischen 10 ym und 1 mm, besonders bevorzugt zwi¬ schen 50 ym und 200 ym. Ganz besonders bevorzugt entspricht die Breite 131 der ersten oberen Rille 130 etwa der Tiefe 132 der ersten oberen Rille 130. Die erste untere Rille 140 an der Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100, die zweite obere Rille 230 an der Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 und die zweite untere Rille 240 an der weiteren Lötkontakt¬ fläche 220 des zweiten Leiterrahmenabschnitts 200 sind bevor- zugt wie die erste obere Rille 130 an der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 ausgebildet und erfül¬ len eine entsprechende Funktion. Insbesondere können auch die erste untere Rille 140, die zweite obere Rille 230 und die zweite untere Rille 240 ringförmig um Mittenbereiche der je- weiligen Flächen 120, 210, 220 der Leiterrahmenabschnitte
100, 200 geschlossen oder lediglich abschnittsweise um Mit¬ tenbereiche der jeweiligen Flächen 120, 210, 220 der Leiterrahmenabschnitte 100, 200 umlaufend ausgebildet sein. Es ist außerdem möglich, auf die erste untere Rille 140 an der Löt- kontaktfläche 120 des ersten Leiterrahmenabschnitts 100 und auf die zweite untere Rille 240 an der weiteren Lötkontakt¬ fläche 220 des zweiten Leiterrahmenabschnitts 200 zu verzich¬ ten. Auch die zweite obere Rille 230 an der Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 kann entfallen, wenn keine Gefahr einer Kontamination der Bondfläche 210 des zwei¬ ten Leiterrahmenabschnitts 200 durch das Kunststoffmaterial 300 besteht oder eine solche Kontamination akzeptabel ist. Das Gehäuse des optoelektronischen Bauelements 10 weist eine über der Chiplandefläche 110 des ersten Leiterrahmenab¬ schnitts 100 und über der Bondfläche 210 des zweiten Leiter¬ rahmenabschnitts 200 ausgebildete Kavität 310 auf. Die Kavi- tät 310 wird seitlich durch das Kunststoffmaterial 300 um¬ grenzt. An einem Boden der Kavität 310 sind die Chiplandeflä¬ che 110 des ersten Leiterrahmenabschnitts 100 und die Bond¬ fläche 210 des zweiten Leiterrahmenabschnitts 200 zugänglich. Nach oben ist die Kavität 310 geöffnet.
In der Kavität 310 des Gehäuses des optoelektronischen Bau¬ elements 10 ist ein optoelektronischer Halbleiterchip 400 angeordnet. Der optoelektronische Halbleiterchip 400 ist dazu ausgebildet, elektromagnetische Strahlung, beispielsweise sichtbares Licht, zu emittieren. Der optoelektronische Halb¬ leiterchip 400 kann beispielsweise ein Leuchtdiodenchip (LED- Chip) sein.
Der optoelektronische Halbleiterchip 400 weist eine Oberseite 401 und eine der Oberseite 401 gegenüberliegende Unterseite
402 auf. Die Oberseite 401 des optoelektronischen Halbleiterchips 400 bildet eine Strahlungsemissionsfläche des opto¬ elektronischen Halbleiterchips 400. Im Betrieb des optoelekt¬ ronischen Halbleiterchips 400 wird an der die Strahlungsemis- sionsfläche bildenden Oberseite 401 elektromagnetische Strah¬ lung abgestrahlt.
Der optoelektronische Halbleiterchip 400 weist an seiner Oberseite 401 eine erste elektrische Kontaktfläche und an seiner Unterseite 402 eine zweite elektrische Kontaktfläche auf. Der optoelektronische Halbleiterchip 400 ist derart im Mittenbereich 112 auf der Chiplandefläche 110 des ersten Lei¬ terrahmenabschnitts 100 angeordnet, dass die Unterseite 402 des optoelektronischen Halbleiterchips 400 der Chiplandeflä- che 110 zugewandt ist und eine elektrisch leitende Verbindung zwischen dem ersten Leiterrahmenabschnitt 100 und der zweiten elektrischen Kontaktfläche an der Unterseite 402 des opto¬ elektronischen Halbleiterchips 400 besteht. Der optoelektro- nische Halbleiterchip 400 kann beispielsweise mittels einer Lotverbindung an der Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 befestigt sein. Die an der Oberseite 401 des optoelektronischen Halbleiterchips 400 ausgebildete erste elektrische Kontaktfläche des optoelektronischen Halbleiterchips 400 ist mittels eines Bonddrahts 410 elektrisch leitend mit dem Mittenbereich der Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 verbunden.
In der Kavität 310 des Gehäuses des optoelektronischen Bau¬ elements 10 ist ein Vergussmaterial 320 angeordnet. Der opto¬ elektronische Halbleiterchip 400 und der Bonddraht 410 sind in das Vergussmaterial 320 eingebettet. Das Vergussmaterial 320 kann beispielsweise Silikon aufweisen. Das Vergussmaterial 320 kann auch eingebettete wellenlängenkonvertierende Par¬ tikel aufweisen, die dazu vorgesehen sind, eine Wellenlänge einer durch den optoelektronischen Halbleiterchip 400 emittierten elektromagnetischen Strahlung zu konvertieren. Beispielsweise können die in das Vergussmaterial 320 eingebette¬ ten wellenlängenkonvertierenden Partikel dazu vorgesehen sein, von dem optoelektronischen Halbleiterchip 400 emittierte elektromagnetische Strahlung mit einer Wellenlänge aus dem blauen Spektralbereich in weißes Licht zu konvertieren. Die in das Vergussmaterial 320 eingebetteten wellenlängenkonvertierenden Partikel können beispielsweise einen organischen Leuchtstoff oder einen anorganischen Leuchtstoff aufweisen. Die in das Vergussmaterial 320 eingebetteten wellenlängenkonvertierenden Partikel können auch Quantenpunkte aufweisen. Das optoelektronische Bauelement 10 kann als SMD-Bauelement für eine Oberflächenmontage vorgesehen sein. Die Lötkontakt¬ fläche 120 des ersten Leiterrahmenabschnitts 100 und die wei¬ tere Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 bilden Kontaktflächen des optoelektronischen Bauelements 10, die beispielsweise durch Wiederaufschmelzlöten (Reflow-
Löten) elektrisch kontaktiert werden können. Über die Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 und die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenab- Schnitts 200 kann der optoelektronische Halbleiterchip 400 des optoelektronischen Bauelements 10 angesteuert werden.
Die Rillen 130, 140, 230, 240 in den Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 können vor dem Ein¬ betten der Leiterrahmenabschnitte 100, 200 in das Kunststoff¬ material 300 durch Ätzen, Prägen, Fräsen oder ein anderes Verfahren angelegt werden. Die Leiterrahmenabschnitte 100, 200 werden in diesem Fall mit den bereits in den Flächen 110, 120, 210, 220 vorhandenen Rillen 130, 140, 230, 240 in dem zur Einbettung der Leiterrahmenabschnitte 100, 200 in das Kunststoffmaterial 300 verwendeten Formwerkzeug angeordnet.
Es ist allerdings auch möglich, die Rillen 130, 140, 230, 240 erst beim Anordnen der Leiterrahmenabschnitte 100, 200 in dem Formwerkzeug mittels des Formwerkzeugs auszubilden, wie nach¬ folgend anhand der Figuren 3 und 4 erläutert wird.
Fig. 3 zeigt eine schematische geschnittene Seitenansicht ei- nes Formwerkzeugs 500. Das Formwerkzeug 500 kann auch als Moldwerkzeug bezeichnet werden. Das Formwerkzeug 500 kann beispielsweise zur Durchführung eines Spritzpressprozesses (transfer molding) vorgesehen sein. Das Formwerkzeug 500 umfasst einen oberen Werkzeugteil 510 und einen unteren Werkzeugteil 520. Zwischen dem oberen Werkzeugteil 510 und dem unteren Werkzeugteil 520 kann ein durch die Werkzeugteile 510, 520 im Wesentlichen vollständig um¬ schlossener Hohlraum 530 gebildet werden. Der Hohlraum 530 bildet die Form des Formwerkzeugs 500. Der obere Werkzeugteil 510 und der untere Werkzeugteil 520 sind relativ zueinander beweglich, um den Hohlraum 530 des Formwerkzeugs 500 zu öff¬ nen und zu schließen. Der obere Werkzeugteil 510 des Formwerkzeugs 500 weist an ei¬ ner dem Hohlraum 530 des Formwerkzeugs 500 zugewandten Seite einen ersten oberen Prägestempel 511 und einen zweiten oberen Prägestempel 512 auf. Der untere Werkzeugteil 520 des Form- Werkzeugs 500 weist an einer dem Hohlraum 530 zugewandten Seite einen ersten unteren Prägestempel 521 und einen zweiten unteren Prägestempel 522 auf. Die Prägestempel 511, 512, 521, 522 an den Werkzeugteilen 510, 520 des Formwerkzeugs 500 sind als Negative der in den Leiterrahmenabschnitten 100, 200 anzulegenden Rillen 130, 140, 230, 240 ausgebildet. Beispiels¬ weise können die Prägestempel 511, 512, 521, 522 jeweils als ringförmig geschlossene Erhebungen an den Werkzeugteilen 510, 520 des Formwerkzeugs 500 ausgebildet sein.
In dem Hohlraum 530 des Formwerkzeugs 500 können der erste Leiterrahmenabschnitt 100 und der zweite Leiterrahmenab¬ schnitt 200 noch ohne die in den Flächen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 ausgebildeten Rillen 130, 140, 230, 240 angeordnet werden, wie dies in Fig. 3 schema¬ tisch dargestellt ist. Dabei werden die Chiplandefläche 110 des ersten Leiterrahmenabschnitts 100 und die Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 dem oberen Werkzeug¬ teil 510 mit dem ersten oberen Prägestempel 511 und dem zwei- ten oberen Prägestempel 512 zugewandt. Die Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 und die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 werden dem unteren Werkzeugteil 520 mit dem ersten unteren Prägestempel 521 und dem zweiten unteren Prägestempel 522 zu- gewandt.
Anschließend werden der obere Werkzeugteil 510 und der untere Werkzeugteil 520 des Formwerkzeugs 500 aufeinander zubewegt, um den Hohlraum 530 des Formwerkzeugs 500 zu schließen. Dabei werden der erste obere Prägestempel 511 des oberen Werkzeug¬ teils 510 in die Chiplandefläche 110 des ersten Leiterrahmen¬ abschnitts 100, der zweite obere Prägestempel 512 des oberen Werkzeugteils 510 in die Bondfläche 210 des zweiten Leiter¬ rahmenabschnitts 200, der erste untere Prägestempel 521 des unteren Werkzeugteils 520 in die Lötkontaktfläche 120 des ersten Leiterrahmenabschnitts 100 und der zweite untere Prä¬ gestempel 522 des unteren Werkzeugteils 520 in die weitere Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 eingepresst und erzeugen dort die Rillen 130, 140, 230, 240.
Anschließend wird der Hohlraum 530 des Formwerkzeugs 500 mit dem Kunststoffmaterial 300 befüllt, um den ersten Leiterrah¬ menabschnitt 100 und den zweiten Leiterrahmenabschnitt 200 in das Kunststoffmaterial 300 einzubetten. Dabei werden die Flä¬ chen 110, 120, 210, 220 der Leiterrahmenabschnitte 100, 200 durch die Rillen 130, 140, 230, 240 vor einer Bedeckung durch das Kunststoffmaterial 300 geschützt und verbleiben somit zu¬ mindest abschnittsweise unbedeckt durch das Kunststoffmateri¬ al 300.
Anschließend kann der Hohlraum 530 des Formwerkzeugs 500 durch Auseinanderbewegen des oberen Werkzeugteils 510 und des unteren Werkzeugteils 520 geöffnet und das aus dem Kunst¬ stoffmaterial 300 und den darin eingebetteten Leiterrahmenab¬ schnitten 100, 200 gebildete Gehäuse des optoelektronischen Bauelements 10 aus dem Hohlraum 530 des Formwerkzeugs 500 entnommen werden, wie dies in der schematischen Darstellung der Fig. 4 gezeigt ist.
Falls an der Lötkontaktfläche 120 des ersten Leiterrahmenab¬ schnitts 100, der weiteren Lötkontaktfläche 220 des zweiten Leiterrahmenabschnitts 200 und/oder der Bondfläche 210 des zweiten Leiterrahmenabschnitts 200 keine Rillen 140, 240, 230 angelegt werden sollen, so können erste untere Prägestempel 521, der zweite untere Prägestempel 522 und/oder der erste obere Prägestempel 511 des Formwerkzeugs 500 entfallen.
Die Erfindung wurde anhand der bevorzugten Ausführungsbei¬ spiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abge- leitet werden, ohne den Schutzumfang der Erfindung zu verlassen . , ,
1 b
Bezugs zeichenliste
10 optoelektronisches Bauelement 100 erster Leiterrahmenabschnitt
110 Chiplandefläche
111 Randbereich
112 Mittenbereich
120 Lötkontaktfläche
130 erste obere Rille
131 Breite
132 Tiefe
140 erste untere Rille 200 zweiter Leiterrahmenabschnitt
210 Bondfläche
220 weitere Lötkontaktfläche
230 zweite obere Rille
240 zweite untere Rille
300 Kunststoffmaterial
310 Kavität
320 Vergussmaterial 400 optoelektronischer Halbleiterchip
401 Oberseite
402 Unterseite
410 Bonddraht 500 Formwerkzeug
510 oberer Werkzeugteil
511 erster oberer Prägestempel
512 zweiter oberer Prägestempel 520 unterer Werkzeugteil
521 erster unterer Prägestempel
522 zweiter unterer Prägestempel
530 Hohlraum

Claims

Patentansprüche
1. Optoelektronisches Bauelement (10)
mit einem ersten Leiterrahmenabschnitt (100), der zumin- dest teilweise in ein Kunststoffmaterial (300) eingebet¬ tet ist,
wobei eine Chiplandefläche (110) und eine Lötkontaktflä¬ che (120) des ersten Leiterrahmenabschnitts (100) zumin¬ dest teilweise nicht durch das Kunststoffmaterial (300) bedeckt sind,
wobei die Chiplandefläche (110) eine erste obere Rille (130) aufweist und die Lötkontaktfläche (120) eine erste untere Rille (140) aufweist. 2. Optoelektronisches Bauelement (10) gemäß Anspruch 1,
wobei ein optoelektronischer Halbleiterchip (400) auf der Chiplandefläche (110) angeordnet ist.
3. Optoelektronisches Bauelement (10) gemäß einem der vor- hergehenden Ansprüche,
wobei die erste obere Rille (130) zumindest abschnitts¬ weise um einen Mittenbereich (112) der Chiplandefläche (110) umlaufend ausgebildet ist. 4. Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei die erste obere Rille (130) eine Tiefe (132) zwi¬ schen 10 ym und 1 mm aufweist, bevorzugt eine Tiefe (132) zwischen 50 ym und 200 ym.
5. Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei ein zweiter Leiterrahmenabschnitt (200) zumindest teilweise in das Kunststoffmaterial (300) eingebettet ist,
wobei eine Bondfläche (210) und eine weitere Lötkontakt¬ fläche (220) des zweiten Leiterrahmenabschnitts (200) zu- mindest teilweise nicht durch das Kunststoffmaterial (300) bedeckt sind.
Optoelektronisches Bauelement (10) gemäß Anspruch 5, wobei die Bondfläche (210) eine zweite obere Rille (230) aufweist .
Optoelektronisches Bauelement (10) gemäß einem der An¬ sprüche 5 und 6,
wobei die weitere Lötkontaktfläche (220) eine zweite un¬ tere Rille (240) aufweist.
Optoelektronisches Bauelement (10) gemäß einem der An¬ sprüche 5 bis 7,
wobei ein Bonddraht (410) mit der Bondfläche (210) ver¬ bunden ist.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei das Kunststoffmaterial (300) über der Chiplandeflä¬ che (110) eine Kavität (310) umgrenzt,
wobei in der Kavität (310) ein Vergussmaterial (320) an¬ geordnet ist.
Verfahren zum Herstellen eines optoelektronischen Bauelements (10)
mit den folgenden Schritten:
- Bereitstellen eines ersten Leiterrahmenabschnitts (100) mit einer Chiplandefläche (110) und einer Lötkontaktflä¬ che (120) in einem Formwerkzeug (500);
- Anlegen einer ersten oberen Rille (130) in der Chiplandefläche (110) mit einem in das Formwerkzeug (500) inte¬ grierten Prägestempel (511);
- Einbetten des ersten Leiterrahmenabschnitts (100) in ein Kunststoffmaterial (300) derart, dass die Chiplande¬ fläche (110) und die Lötkontaktfläche (120) zumindest teilweise nicht durch das Kunststoffmaterial (300) be¬ deckt werden.
11. Verfahren gemäß Anspruch 10,
wobei das Verfahren den folgenden weiteren Schritt um- fasst :
- Anordnen eines optoelektronischen Halbleiterchips (400) auf der Chiplandefläche (110) .
PCT/EP2014/072242 2013-10-22 2014-10-16 Optoelektronisches bauelement und verfahren zu seiner herstellung WO2015059030A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013221429.4 2013-10-22
DE201310221429 DE102013221429A1 (de) 2013-10-22 2013-10-22 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
WO2015059030A1 true WO2015059030A1 (de) 2015-04-30

Family

ID=51726521

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/072242 WO2015059030A1 (de) 2013-10-22 2014-10-16 Optoelektronisches bauelement und verfahren zu seiner herstellung

Country Status (2)

Country Link
DE (1) DE102013221429A1 (de)
WO (1) WO2015059030A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130640A (ja) * 2016-01-22 2017-07-27 日亜化学工業株式会社 発光装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018118697B4 (de) 2017-08-03 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Begrenzungselement
US20230317889A1 (en) * 2020-08-31 2023-10-05 Shenzhen Jufei Optoelectronics Co., Ltd. Led support, lamp bead and manufacturing method thereof, conductive base, and light-emitting unit module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
WO2009116744A2 (ko) * 2008-03-21 2009-09-24 (주)루멘스 발광다이오드 리드프레임과 그 리드프레임을 이용한 발광다이오드 패키지 및 그 제조방법
US20120025260A1 (en) * 2010-07-27 2012-02-02 Oonakahara Shigehisa Semiconductor device
US20120313131A1 (en) * 2010-03-30 2012-12-13 Dai Nippon Printing Co., Ltd. Led leadframe or led substrate, semiconductor device, and method for manufacturing led leadframe or led substrate
US20130187188A1 (en) * 2012-01-20 2013-07-25 Nichia Corporation Molded package and light emitting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
WO2009116744A2 (ko) * 2008-03-21 2009-09-24 (주)루멘스 발광다이오드 리드프레임과 그 리드프레임을 이용한 발광다이오드 패키지 및 그 제조방법
US20120313131A1 (en) * 2010-03-30 2012-12-13 Dai Nippon Printing Co., Ltd. Led leadframe or led substrate, semiconductor device, and method for manufacturing led leadframe or led substrate
US20120025260A1 (en) * 2010-07-27 2012-02-02 Oonakahara Shigehisa Semiconductor device
US20130187188A1 (en) * 2012-01-20 2013-07-25 Nichia Corporation Molded package and light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130640A (ja) * 2016-01-22 2017-07-27 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
DE102013221429A1 (de) 2015-05-07

Similar Documents

Publication Publication Date Title
DE112018005740B4 (de) Herstellung optoelektronischer Bauelemente und optoelektronisches Bauelement
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
DE102013000911A1 (de) Formgehäuse für lichtemittierende Vorrichtung und lichtemittierende Vorrichtung, die dieses verwendet
WO2011157522A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2015040107A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102012216738A1 (de) Optoelektronisches bauelement
DE102012102420B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2015086665A1 (de) Optoelektronisches bauelement
DE102015109876A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2015059030A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102014103034A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
EP2406827A1 (de) Optoelektronisches halbleiterbauelement
DE112014002023B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2014049059A2 (de) Bauteilanordnung und verfahren zum herstellen von elektrischen bauteilen
WO2017050617A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2020169448A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE10319782B4 (de) Optoelektronisches Halbleiterbauelement mit einem Chipträgerelement
WO2012019867A1 (de) Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers
DE112016005908B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102017122410B4 (de) Vorrichtung mit Leiterrahmen und Verfahren zur Herstellung einer Mehrzahl von Vorrichtungen
WO2015117947A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102014110068A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14784259

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14784259

Country of ref document: EP

Kind code of ref document: A1