DE112014002023B4 - Optoelektronisches Bauelement und Verfahren zu seiner Herstellung - Google Patents

Optoelektronisches Bauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE112014002023B4
DE112014002023B4 DE112014002023.0T DE112014002023T DE112014002023B4 DE 112014002023 B4 DE112014002023 B4 DE 112014002023B4 DE 112014002023 T DE112014002023 T DE 112014002023T DE 112014002023 B4 DE112014002023 B4 DE 112014002023B4
Authority
DE
Germany
Prior art keywords
groove
plastic housing
area
lead frame
optoelectronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112014002023.0T
Other languages
English (en)
Other versions
DE112014002023A5 (de
Inventor
Martin Brandl
Michael Zitzlsperger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of DE112014002023A5 publication Critical patent/DE112014002023A5/de
Application granted granted Critical
Publication of DE112014002023B4 publication Critical patent/DE112014002023B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Optoelektronisches Bauelement (10)mit einem Kunststoffgehäuse (100),wobei in das Kunststoffgehäuse (100) ein erster Leiterrahmenabschnitt (200) eingebettet ist,wobei eine Chiplandefläche (210) und eine Lötkontaktfläche (220) des ersten Leiterrahmenabschnitts (200) zumindest teilweise nicht durch das Kunststoffgehäuse (100) bedeckt sind,wobei die Lötkontaktfläche (220) eine Rille (230) aufweist,wobei die Rille (230) zumindest abschnittsweise um einen Mittenbereich (222) der Lötkontaktfläche (220) umlaufend ausgebildet ist,wobei die Rille (230) nicht durch das Material des Kunststoffgehäuses (100) bedeckt ist,wobei das Kunststoffgehäuse (100) eine an die Chiplandefläche (210) angrenzende Kavität (130) aufweist,wobei ein optoelektronischer Halbleiterchip (400) auf der Chiplandefläche (210) angeordnet ist,wobei in der Kavität (130) ein Vergussmaterial (500) angeordnet ist,wobei die Rille (230) vorgesehen ist, eine Benetzung des Mittenbereichs (222) durch das Vergussmaterial (500) zu verhindern.

Description

  • Die vorliegende Erfindung betrifft ein optoelektronisches Bauelement gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patentanspruch 7.
  • Optoelektronische Bauelemente mit vorgeformten Kunststoffgehäusen (Premold-Gehäusen) sind aus dem Stand der Technik bekannt. Solche Kunststoffgehäuse weisen häufig eine Kavität auf, die mit einem Vergussmaterial gefüllt ist, dass einem mechanischen Schutz dient und eine diffuse Lichtstreuung und/oder eine Wellenlängenkonversion bewirken kann. Während der Herstellung solcher optoelektronischer Bauelemente ist das vorgeformte Kunststoffgehäuse mechanischen Belastungen ausgesetzt, die eine Ausbildung von Spalten zwischen dem Material des Kunststoffgehäuses und in das Kunststoffgehäuse eingebetteten Leiterrahmenabschnitten bewirken kann. Dadurch ergeben sich Undichtigkeiten, die beim Befüllen der Kavität mit dem Vergussmaterial zu einem Kriechen des Vergussmaterials auf eine Lötseite des optoelektronischen Bauelements führen können. Auf der Lötseite des optoelektronischen Bauelements kann das Vergussmaterial Lötflächen verunreinigen und das optoelektronische Bauelement dadurch unbrauchbar machen.
  • Die US 2012 / 0 025 260 A1 beschreibt ein Halbleiter-Bauelement mit einem Leiterrahmen mit einem externen Kontakt. Der externe Kontakt weist eine an einem abstehenden Ende angeordnete Barriere auf.
  • Die DE 20 2009 019 173 U1 beschreibt eine lichtemittierende Vorrichtung mit einem Leiterrahmen, der einen Einkerbungsbereich aufweist und in einen Harzformkörper eingebettet ist.
  • Durch den Einkerbungsbereich ist ein Haftbereich zwischen dem Leiterrahmen und dem Harz groß.
  • Die JP H07- 156 581 A beschreibt einen Leiterrahmen für eine Chipkarte, der eine Rille aufweist.
  • Die JP 2012 - 204 754 A beschreibt einen Leiterrahmen für ein Leuchtdiodenelement, der eine Rille aufweist.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement mit einem Kunststoffgehäuse bereitzustellen. Diese Aufgabe wird durch ein optoelektronisches Bauelement mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 7 gelöst. In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angeben.
  • Ein optoelektronisches Bauelement weist ein Kunststoffgehäuse auf, in das ein erster Leiterrahmenabschnitt eingebettet ist. Eine Chiplandefläche und eine Lötkontaktfläche des ersten Leiterrahmenabschnitts sind zumindest teilweise nicht durch das Kunststoffgehäuse bedeckt. Die Lötkontaktfläche weist eine Rille auf. Diese Rille ist nicht durch das Material des Kunststoffgehäuses bedeckt. Vorteilhafterweise wird die Lötkontaktfläche des ersten Leiterrahmenabschnitts bei diesem optoelektronischen Bauelement durch die Rille vor einer Kontamination geschützt. Ein durch eine Lücke zwischen dem Material des Kunststoffgehäuses und dem ersten Leiterrahmenabschnitt kriechendes Vergussmaterial kann nicht über die Rille auf die Lötkontaktfläche des ersten Leiterrahmenabschnitts vordringen und die Lötkontaktfläche dadurch nicht vollständig benetzen. Dadurch bleibt die Lötkontaktfläche vorteilhafterweise zugänglich und kann während eines Anlötens des optoelektronischen Bauelements mit Lot benetzt werden.
  • In einer Ausführungsform des optoelektronischen Bauelements ist die Rille in einem Randbereich der Lötkontaktfläche angeordnet. Vorteilhafterweise kann eine eventuelle Kontamination der Lötkontaktfläche dadurch nicht über den Randbereich der Lötkontaktfläche hinaus auf die Lötkontaktfläche vordringen.
  • Die Rille ist zumindest abschnittsweise um einen Mittenbereich der Lötkontaktfläche umlaufend ausgebildet. Vorteilhafterweise wird der Mittenbereich der Lötkontaktfläche dadurch vor einer Kontamination geschützt.
  • In einer Ausführungsform des optoelektronischen Bauelements weist die Rille eine Tiefe zwischen 10 µm und 1 mm auf, bevorzugt eine Tiefe zwischen 50 µm und 200 µm. Die Rille kann beispielsweise eine Tiefe von 100 µm und eine Breite von 150 µm aufweisen. Vorteilhafterweise stellt eine Rille mit diesen Abmessungen sicher, dass eine Kapillarkraft zwischen der Lötkontaktfläche und einer Unterlage, auf der die Lötkontaktfläche aufliegt, im Bereich der Rille unterbrochen wird. Dadurch kann ein kontaminierendes Material nicht über die Rille hinaus auf die Lötkontaktfläche vordringen.
  • Ein optoelektronischer Halbleiterchip ist auf der Chiplandefläche angeordnet. Vorteilhafterweise kann der erste Leiterrahmenabschnitt einen elektrischen Kontakt des optoelektronischen Halbleiterchips zur Lötkontaktfläche führen. Dadurch kann der optoelektronische Halbleiterchip dieses optoelektronischen Bauelements über eine Lötverbindung zur Lötkontaktfläche elektrisch kontaktiert werden.
  • Das Kunststoffgehäuse weist eine an die Chiplandefläche angrenzende Kavität auf. Dabei ist in der Kavität ein Vergussmaterial angeordnet. Vorteilhafterweise kann das Vergussmaterial in der Kavität des Kunststoffgehäuses angeordnet werden, ohne dass hierbei eine Kontamination der Lötkontaktfläche mit dem Vergussmaterial zu befürchten ist.
  • Die Rille ist vorgesehen, eine Benetzung des Mittenbereichs durch das Vergussmaterial zu verhindern. Eventuell durch eine Lücke zwischen dem Material des Kunststoffgehäuses und dem ersten Leiterrahmenabschnitt kriechendes Vergussmaterial kann nicht über die Rille bis zum Mittenbereich der Lötkontaktfläche des ersten Leiterrahmenabschnitts vordringen und den Mittenbereich dadurch nicht benetzen. Dadurch bleibt der Mittenbereich der Lötkontaktfläche vorteilhafterweise zugänglich und kann während eines Anlötens des optoelektronischen Bauelements mit Lot benetzt werden.
  • In einer Ausführungsform des optoelektronischen Bauelements weist das Vergussmaterial Silikon auf. Vorteilhafterweise kann das Silikon einen mechanischen Schutz eines optoelektronischen Halbleiterchips des optoelektronischen Bauelements bewirken. Das Vergussmaterial kann auch lichtstreuende Partikel und/oder Konverterpartikel aufweisen. In diesem Fall bewirkt das Vergussmaterial des optoelektronischen Bauelements vorteilhafterweise eine diffuse Lichtstreuung und/oder eine Wellenlängenkonversion.
  • In einer Ausführungsform des optoelektronischen Bauelements ist ein zweiter Leiterrahmenabschnitt in das Kunststoffgehäuse eingebettet. Der zweite Leiterrahmenabschnitt weist dabei eine obere Fläche und eine untere Fläche auf, die zumindest teilweise nicht durch das Kunststoffgehäuse bedeckt sind. Vorteilhafterweise kann der in das Kunststoffgehäuse eingebettete zweite Leiterrahmenabschnitt einen zweiten Lötkontakt an einer Außenseite des optoelektronischen Bauelements bereitstellen. Der zweite Lötkontakt kann beispielsweise zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips des optoelektronischen Bauelements dienen.
  • In einer Ausführungsform des optoelektronischen Bauelements weist die untere Fläche des zweiten Leiterrahmenabschnitts eine weitere Rille auf. Vorteilhafterweise ist dadurch auch die untere Fläche des zweiten Leiterrahmenabschnitts vor einer eventuellen Kontaminierung mit einem Vergussmaterial geschützt.
  • Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Bereitstellen eines ersten Leiterrahmenabschnitts mit einer Chiplandefläche und mit einer Lötkontaktfläche, die eine Rille aufweist, und zum Einbetten des ersten Leiterrahmenabschnitts in ein Kunststoffgehäuse derart, dass die Chiplandefläche und die Lötkontaktfläche zumindest teilweise nicht durch das Kunststoffgehäuse bedeckt sind. Die Rille wird dabei nicht durch das Material des Kunststoffgehäuses bedeckt. Vorteilhafterweise ist durch dieses Verfahren ein optoelektronisches Bauelement erhältlich, bei dem eine Lötkontaktfläche eines ersten Leiterrahmenabschnitts zur elektrischen Kontaktierung des optoelektronischen Bauelements dienen kann. Die Lötkontaktfläche ist dabei durch die Rille vorteilhafterweise vor einer Kontamination geschützt. Dadurch wird eine gute Benetzbarkeit der Lötkontaktfläche mit Lot sichergestellt.
  • Das Verfahren umfasst einen weiteren Schritt zum Anordnen eines optoelektronischen Halbleiterchips auf der Chiplandefläche des ersten Leiterrahmenabschnitts. Vorteilhafterweise kann der auf der Chiplandefläche des ersten Leiterrahmenabschnitts platzierte optoelektronische Halbleiterchip über die Lötkontaktfläche des ersten Leiterrahmenabschnitts elektrisch kontaktiert werden.
  • Das Verfahren umfasst einen weiteren Schritt zum Anordnen eines Vergussmaterials in einer an die Chiplandefläche angrenzenden Kavität des Kunststoffgehäuses. Vorteilhafterweise ist dabei sichergestellt, dass das in der Kavität angeordnete Vergussmaterial nicht die Lötkontaktfläche des ersten Leiterrahmenabschnitts kontaminiert. Ein durch eine eventuell vorhandene Lücke zwischen dem Material des Kunststoffgehäuses und dem in das Kunststoffgehäuse eingebetteten ersten Leiterrahmenabschnitt kriechender Teil des Vergussmaterials kann nicht über die in der Lötkontaktfläche angeordnete Rille hinaus auf die Lötkontaktfläche vordringen.
  • Die Rille verhindert, dass ein Mittenbereich der Lötkontaktfläche, um den die Rille zumindest abschnittsweise umlaufend ausgebildet ist, durch das Vergussmaterial benetzt wird. Eventuell durch eine Lücke zwischen dem Material des Kunststoffgehäuses und dem ersten Leiterrahmenabschnitt kriechendes Vergussmaterial kann nicht über die Rille bis zum Mittenbereich der Lötkontaktfläche des ersten Leiterrahmenabschnitts vordringen und den Mittenbereich dadurch nicht benetzen. Dadurch bleibt der Mittenbereich der Lötkontaktfläche vorteilhafterweise zugänglich und kann während eines Anlötens des optoelektronischen Bauelements mit Lot benetzt werden.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung
    • 1 einen Schnitt durch ein Kunststoffgehäuse eines optoelektronischen Bauelements in einem ersten Bearbeitungsstand;
    • 2 eine Aufsicht auf eine Lötseite des Kunststoffgehäuses;
    • 3 einen Schnitt durch das Kunststoffgehäuse des optoelektronischen Bauelements in einem zweiten Bearbeitungsstand; und
    • 4 eine Schnittansicht des optoelektronischen Bauelements in einem fertigen Bearbeitungsstand.
  • 1 zeigt eine schematische Schnittdarstellung eines Kunststoffgehäuses 100. Das Kunststoffgehäuse 100 weist eine Oberseite 110 und eine der Oberseite 110 gegenüberliegende Unterseite 120 auf. 2 zeigt eine schematische Aufsicht auf die Unterseite 120 des Kunststoffgehäuses 100. Das Kunststoffgehäuse 100 kann als Gehäuse für ein optoelektronisches Bauelement, beispielsweise ein Leuchtdioden-Bauelement, dienen.
  • Das Kunststoffgehäuse 100 kann auch als Premold-Gehäuse oder als vorgeformtes Gehäuse bezeichnet werden. Das Kunststoffgehäuse 100 kann beispielsweise durch ein Spritzgussverfahren oder Spritzpressverfahren (Moldverfahren) hergestellt sein. Das Kunststoffgehäuse 100 weist ein Kunststoffmaterial auf.
  • An der Oberseite 110 des Kunststoffgehäuses 100 ist eine Kavität 130 ausgebildet. Die Kavität 130 ist zur Oberseite 110 des Kunststoffgehäuses 100 geöffnet. Seitlich wird die Kavität 130 des Kunststoffgehäuses 100 durch einen umlaufenden Rand begrenzt. Im dargestellten Beispiel weist die Kavität 130 einen sich konisch zur Oberseite 110 weitenden Durchmesser auf. Die Kavität 130 könnte jedoch auch anders ausgebildet sein. In lateraler Richtung senkrecht zur Schnittdarstellung der 1 kann die Kavität 130 beispielsweise kreisscheibenförmig ausgebildet sein.
  • In das Material des Kunststoffgehäuses 100 sind ein erster Leiterrahmenabschnitt 200 und ein zweiter Leiterrahmenabschnitt 300 eingebettet. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 weisen jeweils ein elektrisch leitendes Material auf. Beispielsweise können der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 ein Metall aufweisen. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 können gemeinsam auch als Leiterrahmen oder Leadframe bezeichnet werden. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 können beispielsweise durch Ätzen oder durch Stanzen hergestellt sein.
  • Der erste Leiterrahmenabschnitt 200 weist eine Chiplandefläche 210 und eine der Chiplandefläche 210 gegenüberliegende Lötkontaktfläche 220 auf. Der zweite Leiterrahmenabschnitt 300 weist eine obere Fläche 310 und eine der oberen Fläche 310 gegenüberliegende untere Fläche 320 auf. Die Chiplandefläche 210 und die Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 wie auch die obere Fläche 310 und die untere Fläche 320 des zweiten Leiterrahmenabschnitts 300 sind jeweils zumindest nicht vollständig durch das Material des Kunststoffgehäuses 100 bedeckt. Im dargestellten Beispiel liegen die Chiplandefläche 210 und die obere Fläche 310 teilweise frei. Die Lötkontaktfläche 220 und die untere Fläche 320 liegen vollständig frei. Die Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 und die untere Fläche 320 des zweiten Leiterrahmenabschnitts 300 sind zur Unterseite 120 des Kunststoffgehäuses 100 orientiert und schließen bündig mit der Unterseite 120 des Kunststoffgehäuses 100 ab. Die Chiplandefläche 210 des ersten Leiterrahmenabschnitts 200 und die obere Fläche 310 des zweiten Leiterrahmenabschnitts 300 sind zur Kavität 130 des Kunststoffgehäuses 100 hin orientiert und bilden gemeinsam einen Teil der Bodenfläche der Kavität 130.
  • Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 wurden bevorzugt bereits während der Herstellung des Kunststoffgehäuses 100 in das Material des Kunststoffgehäuses 100 eingebettet. Dies kann beispielsweise durch Umspritzen des ersten Leiterrahmenabschnitts 200 und des zweiten Leiterrahmenabschnitts 300 mit dem Material des Kunststoffgehäuses 100 in einem Moldprozess erfolgt sein.
  • Die Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 weist eine erste Rille 230 auf. Die erste Rille 230 ist in einem Randbereich 221 der Lötkontaktfläche 220 angeordnet und schließt einen Mittenbereich 222 der Lötkontaktfläche 220 ringförmig umlaufend ein. Die erste Rille 230 weist, ausgehend von der Oberfläche der Lötkontaktfläche 220, eine Tiefe 231 auf. Senkrecht zur Längsrichtung der ersten Rille 230 weist diese eine Breite 232 auf. Die Tiefe 231 liegt bevorzugt zwischen 10 µm und 1 mm, besonders bevorzugt zwischen 50 µm und 200 µm. Ganz besonders bevorzugt beträgt die Tiefe 231 der ersten Rille 230 etwa 100 µm. Die Breite 232 der ersten Rille 230 liegt bevorzugt ebenfalls zwischen 10 µm und 1 mm, besonders bevorzugt zwischen 75 µm und 300 µm. Ganz besonders bevorzugt beträgt die Breite 232 der ersten Rille 230 etwa 150 µm. Vom Außenrand der Lötkontaktfläche 220 kann die erste Rille 230 beispielsweise um einen Abstand beabstandet sein, der einem Ein- bis Zehnfachen der Breite 232 der ersten Rille 230 entspricht. Die erste Rille 230 kann beispielsweise durch Ätzen, durch Prägen oder mittels eines Lasers in die Lötkontaktfläche 220 eingebracht worden sein. Der die erste Rille 230 aufweisende Teil der Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 ist nicht durch das Material des Kunststoffgehäuses 100 bedeckt, so dass auch in der ersten Rille 230 kein Material des Kunststoffgehäuses 100 angeordnet ist. Auch der Mittenbereich 222 der Lötkontaktfläche 220 ist nicht durch das Material des Kunststoffgehäuses 100 bedeckt.
  • Die untere Fläche 320 des zweiten Leiterrahmenabschnitts 300 weist eine zweite Rille 330 auf. Die zweite Rille 330 ist in einem Randbereich der unteren Fläche 320 angeordnet, umschließt einen Mittenbereich der unteren Fläche 320 jedoch nur teilweise. Im dargestellten Beispiel umläuft die zweite Rille 330 lediglich einen halben Umfang der unteren Fläche 320 und ist an der der Chiplandefläche 210 des ersten Leiterrahmenabschnitts 200 zugewandten Seite der unteren Fläche 320 des zweiten Leiterrahmenabschnitts 300 angeordnet. Die Abmessungen der zweiten Rille 330 entsprechen bevorzugt etwa denen der ersten Rille 230. Die zweite Rille 330 kann mit derselben Methode wie die erste Rille 230 angelegt worden sein. Der die zweite Rille 330 aufweisende Teil der unteren Fläche 320 des zweiten Leiterrahmenabschnitts 300 ist nicht durch das Material des Kunststoffgehäuses 100 bedeckt, so dass auch in der zweiten Rille 330 kein Material des Kunststoffgehäuses 100 angeordnet ist. Auch der Mittenbereich der unteren Fläche 320 ist nicht durch das Material des Kunststoffgehäuses 100 bedeckt.
  • Es ist auch möglich, die erste Rille 230 als nicht vollständig geschlossenen Ring auszubilden. Dann umläuft die erste Rille 230 den Mittenbereich 222 der Lötkontaktfläche 220 lediglich in einem begrenzten Winkelabschnitt von beispielsweise einem halben Umfang der Lötkontaktfläche 220. Ebenfalls möglich ist, die zweite Rille 330 einen Mittenbereich der unteren Fläche 320 vollständig umlaufend auszubilden. Auf das Vorsehen der zweiten Rille 330 kann unter Umständen auch vollständig verzichtet werden.
  • 3 zeigt eine schematische Schnittdarstellung des Kunststoffgehäuses 100 in einem der Darstellung der 1 zeitlich nachfolgenden Bearbeitungsstand. Zwischen den Bearbeitungsständen der 1 und 3 ist das Kunststoffgehäuse 100 mechanischen Belastungen ausgesetzt worden. Diese mechanischen Belastungen können beispielsweise während eines Deflashprozesses, eines galvanischen Prozesses oder während eines Entgratens aufgetreten sein.
  • Durch den auf das Kunststoffgehäuse 100 ausgeübten mechanischen Stress haben sich Spalte 140 zwischen dem Material des Kunststoffgehäuses 100 und dem in das Kunststoffgehäuse 100 eingebetteten ersten Leiterrahmenabschnitt 200, wie auch zwischen dem Material des Kunststoffgehäuses 100 und dem in das Kunststoffgehäuse 100 eingebetteten zweiten Leiterrahmenabschnitt 300 ergeben. Die Spalte 140 erstrecken sich von der Kavität 130 des Kunststoffgehäuses 100 entlang des ersten Leiterrahmenabschnitts 200 und des zweiten Leiterrahmenabschnitts 300 bis zur Unterseite 120 des Kunststoffgehäuses 100. Die Spalte 140 sind in 3 lediglich schematisch dargestellt und müssen sich nicht in jedem Fall und nicht entlang des gesamten Umfangs des ersten Leiterrahmenabschnitts 200 und des zweiten Leiterrahmenabschnitts 300 ausbilden. Bei der Bearbeitung des Kunststoffgehäuses 100 besteht jedoch grundsätzlich die Gefahr einer Ausbildung der Spalte 140.
  • 4 zeigt eine weitere schematische Schnittdarstellung des Kunststoffgehäuses 100 in einem der Darstellung der 3 zeitlich nachfolgenden Bearbeitungsstand. Durch weitere Bearbeitungsschritte ist ein optoelektronisches Bauelement 10 ausgebildet worden, das das Kunststoffgehäuse 100 umfasst. Das optoelektronische Bauelement 10 kann beispielsweise ein Leuchtdioden-Bauelement sein.
  • In einem ersten der Darstellung der 3 zeitlich nachfolgenden Bearbeitungsschritt wurde ein optoelektronischer Halbleiterchip 400 auf der Chiplandefläche 210 des ersten Leiterrahmenabschnitts 200 angeordnet. Der optoelektronische Halbleiterchip 400 kann beispielsweise ein Leuchtdioden-Chip (LED-Chip) sein. Der optoelektronische Halbleiterchip 400 weist eine erste Oberfläche 410 und eine der ersten Oberfläche 410 gegenüberliegende zweite Oberfläche 420 auf. Die erste Oberfläche 410 bildet eine Strahlungsaustrittsfläche des optoelektronischen Halbleiterchips 400.
  • Im dargestellten Beispiel weisen die erste Oberfläche 410 und die zweite Oberfläche 420 des optoelektronischen Halbleiterchips 400 je eine elektrische Kontaktfläche des optoelektronischen Halbleiterchips 400 auf. Die zweite Oberfläche 420 ist der Chiplandefläche 210 des ersten Leiterrahmenabschnitts 200 zugewandt. Die an der zweiten Oberfläche 420 angeordnete elektrische Kontaktfläche des optoelektronischen Halbleiterchips 400 steht in elektrisch leitender Verbindung mit der Chiplandefläche 210 des ersten Leiterrahmenabschnitts 200. Die an der ersten Oberfläche 410 des optoelektronischen Halbleiterchips 400 angeordnete elektrische Kontaktfläche des optoelektronischen Halbleiterchips 400 ist mittels eines Bonddrahts 430 elektrisch leitend mit der oberen Fläche 310 des zweiten Leiterrahmenabschnitts 300 verbunden. Somit kann der optoelektronische Halbleiterchip 400 über die Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 und die untere Fläche 320 des zweiten Leiterrahmenabschnitts 300 elektrisch kontaktiert und mit einer Spannung beaufschlagt werden.
  • Nach dem Anordnen des optoelektronischen Halbleiterchips 400 auf der Chiplandefläche 210 wurde die Kavität 130 des Kunststoffgehäuses 100 mit einem Vergussmaterial 500 befüllt. Dabei wurden der in der Kavität 130 angeordnete optoelektronische Halbleiterchip 400 und der in der Kavität 130 angeordnete Bonddraht 430 in das Vergussmaterial 500 eingebettet. Das Vergussmaterial 500 bewirkt dadurch einen Schutz des optoelektronischen Halbleiterchips 400 und des Bonddrahts 430 vor einer Beschädigung durch äußere mechanische Einflüsse.
  • Das Vergussmaterial 500 weist bevorzugt Silikon auf. Das Vergussmaterial 500 kann als Klarsilikon ausgebildet sein, das für elektromagnetische Strahlung mit einer durch den optoelektronischen Halbleiterchip 400 emittierten Wellenlänge optisch weitgehend transparent ist. Das Vergussmaterial 500 kann zusätzlich eingebettete Partikel aufweisen. Beispielsweise können in das Vergussmaterial 500 diffus streuende Partikel, beispielsweise TiO2-Partikel, oder wellenlängenkonvertierende Partikel eingebettet sein. Das Vergussmaterial 500 dient dann einer Streuung von durch den optoelektronischen Halbleiterchip 400 emittierter elektromagnetischer Strahlung und/oder einer Konversion von Wellenlängen von durch den optoelektronischen Halbleiterchip 400 emittierter elektromagnetischer Strahlung.
  • Das Vergussmaterial 500 wurde in zumindest teilweise flüssiger Form in die Kavität 130 des Kunststoffgehäuses 100 eingebracht. Während des Einbringens des Vergussmaterials 500 in die Kavität 130 ist ein Teil des Vergussmaterials 500 durch die Spalte 140 zwischen dem Material des Kunststoffgehäuses 100 und dem ersten Leiterrahmenabschnitt 200 sowie dem zweiten Leiterrahmenabschnitt 300 zur Unterseite 120 des Kunststoffgehäuses 100 gekrochen. An der Unterseite 120 des Kunststoffgehäuses 100 hat das Vergussmaterial 500 seinen Kriechprozess entlang der Unterseite 120 des Kunststoffgehäuses 100 fortgesetzt. Der Kriechprozess kann durch einen Kapillareffekt zwischen der Unterseite 120 des Kunststoffgehäuses 100 und der Oberseite eines Trägers, auf dem das Kunststoffgehäuse 100 angeordnet war, unterstützt worden sein.
  • Das Vergussmaterial 500 ist entlang der Unterseite 120 des Kunststoffgehäuses 100 in den Randbereich 221 der Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 vorgedrungen. Erst an der ersten Rille 230 in der Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 wurde der Kriechprozess des Vergussmaterials 500 beendet. Im Bereich der ersten Rille 230 wurden die auf das Vergussmaterial 500 wirkenden Kapillarkräfte unterbrochen.
  • Das Vergussmaterial 500 bedeckt nun den Randbereich 221 der Lötkontaktfläche 220, nicht aber den Mittenbereich 222 der Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200. Entsprechend wurde auch ein Randbereich der unteren Fläche 320 des zweiten Leiterrahmenabschnitts 300 bis zur zweiten Rille 330 in der unteren Fläche 320 durch das Vergussmaterial 500 bedeckt.
  • Da eine potenzielle Kriechstrecke entlang der von dem ersten Leiterrahmenabschnitt 200 abgewandten Seite des zweiten Leiterrahmenabschnitts 300 sehr viel länger als die Kriechstrecke für das Vergussmaterial 500 entlang der dem ersten Leiterrahmenabschnitt 200 zugewandten Seite des zweiten Leiterrahmenabschnitts 300 ist, genügt es, die zweite Rille 330 an der dem ersten Leiterrahmenabschnitt 200 zugewandten Seite der unteren Fläche 320 des zweiten Leiterrahmenabschnitts 300 auszubilden. Entsprechend muss auch die erste Rille 230 den Mittenbereich 222 der Lötkontaktfläche 220 nicht notwendigerweise vollständig umschließen.
  • Das optoelektronische Bauelement 10 kann für eine Oberflächenmontage mittels eines Wiederaufschmelzlötprozesses (Reflow-Lötprozesses) vorgesehen sein. Die Lötkontaktfläche 220 und die untere Fläche 320 an der Unterseite 120 des Kunststoffgehäuses 100 des optoelektronischen Bauelements 10 werden dabei über Lötverbindungen elektrisch leitend kontaktiert. Da die Lötkontaktfläche 220 und die untere Fläche 320 im Wesentlichen nicht durch das Vergussmaterial 500 bedeckt sind, ist dabei eine gute Benetzbarkeit der Lötkontaktfläche 220 und der unteren Fläche 320 mit Lot gewährleistet.
  • Sollte es während des Einbringens des Vergussmaterials 500 in die Kavität 130 in einem Einzelfall doch zu einer Bedeckung der Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 und/oder der unteren Fläche 320 des zweiten Leiterrahmenabschnitts 300 kommen, so kann diese Bedeckung in einer visuellen Kontrolle im Bereich der ersten Rille 230 bzw. der zweiten Rille 330 leicht detektiert werden.
  • Bezugszeichenliste
    • 10
    optoelektronisches Bauelement
    100
    Kunststoffgehäuse
    110
    Oberseite
    120
    Unterseite
    130
    Kavität
    140
    Spalt
    200
    erster Leiterrahmenabschnitt
    210
    Chiplandefläche
    220
    Lötkontaktfläche
    221
    Randbereich
    222
    Mittenbereich
    230
    erste Rille
    231
    Tiefe
    232
    Breite
    300
    zweiter Leiterrahmenabschnitt
    310
    obere Fläche
    320
    untere Fläche
    330
    zweite Rille
    400
    optoelektronischer Halbleiterchip
    410
    erste Oberfläche
    420
    zweite Oberfläche
    430
    Bonddraht
    500
    Vergussmaterial

Claims (7)

  1. Optoelektronisches Bauelement (10) mit einem Kunststoffgehäuse (100), wobei in das Kunststoffgehäuse (100) ein erster Leiterrahmenabschnitt (200) eingebettet ist, wobei eine Chiplandefläche (210) und eine Lötkontaktfläche (220) des ersten Leiterrahmenabschnitts (200) zumindest teilweise nicht durch das Kunststoffgehäuse (100) bedeckt sind, wobei die Lötkontaktfläche (220) eine Rille (230) aufweist, wobei die Rille (230) zumindest abschnittsweise um einen Mittenbereich (222) der Lötkontaktfläche (220) umlaufend ausgebildet ist, wobei die Rille (230) nicht durch das Material des Kunststoffgehäuses (100) bedeckt ist, wobei das Kunststoffgehäuse (100) eine an die Chiplandefläche (210) angrenzende Kavität (130) aufweist, wobei ein optoelektronischer Halbleiterchip (400) auf der Chiplandefläche (210) angeordnet ist, wobei in der Kavität (130) ein Vergussmaterial (500) angeordnet ist, wobei die Rille (230) vorgesehen ist, eine Benetzung des Mittenbereichs (222) durch das Vergussmaterial (500) zu verhindern.
  2. Optoelektronisches Bauelement (10) gemäß Anspruch 1, wobei die Rille (230) in einem Randbereich (221) der Lötkontaktfläche (220) angeordnet ist.
  3. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei die Rille (230) eine Tiefe (231) zwischen 10 µm und 1 mm aufweist, bevorzugt eine Tiefe (231) zwischen 50 µm und 200 µm.
  4. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei das Vergussmaterial (500) Silikon aufweist.
  5. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche, wobei ein zweiter Leiterrahmenabschnitt (300) in das Kunststoffgehäuse (100) eingebettet ist, wobei eine obere Fläche (310) und eine untere Fläche (320) des zweiten Leiterrahmenabschnitts (300) zumindest teilweise nicht durch das Kunststoffgehäuse (100) bedeckt sind.
  6. Optoelektronisches Bauelement (10) gemäß Anspruch 5, wobei die untere Fläche (320) eine weitere Rille (330) aufweist.
  7. Verfahren zum Herstellen eines optoelektronischen Bauelements (10) mit den folgenden Schritten: - Bereitstellen eines ersten Leiterrahmenabschnitts (200) mit einer Chiplandefläche (210) und mit einer Lötkontaktfläche (220), die eine Rille (230) aufweist; - Einbetten des ersten Leiterrahmenabschnitts (200) in ein Kunststoffgehäuse (100) derart, dass die Chiplandefläche (210) und die Lötkontaktfläche (220) zumindest teilweise nicht durch das Kunststoffgehäuse (100) bedeckt sind, wobei die Rille (230) nicht durch das Material des Kunststoffgehäuses (100) bedeckt wird; - Anordnen eines optoelektronischen Halbleiterchips (400) auf der Chiplandefläche (210); - Anordnen eines Vergussmaterials (500) in einer an die Chiplandefläche (210) angrenzenden Kavität (130) des Kunststoffgehäuses (100), wobei die Rille (230) verhindert, dass ein Mittenbereich (222) der Lötkontaktfläche (220), um den die Rille (230) zumindest abschnittsweise umlaufend ausgebildet ist, durch das Vergussmaterial (500) benetzt wird.
DE112014002023.0T 2013-04-17 2014-04-04 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung Active DE112014002023B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013206963.4 2013-04-17
DE102013206963.4A DE102013206963A1 (de) 2013-04-17 2013-04-17 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
PCT/EP2014/056809 WO2014170141A1 (de) 2013-04-17 2014-04-04 Optoelektronisches bauelement und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
DE112014002023A5 DE112014002023A5 (de) 2015-12-31
DE112014002023B4 true DE112014002023B4 (de) 2021-07-22

Family

ID=50473287

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102013206963.4A Withdrawn DE102013206963A1 (de) 2013-04-17 2013-04-17 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112014002023.0T Active DE112014002023B4 (de) 2013-04-17 2014-04-04 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102013206963.4A Withdrawn DE102013206963A1 (de) 2013-04-17 2013-04-17 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US9520539B2 (de)
JP (2) JP2016515768A (de)
KR (1) KR20150143513A (de)
CN (1) CN105103315B (de)
DE (2) DE102013206963A1 (de)
WO (1) WO2014170141A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210342B (zh) * 2015-02-13 2019-01-18 西铁城电子株式会社 发光装置及其制造方法
DE102018105653A1 (de) * 2018-03-12 2019-09-12 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer anordung, anordnung und array
JP7142517B2 (ja) * 2018-08-28 2022-09-27 サンコール株式会社 バスバーアッセンブリ及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07156581A (ja) 1993-12-06 1995-06-20 Ibiden Co Ltd Ｉｃカード用リードフレーム及びｉｃカード用電子部品搭載装置
US20120025260A1 (en) 2010-07-27 2012-02-02 Oonakahara Shigehisa Semiconductor device
JP2012204754A (ja) 2011-03-28 2012-10-22 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム、およびその製造方法、並びにそれを用いたｌｅｄパッケージ
DE202009019173U1 (de) 2008-09-03 2017-08-21 Nichia Corporation Lichtemittierende Vorrichtung sowie Harzgehäuse und Harzformkörper

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4832616Y1 (de) * 1969-09-29 1973-10-04
JPH02136331U (de) * 1989-04-17 1990-11-14
JP2000236060A (ja) * 1999-02-16 2000-08-29 Matsushita Electronics Industry Corp 半導体装置
JP3535760B2 (ja) * 1999-02-24 2004-06-07 松下電器産業株式会社 樹脂封止型半導体装置，その製造方法及びリードフレーム
US20020066905A1 (en) * 2000-06-20 2002-06-06 Bily Wang Wing-shaped surface mount package for light emitting diodes
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
JP3795047B2 (ja) * 2004-02-12 2006-07-12 松下電器産業株式会社 樹脂封止型半導体装置
JP5032747B2 (ja) 2005-02-14 2012-09-26 日亜化学工業株式会社 半導体装置
JP2006191143A (ja) * 2006-03-13 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置
US7960819B2 (en) * 2006-07-13 2011-06-14 Cree, Inc. Leadframe-based packages for solid state emitting devices
DE102007001706A1 (de) * 2007-01-11 2008-07-17 Osram Opto Semiconductors Gmbh Gehäuse für optoelektronisches Bauelement und Anordnung eines optoelektronischen Bauelementes in einem Gehäuse
DE102007060206A1 (de) * 2007-12-14 2009-06-18 Osram Opto Semiconductors Gmbh Anordnung mit mindestens einem optoelektronischen Halbleiterbauelement
JP5600443B2 (ja) * 2010-02-23 2014-10-01 スタンレー電気株式会社 発光装置およびその製造方法
US8625053B2 (en) * 2010-06-28 2014-01-07 Lg Display Co., Ltd. Light emitting diode and backlight unit and liquid crystal display device with the same
JP5618189B2 (ja) * 2010-07-30 2014-11-05 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5707785B2 (ja) 2010-08-31 2015-04-30 日亜化学工業株式会社 発光装置
TWM400099U (en) * 2010-09-27 2011-03-11 Silitek Electronic Guangzhou Lead frame, package structure and lighting device thereof
JP2012182296A (ja) * 2011-03-01 2012-09-20 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム基板、ｌｅｄ発光素子装置、およびｌｅｄ発光素子用リードフレーム
JP5083472B1 (ja) * 2012-01-25 2012-11-28 パナソニック株式会社 Ｌｅｄパッケージの製造方法
CN202796950U (zh) * 2012-09-20 2013-03-13 扬州宇理电子有限公司 一种半导体发光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07156581A (ja) 1993-12-06 1995-06-20 Ibiden Co Ltd Ｉｃカード用リードフレーム及びｉｃカード用電子部品搭載装置
DE202009019173U1 (de) 2008-09-03 2017-08-21 Nichia Corporation Lichtemittierende Vorrichtung sowie Harzgehäuse und Harzformkörper
US20120025260A1 (en) 2010-07-27 2012-02-02 Oonakahara Shigehisa Semiconductor device
JP2012204754A (ja) 2011-03-28 2012-10-22 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム、およびその製造方法、並びにそれを用いたｌｅｄパッケージ

Also Published As

Publication number Publication date
CN105103315A (zh) 2015-11-25
JP2016515768A (ja) 2016-05-30
DE102013206963A1 (de) 2014-11-06
CN105103315B (zh) 2018-06-26
WO2014170141A1 (de) 2014-10-23
KR20150143513A (ko) 2015-12-23
JP6502438B2 (ja) 2019-04-17
DE112014002023A5 (de) 2015-12-31
US20160064618A1 (en) 2016-03-03
JP2018029183A (ja) 2018-02-22
US9520539B2 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
DE102008060615B4 (de) Licht aussendende Diode
WO2011157522A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE102014108368A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
EP2606510B1 (de) Verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102013215650B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
EP2396832A1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
EP2989666B1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112016002148B4 (de) Verfahren zum Bearbeiten eines Leiterrahmens und Leiterrahmen
DE102014100772B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112014002023B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE212013000297U1 (de) Optoelektronisches Bauelement
WO2012031932A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102013220960A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102016103354A1 (de) Optoelektronisches bauteil mit einem leiterrahmen
DE102013221429A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102012207593A1 (de) Verfahren zum herstellen von bauteilen, bauteile und formwerkzeug
DE112015001933T5 (de) Halbleitervorrichtung
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2020127480A1 (de) Laservorrichtung und verfahren zur herstellung einer laservorrichtung
WO2012019867A1 (de) Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers
DE102014102259A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014108867A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelementes
DE102013212393A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2015117947A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final