JPH07156581A - Ｉｃカード用リードフレーム及びｉｃカード用電子部品搭載装置 - Google Patents
Ｉｃカード用リードフレーム及びｉｃカード用電子部品搭載装置Info
- Publication number
- JPH07156581A JPH07156581A JP5340180A JP34018093A JPH07156581A JP H07156581 A JPH07156581 A JP H07156581A JP 5340180 A JP5340180 A JP 5340180A JP 34018093 A JP34018093 A JP 34018093A JP H07156581 A JPH07156581 A JP H07156581A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip mounting
- card
- groove
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 簡便な追加工を施すことにより、読み取りリ
ード等との接触領域等への封止材の流れ込み・付着を有
効に防止できるＩＣカード用リードフレーム及びこれを
用いたＩＣカード用電子装置を提供する。 【構成】 表面側にＩＣチップが搭載されるダイパット
部を有するチップ搭載側部１と、少なくとも２つ以上の
リード部２１、２２等と、を備え、チップ搭載側部１及
び各リード部２１等、並びに該各リード部２１、２２等
同士が所定の隙間部３１１、３２１等により区画された
導電パターンを１つ以上配置してなるＩＣカード用リー
ドフレームであって、チップ搭載側部１の裏面側には、
少なくとも各隙間部３１１、３２１等に接する外周線寄
りに溝部が形成され、各リード部２１等の裏面側には、
少なくとも各隙間部３１１、３２１等に接する外周線寄
りに溝部が形成されている。また、これを用いた電子部
品搭載装置を提供する。
ード等との接触領域等への封止材の流れ込み・付着を有
効に防止できるＩＣカード用リードフレーム及びこれを
用いたＩＣカード用電子装置を提供する。 【構成】 表面側にＩＣチップが搭載されるダイパット
部を有するチップ搭載側部１と、少なくとも２つ以上の
リード部２１、２２等と、を備え、チップ搭載側部１及
び各リード部２１等、並びに該各リード部２１、２２等
同士が所定の隙間部３１１、３２１等により区画された
導電パターンを１つ以上配置してなるＩＣカード用リー
ドフレームであって、チップ搭載側部１の裏面側には、
少なくとも各隙間部３１１、３２１等に接する外周線寄
りに溝部が形成され、各リード部２１等の裏面側には、
少なくとも各隙間部３１１、３２１等に接する外周線寄
りに溝部が形成されている。また、これを用いた電子部
品搭載装置を提供する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣカード用リードフ
レーム及びこれを用いたＩＣカード用電子部品搭載装置
に関する。
レーム及びこれを用いたＩＣカード用電子部品搭載装置
に関する。
【０００２】
【従来の技術】ＩＣカード用リードフレーム（以下、
「リードフレーム」）として、例えば、図１〜３に示す
様に、ダイパット部１１及びこれと一体のダイパット補
助部（以下、「補助部」という。）１２からなるチップ
搭載側部１と、リード部２１〜２７と、を所定の隙間部
３１１、３２１〜３２８を挟み配置した導電パターンＰ
を、多数連続配置したものが従来より用いられている。
この様なリードフレームＦは、常法に従って、各導電パ
ターンＰの表面側に、チップマウント、ワイヤーボン
ド、モールド加工等を施した後に、各導電パターンＰ毎
に分割して、ＩＣカード用電子部品搭載装置（以下、
「電子部品搭載装置」という。）に加工されることが多
い。また、上記チップ搭載側部１や上記各リード部２１
〜２４の各裏面の中心側の領域（例えば、図４の一点鎖
線に囲まれた各領域１１２、２１２、２２２、２３２、
２４２、２５２、２６２及び２７２）は、この様な電子
部品搭載装置がＩＣカードに組み込まれた後に、読み取
り機（例えば、読み取りリード）と接触する領域（以
下、「使用領域」という。）となる。
「リードフレーム」）として、例えば、図１〜３に示す
様に、ダイパット部１１及びこれと一体のダイパット補
助部（以下、「補助部」という。）１２からなるチップ
搭載側部１と、リード部２１〜２７と、を所定の隙間部
３１１、３２１〜３２８を挟み配置した導電パターンＰ
を、多数連続配置したものが従来より用いられている。
この様なリードフレームＦは、常法に従って、各導電パ
ターンＰの表面側に、チップマウント、ワイヤーボン
ド、モールド加工等を施した後に、各導電パターンＰ毎
に分割して、ＩＣカード用電子部品搭載装置（以下、
「電子部品搭載装置」という。）に加工されることが多
い。また、上記チップ搭載側部１や上記各リード部２１
〜２４の各裏面の中心側の領域（例えば、図４の一点鎖
線に囲まれた各領域１１２、２１２、２２２、２３２、
２４２、２５２、２６２及び２７２）は、この様な電子
部品搭載装置がＩＣカードに組み込まれた後に、読み取
り機（例えば、読み取りリード）と接触する領域（以
下、「使用領域」という。）となる。
【０００３】ところが、この様に各導電パターンＰを構
成するチップ搭載側部１及び各リード部２１〜２７の間
に隙間部３１１、３２１等が存在する場合には、上記モ
ールド工程で用いられる封止材７が、図９に示す様に同
隙間部３１１等より各パターンＰの裏面側に回り込むこ
とが多い。そして、この封止材７が、上記使用領域１１
２、２４２等に到達して付着すれば、同領域１１２等へ
の上記リードの接触が実質上困難になる。また、上記チ
ップ搭載側部１及び各リード部２１〜２７の裏面側に、
多量の封止材７が広範囲に渡って付着すれば、リードフ
レームの外観を著しく損ね商品価値の低下を招くことに
なる。この為、この様なリードフレームＦでは、図１０
に示す様に、その裏面側に所定の粘着テープ８等を貼り
合わせて、上記封止材７の回り込みを防ぐことが、従来
より行われている。
成するチップ搭載側部１及び各リード部２１〜２７の間
に隙間部３１１、３２１等が存在する場合には、上記モ
ールド工程で用いられる封止材７が、図９に示す様に同
隙間部３１１等より各パターンＰの裏面側に回り込むこ
とが多い。そして、この封止材７が、上記使用領域１１
２、２４２等に到達して付着すれば、同領域１１２等へ
の上記リードの接触が実質上困難になる。また、上記チ
ップ搭載側部１及び各リード部２１〜２７の裏面側に、
多量の封止材７が広範囲に渡って付着すれば、リードフ
レームの外観を著しく損ね商品価値の低下を招くことに
なる。この為、この様なリードフレームＦでは、図１０
に示す様に、その裏面側に所定の粘着テープ８等を貼り
合わせて、上記封止材７の回り込みを防ぐことが、従来
より行われている。
【０００４】
【発明が解決しようとする課題】しかしながら、この場
合には、ＩＣカード（上記電子部品搭載装置）の製造工
程に、上記テープ８の貼付工程（モールド加工の前）と
剥離工程（モールド加工の後）が付加されることにな
る。特に、これらの工程は、リードフレームＦを構成す
る各導電パターンＰを固定した状態（各導電パターンＰ
が曲がったり、各隙間部３１１等の間隔が変化したり、
チップ搭載側部１、各リード部２４等の相対的な移動を
伴わない状態）で行うことが必要となるため、慎重に行
わざるをえないし、慎重に行ったとしても、この「固定
した状態」を完全に確保することは困難である。そし
て、これらの工程の自動化が困難であるため、ＩＣカー
ドの製造コスト高と製造効率の低下の原因になってい
る。また、この様なテープ８には、上記モールド工程で
用いる封止材（封止樹脂等）７を熱硬化させる段階で、
容易に変形しない程度の耐熱性が要求されると共に、上
記「各導電パターンＰを固定した状態」を確保せんとす
れば、適度な接着力が要求されるが、これらの条件を満
たすテープ８は、一般に高価である。
合には、ＩＣカード（上記電子部品搭載装置）の製造工
程に、上記テープ８の貼付工程（モールド加工の前）と
剥離工程（モールド加工の後）が付加されることにな
る。特に、これらの工程は、リードフレームＦを構成す
る各導電パターンＰを固定した状態（各導電パターンＰ
が曲がったり、各隙間部３１１等の間隔が変化したり、
チップ搭載側部１、各リード部２４等の相対的な移動を
伴わない状態）で行うことが必要となるため、慎重に行
わざるをえないし、慎重に行ったとしても、この「固定
した状態」を完全に確保することは困難である。そし
て、これらの工程の自動化が困難であるため、ＩＣカー
ドの製造コスト高と製造効率の低下の原因になってい
る。また、この様なテープ８には、上記モールド工程で
用いる封止材（封止樹脂等）７を熱硬化させる段階で、
容易に変形しない程度の耐熱性が要求されると共に、上
記「各導電パターンＰを固定した状態」を確保せんとす
れば、適度な接着力が要求されるが、これらの条件を満
たすテープ８は、一般に高価である。
【０００５】更に、上記剥離工程の後に、リードフレー
ムＦの裏面側にテープ８の粘着剤の樹脂が残ることも多
く、上記使用領域１１２等への上記リードの接触を困難
にしたり、外観を損ない商品価値の低下を招いたり、同
粘着剤を剥離するための新たな工程が必要となる。以上
の様に、ＩＣカード（上記電子部品搭載装置）の製造コ
スト高騰等を伴わずに、上記各使用領域への封止材の付
着を確実に防止できるリードフレーム（若しくはリード
フレームにモールド加工等を行う手法）は未だ提案され
ていないのが実情である。
ムＦの裏面側にテープ８の粘着剤の樹脂が残ることも多
く、上記使用領域１１２等への上記リードの接触を困難
にしたり、外観を損ない商品価値の低下を招いたり、同
粘着剤を剥離するための新たな工程が必要となる。以上
の様に、ＩＣカード（上記電子部品搭載装置）の製造コ
スト高騰等を伴わずに、上記各使用領域への封止材の付
着を確実に防止できるリードフレーム（若しくはリード
フレームにモールド加工等を行う手法）は未だ提案され
ていないのが実情である。
【０００６】本発明は、上記観点に鑑みてなされたもの
であり、簡便な追加工を施すことにより、上記使用領域
等への封止材の流れ込み・付着を有効に防止できるＩＣ
カード用リードフレーム及びこれを用いたＩＣカード用
電子部品搭載装置を提供することを目的とする。
であり、簡便な追加工を施すことにより、上記使用領域
等への封止材の流れ込み・付着を有効に防止できるＩＣ
カード用リードフレーム及びこれを用いたＩＣカード用
電子部品搭載装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本第１発明のリードフレ
ームは、表面側にＩＣチップが搭載されるダイパット部
を有するチップ搭載側部と、少なくとも２つ以上のリー
ド部と、を備え、該チップ搭載側部及び該各リード部、
並びに該各リード部同士が、所定の隙間部により区画さ
れた導電パターンを１つ以上配置してなるＩＣカード用
リードフレームであって、上記チップ搭載側部の裏面側
には、該チップ搭載側部の少なくとも上記各隙間に接す
る外周線寄りに溝部が形成され、上記各リード部の裏面
側には、該各リード部の少なくとも上記各隙間部に接す
る外周線寄りに溝部が形成されていることを特徴とす
る。
ームは、表面側にＩＣチップが搭載されるダイパット部
を有するチップ搭載側部と、少なくとも２つ以上のリー
ド部と、を備え、該チップ搭載側部及び該各リード部、
並びに該各リード部同士が、所定の隙間部により区画さ
れた導電パターンを１つ以上配置してなるＩＣカード用
リードフレームであって、上記チップ搭載側部の裏面側
には、該チップ搭載側部の少なくとも上記各隙間に接す
る外周線寄りに溝部が形成され、上記各リード部の裏面
側には、該各リード部の少なくとも上記各隙間部に接す
る外周線寄りに溝部が形成されていることを特徴とす
る。
【０００８】上記リードフレームの材質は、本発明の目
的を達成できる限り特に問わないが、各導電パターンを
構成するダイパット部及び各リード部の間に隙間部が存
在する状態で、同フレーム全体に十分な剛性を確保する
ために、４２アロイ等の剛性の高い材質とすることが好
ましい。また、上記の如く、各溝部の形成位置を定める
のは、上記各使用領域を封止材により保護をすると共
に、多量の封止材が上記各導電パターンの裏面の広範囲
の部分に付着して、リードフレームの外観を著しく損な
うことを防ぐためである。従って、本第２発明で示した
チップ搭載側部及び各リード部の各外周線より０．５ｍ
ｍ以内の様に、各外周線に近接する溝部を形成すること
が、この目的をより確実に達成するうえで好ましい。
尚、これらの溝部の深さ、全長、配置場所等は使用する
封止材の使用量、特性（粘度）等をも考慮して定めるの
が好ましい。
的を達成できる限り特に問わないが、各導電パターンを
構成するダイパット部及び各リード部の間に隙間部が存
在する状態で、同フレーム全体に十分な剛性を確保する
ために、４２アロイ等の剛性の高い材質とすることが好
ましい。また、上記の如く、各溝部の形成位置を定める
のは、上記各使用領域を封止材により保護をすると共
に、多量の封止材が上記各導電パターンの裏面の広範囲
の部分に付着して、リードフレームの外観を著しく損な
うことを防ぐためである。従って、本第２発明で示した
チップ搭載側部及び各リード部の各外周線より０．５ｍ
ｍ以内の様に、各外周線に近接する溝部を形成すること
が、この目的をより確実に達成するうえで好ましい。
尚、これらの溝部の深さ、全長、配置場所等は使用する
封止材の使用量、特性（粘度）等をも考慮して定めるの
が好ましい。
【０００９】また、上記「少なくとも上記各隙間に接す
る外周線寄り」に形成するとは、各外周線寄りに閉じた
経路を描きながら上記使用領域を完全に包囲する溝部の
他に、同使用領域を包囲する各外周線寄りの部分のうち
で、上記封止材の流れ込もうとする側のみに形成した場
合も含む意である。例えば、チップ搭載側部の裏面側の
溝部では、図４に示す様に、使用領域全体を略包囲する
溝部１１２の他に、図５に示す様に、隙間部３２３及び
３２４に接する外周寄りのみに形成した溝部１２１ａも
含む意である。尚、上記封止材の到達する範囲が、各導
電パターンの中心側に限られる場合（例えば、図３にお
ける一点鎖線円Ｋで囲まれる部分に限られる場合）に
は、同範囲内の各外周線寄りの部分（例えば、一点鎖線
円Ｋで囲まれる部分）のみに溝部を形成することもでき
る。
る外周線寄り」に形成するとは、各外周線寄りに閉じた
経路を描きながら上記使用領域を完全に包囲する溝部の
他に、同使用領域を包囲する各外周線寄りの部分のうち
で、上記封止材の流れ込もうとする側のみに形成した場
合も含む意である。例えば、チップ搭載側部の裏面側の
溝部では、図４に示す様に、使用領域全体を略包囲する
溝部１１２の他に、図５に示す様に、隙間部３２３及び
３２４に接する外周寄りのみに形成した溝部１２１ａも
含む意である。尚、上記封止材の到達する範囲が、各導
電パターンの中心側に限られる場合（例えば、図３にお
ける一点鎖線円Ｋで囲まれる部分に限られる場合）に
は、同範囲内の各外周線寄りの部分（例えば、一点鎖線
円Ｋで囲まれる部分）のみに溝部を形成することもでき
る。
【００１０】本第３発明の電子部品搭載装置は、所定の
隙間部により区画され、表面側にＩＣチップが搭載され
るダイパット部を有するチップ搭載側部と、２つ以上の
リード部と、を備え、該チップ搭載側部の裏面側には、
同チップ搭載側部の少なくとも上記各隙間に接する外周
線寄りに溝部が形成され、上記各リード部の裏面側に
は、該各リード部の少なくとも上記各隙間部に接する外
周線寄りに溝部が形成された導電パターンと、上記ダイ
パット部の表面側に搭載されるＩＣチップと、該ＩＣチ
ップと上記各リード部とを接続するボンディングワイヤ
ーと、を備えることを特徴とする。
隙間部により区画され、表面側にＩＣチップが搭載され
るダイパット部を有するチップ搭載側部と、２つ以上の
リード部と、を備え、該チップ搭載側部の裏面側には、
同チップ搭載側部の少なくとも上記各隙間に接する外周
線寄りに溝部が形成され、上記各リード部の裏面側に
は、該各リード部の少なくとも上記各隙間部に接する外
周線寄りに溝部が形成された導電パターンと、上記ダイ
パット部の表面側に搭載されるＩＣチップと、該ＩＣチ
ップと上記各リード部とを接続するボンディングワイヤ
ーと、を備えることを特徴とする。
【００１１】
【作用】本第１及び２発明のリードフレームでは、導電
パターンを構成するチップ搭載側部及び各リード部の間
に隙間部が存在し、チップ搭載側部及び各リード部、並
びに各リード部同士が区画されている。一方、上記チッ
プ搭載側部及び各リード部の少なくとも上記隙間部に接
する各外周線よりに溝部が形成されている。
パターンを構成するチップ搭載側部及び各リード部の間
に隙間部が存在し、チップ搭載側部及び各リード部、並
びに各リード部同士が区画されている。一方、上記チッ
プ搭載側部及び各リード部の少なくとも上記隙間部に接
する各外周線よりに溝部が形成されている。
【００１２】この為、モールド加工の際に封止材が、リ
ードフレームの表面側より、上記各隙間部を通って、同
フレームの裏面側に回り込んでも、この封止材は上記溝
部内に蓄えられ、上記チップ搭載側部及び各リード部の
各裏面の使用領域に到達することはない。従って、本リ
ードフレームでは、各導電パターンの裏面の使用領域
に、封止材が付着するのを確実に防止できる。また、各
導電パターンの裏面側において、この封止材が付着する
のが上記溝部及びその外側の狭い範囲であるためリード
フレームの外観を著しく損ねることもない。
ードフレームの表面側より、上記各隙間部を通って、同
フレームの裏面側に回り込んでも、この封止材は上記溝
部内に蓄えられ、上記チップ搭載側部及び各リード部の
各裏面の使用領域に到達することはない。従って、本リ
ードフレームでは、各導電パターンの裏面の使用領域
に、封止材が付着するのを確実に防止できる。また、各
導電パターンの裏面側において、この封止材が付着する
のが上記溝部及びその外側の狭い範囲であるためリード
フレームの外観を著しく損ねることもない。
【００１３】また、上記各溝部は、従来のリードフレー
ムの製造工程に、同溝部を形成するための「所定の金型
による所謂、半打ち抜き」や「ハーフエッチング」等の
簡便な工程を付加すれば形成できると共に、上述した樹
脂テープ等を用いずそのままの状態で、モールド加工等
を行うことができる。従って、従来の様に、リードフレ
ーム（電子部品搭載装置、ＩＣカード）の製造工程に、
製造効率の低下やコスト高を招く工程を付加する必要が
なく、また各導電パターンの曲り等の不具合を生ずる恐
れもない。
ムの製造工程に、同溝部を形成するための「所定の金型
による所謂、半打ち抜き」や「ハーフエッチング」等の
簡便な工程を付加すれば形成できると共に、上述した樹
脂テープ等を用いずそのままの状態で、モールド加工等
を行うことができる。従って、従来の様に、リードフレ
ーム（電子部品搭載装置、ＩＣカード）の製造工程に、
製造効率の低下やコスト高を招く工程を付加する必要が
なく、また各導電パターンの曲り等の不具合を生ずる恐
れもない。
【００１４】また、本第３発明の電子部品搭載装置は、
上記の様なリードフレームを用いて作製するものであ
る。従って、この装置は、性能が優れると共に、製造効
率が高く、更に、製造コストを低く抑えることができ
る。
上記の様なリードフレームを用いて作製するものであ
る。従って、この装置は、性能が優れると共に、製造効
率が高く、更に、製造コストを低く抑えることができ
る。
【００１５】
【実施例】以下、実施例により本発明を具体的に説明す
る。本実施例のリードフレーム（以下、「フレーム」と
いう。）Ｆは、４２アロイ製の板状体（厚み；０．１２
５ｍｍ）に、打ち抜き加工を施して（打ち抜き金型等を
用いる。）、所定のフレーム形状とした後、そこに形成
された各導電パターンの裏面側に、所定の金型を用いて
溝部を形成して（所謂、半打ち抜き加工による。）作製
したものである。
る。本実施例のリードフレーム（以下、「フレーム」と
いう。）Ｆは、４２アロイ製の板状体（厚み；０．１２
５ｍｍ）に、打ち抜き加工を施して（打ち抜き金型等を
用いる。）、所定のフレーム形状とした後、そこに形成
された各導電パターンの裏面側に、所定の金型を用いて
溝部を形成して（所謂、半打ち抜き加工による。）作製
したものである。
【００１６】このフレームＦは、図１に示す様に、長手
方向に伸びる一対の縦枠部Ａ1 及びＡ2 と、短手方向に
所定の間隔をおいて配置される横枠部Ｂ1 、Ｂ2 、Ｂ3
等と、を備えている。そして、これの縦枠部Ａ1 等と横
枠部Ｂ1 、Ｂ2 等により囲まれた領域Ｃ1 、Ｃ2 等に
は、それぞれ２つずつの導電パターンＰが配置されてい
る。また、これらの導電パターンＰは、図２に示す様
に、それらの外周部に形成された取付代ｄ1 〜ｄ15を介
して、上記縦枠部Ａ1 等、上記横枠部Ｂ1 等、及び同一
の領域Ｃ1 等内に存在する他の導電パターンＰと接続さ
れている。但し、この取付代ｄ1 〜ｄ15は、各導電パタ
ーンＰへの実装工程（チップマウント、ワイヤーボン
ド、モールド等の各工程）が終了した後に、各導電パタ
ーンＰより切除される部分である。
方向に伸びる一対の縦枠部Ａ1 及びＡ2 と、短手方向に
所定の間隔をおいて配置される横枠部Ｂ1 、Ｂ2 、Ｂ3
等と、を備えている。そして、これの縦枠部Ａ1 等と横
枠部Ｂ1 、Ｂ2 等により囲まれた領域Ｃ1 、Ｃ2 等に
は、それぞれ２つずつの導電パターンＰが配置されてい
る。また、これらの導電パターンＰは、図２に示す様
に、それらの外周部に形成された取付代ｄ1 〜ｄ15を介
して、上記縦枠部Ａ1 等、上記横枠部Ｂ1 等、及び同一
の領域Ｃ1 等内に存在する他の導電パターンＰと接続さ
れている。但し、この取付代ｄ1 〜ｄ15は、各導電パタ
ーンＰへの実装工程（チップマウント、ワイヤーボン
ド、モールド等の各工程）が終了した後に、各導電パタ
ーンＰより切除される部分である。
【００１７】上記各縦枠部Ａ1 及びＡ2 には、長手方向
に沿って、スプロケット孔Ｓ1 〜Ｓ4 が形成されてい
る。尚、これらのスプロケット孔Ｓ1 等は、上記実装工
程において、フレームＦの連続搬送を容易ならしめるも
のである。この孔Ｓ1 等の形状、数等は特に問わず、ま
たフレームＦを長尺状とせずに、且つ、上記実装を連続
搬送しながら行わない場合等には、これらの孔Ｓ1 等を
必ずしも設ける必要はない。
に沿って、スプロケット孔Ｓ1 〜Ｓ4 が形成されてい
る。尚、これらのスプロケット孔Ｓ1 等は、上記実装工
程において、フレームＦの連続搬送を容易ならしめるも
のである。この孔Ｓ1 等の形状、数等は特に問わず、ま
たフレームＦを長尺状とせずに、且つ、上記実装を連続
搬送しながら行わない場合等には、これらの孔Ｓ1 等を
必ずしも設ける必要はない。
【００１８】上記各導電パターンＰは、図３に示す様
に、平面形状が略正方形のものであり、チップ搭載側部
１と、７つのリード部２１〜２７と、を備えている。こ
のチップ搭載側部１は、上記パターンＰの略中心部に位
置し、平面形状が略円形のダイパット１１と、これと一
体の補助部１２と、により構成されている。また、上記
各リード部２１〜２７は、上記ＩＣチップ搭載部１１の
周囲に配置されている。更に、同図に示す様に、上記チ
ップ搭載側部１及び各リード部２１〜２７、並びに各リ
ード部同士２１及び２２等は、いずれも隙間部３１１、
３２１〜３２８により区画されている。尚、上記チップ
搭載側部１を上記ダイパット部１１のみにより構成して
もよい。
に、平面形状が略正方形のものであり、チップ搭載側部
１と、７つのリード部２１〜２７と、を備えている。こ
のチップ搭載側部１は、上記パターンＰの略中心部に位
置し、平面形状が略円形のダイパット１１と、これと一
体の補助部１２と、により構成されている。また、上記
各リード部２１〜２７は、上記ＩＣチップ搭載部１１の
周囲に配置されている。更に、同図に示す様に、上記チ
ップ搭載側部１及び各リード部２１〜２７、並びに各リ
ード部同士２１及び２２等は、いずれも隙間部３１１、
３２１〜３２８により区画されている。尚、上記チップ
搭載側部１を上記ダイパット部１１のみにより構成して
もよい。
【００１９】一方、各導電パターンＰの裏面側には、図
４（同パターンＰの裏面側を示す平面図）に示される溝
部（いずれも、深さ０．５ｍｍ、幅１ｍｍである。）１
１１、２１１、２２１、２３１、２４１、２５１、２６
１及び２７１が形成されている。このうち、チップ搭載
側部１の溝部１１１は、同搭載側部１の外周線より約
０．５ｍｍ内側の位置に、同外周線と略相似形の経路を
描く様に形成されている。そして、この溝部１１１は、
図４に示す様に、同チップ搭載側部１の裏面側の使用領
域１１２を完全に包囲している。また、各リード部２
１、２２等の溝部２１１、２２１等も、図４に示す様
に、同リード部２１等の外周線より０．５ｍｍ内側の位
置に、同外周線と略相似形の経路を描く様に形成され、
各リード部２１、２２等の裏面側の使用領域２１２、２
２２、２３２、２４２、２５２、２６２及び２７２を完
全に包囲している。
４（同パターンＰの裏面側を示す平面図）に示される溝
部（いずれも、深さ０．５ｍｍ、幅１ｍｍである。）１
１１、２１１、２２１、２３１、２４１、２５１、２６
１及び２７１が形成されている。このうち、チップ搭載
側部１の溝部１１１は、同搭載側部１の外周線より約
０．５ｍｍ内側の位置に、同外周線と略相似形の経路を
描く様に形成されている。そして、この溝部１１１は、
図４に示す様に、同チップ搭載側部１の裏面側の使用領
域１１２を完全に包囲している。また、各リード部２
１、２２等の溝部２１１、２２１等も、図４に示す様
に、同リード部２１等の外周線より０．５ｍｍ内側の位
置に、同外周線と略相似形の経路を描く様に形成され、
各リード部２１、２２等の裏面側の使用領域２１２、２
２２、２３２、２４２、２５２、２６２及び２７２を完
全に包囲している。
【００２０】尚、図５に示す様に、各溝部１２１ａ、２
２１ａ〜２２７ａを、チップ搭載側部１及び各リード部
２１〜２７の全外縁部のうちで、上記隙間部３１１、３
２１〜３２８に接する部分のみに沿って形成してもよ
い。更に、各溝部１２１ａの形成される範囲を、各導電
パターンＰの封止範囲内（上記封止材の到達する範囲
で、例えば、図３の一点鎖線Ｋで示される範囲内）に、
狭く限定することもできる。
２１ａ〜２２７ａを、チップ搭載側部１及び各リード部
２１〜２７の全外縁部のうちで、上記隙間部３１１、３
２１〜３２８に接する部分のみに沿って形成してもよ
い。更に、各溝部１２１ａの形成される範囲を、各導電
パターンＰの封止範囲内（上記封止材の到達する範囲
で、例えば、図３の一点鎖線Ｋで示される範囲内）に、
狭く限定することもできる。
【００２１】次に、上記の様にして構成されるフレーム
Ｆに対して、以下の様にしてＩＣチップ等の実装を施し
た。先ず、上記フレームＦを図６に示す様なステージ
（主に、フレームＦの固定を行う治具）６上に配置し
た。そして、常法に従って、同フレームＦを構成する各
導電パターンＰの表面側（ダイパット部１１）に、ＩＣ
チップ４を搭載した後、同チップ４の上面に取着された
ボンディングパット（図示しない。）と、上記各リード
部２４、２７等の表面側と、を所定のボンディングワイ
ヤー５４、５７等により接続した。
Ｆに対して、以下の様にしてＩＣチップ等の実装を施し
た。先ず、上記フレームＦを図６に示す様なステージ
（主に、フレームＦの固定を行う治具）６上に配置し
た。そして、常法に従って、同フレームＦを構成する各
導電パターンＰの表面側（ダイパット部１１）に、ＩＣ
チップ４を搭載した後、同チップ４の上面に取着された
ボンディングパット（図示しない。）と、上記各リード
部２４、２７等の表面側と、を所定のボンディングワイ
ヤー５４、５７等により接続した。
【００２２】次いで、所定の封止樹脂（例えば、エポキ
シ樹脂）により、各導電パターンＰにモールド加工を施
した。そして、同樹脂の硬化を待って、同樹脂の各導電
パターンＰの裏面側への「回り込みの状況」を調べた。
このとき、図７に示す様に、上記「回り込んだ封止樹
脂」は、各溝部１１１、２４１等内に蓄えられ、各使用
領域１１２、２４２等まで到達していなかった。この様
に、本フレームＦでは、各使用領域１１２、２４２等が
的確に保護されていると共に、各導電パターンの裏面側
において、封止樹脂の付着する範囲が同溝部及びその外
側の部分に限られているため外観が良好である。また、
本フレームＦでは、各溝部１１１、２４１等を上記金型
等により簡便に形成できる。これに加えて、モールド工
程に際し、各フレームＦの裏面側に粘着テープ等を貼付
する必要がないため、フレームＦ及びＩＣカード（電子
部品搭載装置）の製造効率の低下や製造コストの高騰等
を招かない。また、上記実装工程を行った後に、「導電
パターンＰの曲り」等の不具合は発見されず、性能の良
い電子部品搭載装置を得ることができた。
シ樹脂）により、各導電パターンＰにモールド加工を施
した。そして、同樹脂の硬化を待って、同樹脂の各導電
パターンＰの裏面側への「回り込みの状況」を調べた。
このとき、図７に示す様に、上記「回り込んだ封止樹
脂」は、各溝部１１１、２４１等内に蓄えられ、各使用
領域１１２、２４２等まで到達していなかった。この様
に、本フレームＦでは、各使用領域１１２、２４２等が
的確に保護されていると共に、各導電パターンの裏面側
において、封止樹脂の付着する範囲が同溝部及びその外
側の部分に限られているため外観が良好である。また、
本フレームＦでは、各溝部１１１、２４１等を上記金型
等により簡便に形成できる。これに加えて、モールド工
程に際し、各フレームＦの裏面側に粘着テープ等を貼付
する必要がないため、フレームＦ及びＩＣカード（電子
部品搭載装置）の製造効率の低下や製造コストの高騰等
を招かない。また、上記実装工程を行った後に、「導電
パターンＰの曲り」等の不具合は発見されず、性能の良
い電子部品搭載装置を得ることができた。
【００２３】更に、本実施例の変形例として、例えば、
図８に示す様な種々の断面形状の溝部１１１ｂ、２４１
ｂ等を有するフレームＦ1 等を挙げることができる。こ
れらの溝部１１１ｂ等は、ハーフエッチングによる形成
が一層容易であると共に、より確実に上記「回り込んだ
封止樹脂」を捉えることができる。この様に、本発明で
は、溝部の断面形状等を諸般の事情（溝部の形成のし易
さ等）を考慮しつつ、適宜、選択することもできる。
図８に示す様な種々の断面形状の溝部１１１ｂ、２４１
ｂ等を有するフレームＦ1 等を挙げることができる。こ
れらの溝部１１１ｂ等は、ハーフエッチングによる形成
が一層容易であると共に、より確実に上記「回り込んだ
封止樹脂」を捉えることができる。この様に、本発明で
は、溝部の断面形状等を諸般の事情（溝部の形成のし易
さ等）を考慮しつつ、適宜、選択することもできる。
【００２４】尚、本発明においては、前記具体的実施例
に示すものに限られず、目的、用途に応じて本発明の範
囲内で種々変更した実施例とすることができる。即ち、
本実施例では、各溝部１１１、２４１等をリード部等の
外周線と略相似形の経路を描く様に形成したが、本発明
の目的を達成できる限りにおいて、同経路を種々選択す
ることができる。また、溝部１１１、２４１等の深さ、
幅等も本発明の目的を達成できる限り特に問わない。更
に、上記フレームの各導電パターンの形状、配置数等
は、特に問わない。
に示すものに限られず、目的、用途に応じて本発明の範
囲内で種々変更した実施例とすることができる。即ち、
本実施例では、各溝部１１１、２４１等をリード部等の
外周線と略相似形の経路を描く様に形成したが、本発明
の目的を達成できる限りにおいて、同経路を種々選択す
ることができる。また、溝部１１１、２４１等の深さ、
幅等も本発明の目的を達成できる限り特に問わない。更
に、上記フレームの各導電パターンの形状、配置数等
は、特に問わない。
【００２５】
【発明の効果】本発明のフレームでは、各導電パターン
の裏面に所定の溝部が形成されているため、同裏面に存
在する各使用領域を確実に保護することができる。ま
た、各導電パターンの裏面側に、多量の封止材が広範囲
に渡って付着して、フレームの外観を著しく損なうこと
もない。更に、この溝部の形成が簡便であると共に、こ
の様な溝部を有するフレームを用いれば、モールド加工
の際に、粘着テープ等を用いる必要がないため、フレー
ム及びＩＣカードの製造効率を低下や製造コストの高騰
等を招かない。また、モールド加工を含む実装工程を行
った後も、「導電パターンＰの曲り」等の不具合を生じ
させず、性能の良い電子部品搭載装置を得ることができ
る。更に、このフレームを用いた本発明の電子部品搭載
装置においても、製造効率の向上や製造コストの低廉化
等を達成できる。
の裏面に所定の溝部が形成されているため、同裏面に存
在する各使用領域を確実に保護することができる。ま
た、各導電パターンの裏面側に、多量の封止材が広範囲
に渡って付着して、フレームの外観を著しく損なうこと
もない。更に、この溝部の形成が簡便であると共に、こ
の様な溝部を有するフレームを用いれば、モールド加工
の際に、粘着テープ等を用いる必要がないため、フレー
ム及びＩＣカードの製造効率を低下や製造コストの高騰
等を招かない。また、モールド加工を含む実装工程を行
った後も、「導電パターンＰの曲り」等の不具合を生じ
させず、性能の良い電子部品搭載装置を得ることができ
る。更に、このフレームを用いた本発明の電子部品搭載
装置においても、製造効率の向上や製造コストの低廉化
等を達成できる。
【図１】本実施例のＩＣカード用リードフレームの一部
平面図である。
平面図である。
【図２】本実施例のＩＣカード用リードフレームにおい
て、各導電パターンの配置状態を示す一部平面図であ
る。
て、各導電パターンの配置状態を示す一部平面図であ
る。
【図３】本実施例のＩＣカード用リードフレームにおい
て、各導電パターンの表面側を示す平面図である。
て、各導電パターンの表面側を示す平面図である。
【図４】本実施例のＩＣカード用リードフレームにおい
て、各導電パターンの裏面側を示す平面図である。
て、各導電パターンの裏面側を示す平面図である。
【図５】本実施例の変形例に係わるＩＣカード用リード
フレームにおいて、各導電パターンの裏面側を示す平面
図である。
フレームにおいて、各導電パターンの裏面側を示す平面
図である。
【図６】本実施例のＩＣカード用リードフレームに、Ｉ
Ｃチップ及びボンディングワイヤーを実装した状態を示
す一部縦断面図である（図１のＸ─Ｘ矢視縦断面図に該
当する。）。
Ｃチップ及びボンディングワイヤーを実装した状態を示
す一部縦断面図である（図１のＸ─Ｘ矢視縦断面図に該
当する。）。
【図７】本実施例のＩＣカード用リードフレームにおい
て、モールド工程を終えた状態を示す一部縦断面図であ
る。
て、モールド工程を終えた状態を示す一部縦断面図であ
る。
【図８】本実施例の変形例に係わるＩＣカード用リード
フレームの溝部の断面形状を説明するための一部縦断面
図である。
フレームの溝部の断面形状を説明するための一部縦断面
図である。
【図９】従来例のＩＣカード用リードフレームにおい
て、モールド工程を終えた状態を示す一部縦断面図であ
る。
て、モールド工程を終えた状態を示す一部縦断面図であ
る。
【図１０】従来例のＩＣカード用リードフレームの裏面
側に樹脂テープを貼付した状態を示す一部縦断面図であ
る（図１のＸ─Ｘ矢視縦断面図に該当する。）。
側に樹脂テープを貼付した状態を示す一部縦断面図であ
る（図１のＸ─Ｘ矢視縦断面図に該当する。）。
Ｆ；フレーム、Ｐ；導電パターン、１；チップ搭載側
部、１１；ダイパット部、１２；補助部、２１〜２７；
リード部、３１１、３２１〜３２７；隙間部、１１１、
２１１、２２１、２３１、２４１、２５１、２６１、２
７１、１２１ａ；溝部、１１２、２１２、２２２、２３
２、２４２、２５２、２６２、２７２、１２２ａ；使用
領域、７；封止材、８；樹脂テープ。
部、１１；ダイパット部、１２；補助部、２１〜２７；
リード部、３１１、３２１〜３２７；隙間部、１１１、
２１１、２２１、２３１、２４１、２５１、２６１、２
７１、１２１ａ；溝部、１１２、２１２、２２２、２３
２、２４２、２５２、２６２、２７２、１２２ａ；使用
領域、７；封止材、８；樹脂テープ。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｒ
Claims (3)
- 【請求項１】 表面側にＩＣチップが搭載されるダイパ
ット部を有するチップ搭載側部と、少なくとも２つ以上
のリード部と、を備え、該チップ搭載側部及び該各リー
ド部、並びに該各リード部同士が、所定の隙間部により
区画された導電パターンを１つ以上配置してなるＩＣカ
ード用リードフレームであって、 上記チップ搭載側部の裏面側には、該チップ搭載側部の
少なくとも上記各隙間に接する外周線寄りに溝部が形成
され、 上記各リード部の裏面側には、該各リード部の少なくと
も上記各隙間部に接する外周線寄りに溝部が形成されて
いることを特徴とするＩＣカード用リードフレーム。 - 【請求項２】 上記チップ搭載側部の裏面側の溝部は、
該チップ搭載側部のの外周線より０．５ｍｍ以内の位置
に形成され、 上記各リード部の裏面側の各溝部は、該各リード部の外
周線より０．５ｍｍ以内の位置に形成された請求項１記
載のＩＣカード用リードフレーム。 - 【請求項３】 所定の隙間部により区画され、表面側に
ＩＣチップが搭載されるダイパット部を有するチップ搭
載側部と、２つ以上のリード部と、を備え、該チップ搭
載側部の裏面側には、同チップ搭載側部の少なくとも上
記各隙間に接する外周線寄りに溝部が形成され、上記各
リード部の裏面側には、該各リード部の少なくとも上記
各隙間部に接する外周線寄りに溝部が形成された導電パ
ターンと、 上記ダイパット部の表面側に搭載されるＩＣチップと、
該ＩＣチップと上記各リード部とを接続するボンディン
グワイヤーと、を備えることを特徴とするＩＣカード用
電子部品搭載装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5340180A JPH07156581A (ja) | 1993-12-06 | 1993-12-06 | Ｉｃカード用リードフレーム及びｉｃカード用電子部品搭載装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5340180A JPH07156581A (ja) | 1993-12-06 | 1993-12-06 | Ｉｃカード用リードフレーム及びｉｃカード用電子部品搭載装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07156581A true JPH07156581A (ja) | 1995-06-20 |
Family
ID=18334492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5340180A Pending JPH07156581A (ja) | 1993-12-06 | 1993-12-06 | Ｉｃカード用リードフレーム及びｉｃカード用電子部品搭載装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07156581A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105103315A (zh) * | 2013-04-17 | 2015-11-25 | 奥斯兰姆奥普托半导体有限责任公司 | 光电子器件及其制造方法 |
-
1993
- 1993-12-06 JP JP5340180A patent/JPH07156581A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105103315A (zh) * | 2013-04-17 | 2015-11-25 | 奥斯兰姆奥普托半导体有限责任公司 | 光电子器件及其制造方法 |
| JP2016515768A (ja) * | 2013-04-17 | 2016-05-30 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス部品およびその製造方法 |
| US9520539B2 (en) | 2013-04-17 | 2016-12-13 | Osram Opto Semiconductor Gmbh | Optoelectronic component and method for the production thereof |
| JP2018029183A (ja) * | 2013-04-17 | 2018-02-22 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス部品およびその製造方法 |
| DE112014002023B4 (de) | 2013-04-17 | 2021-07-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6063139A (en) | Apparatus for continuous assembly of a semiconductor lead frame package | |
| US5653891A (en) | Method of producing a semiconductor device with a heat sink | |
| KR101015268B1 (ko) | 리드프레임 기반 플래시 메모리 카드 | |
| JPH0355859A (ja) | 半導体ダイボンディング方法 | |
| JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
| JPH07156581A (ja) | Ｉｃカード用リードフレーム及びｉｃカード用電子部品搭載装置 | |
| US5952711A (en) | Lead finger immobilization apparatus | |
| EP0723293B1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JPH05326782A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2720743B2 (ja) | リードフレームの加工方法 | |
| JPS6022822B2 (ja) | リ−ドフレ−ム | |
| JPH0783081B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| JPH05305363A (ja) | プレス加工方法 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH0766350A (ja) | 半導体装置用リードフレーム | |
| JPH1098060A (ja) | 電子部品の製造方法及びその電子部品の検査方法 | |
| JPH03102859A (ja) | 半導体装置の製造方法 | |
| JPH0529427A (ja) | 半導体装置の製造方法 | |
| JPH0888311A (ja) | 半導体装置とその製造方法 | |
| JPH0493057A (ja) | 電子部品用リードフレーム及びこれを用いた電子部品の製造方法 | |
| JPH06209067A (ja) | 電子部品用リードフレーム | |
| JPH06151681A (ja) | 半導体装置の製造方法およびその製造において用いるリードフレーム | |
| JPH11214605A (ja) | 半導体装置の製造方法およびその方法で使用するリードフレーム | |
| JPH0284758A (ja) | 樹脂封止型半導体装置 |