JPH02247089A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH02247089A
JPH02247089A JP1261933A JP26193389A JPH02247089A JP H02247089 A JPH02247089 A JP H02247089A JP 1261933 A JP1261933 A JP 1261933A JP 26193389 A JP26193389 A JP 26193389A JP H02247089 A JPH02247089 A JP H02247089A
Authority
JP
Japan
Prior art keywords
conductor
bonding
lead frame
width
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1261933A
Other languages
English (en)
Inventor
Hugo Westerkamp
フーゴ・ベスターカンプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Logic Products GmbH
Original Assignee
LSI Logic Products GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Products GmbH filed Critical LSI Logic Products GmbH
Publication of JPH02247089A publication Critical patent/JPH02247089A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Laser Beam Processing (AREA)
  • Lasers (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、最も狭い場所に設置された多数のボンディン
グパッド用の、特に高集積半導体チップ用のリードフレ
ームで、外側の大きな間隔からボンディングパッドへ向
かって連続的に延びてボンディングパッドに接続可能で
ある金属製の導体により構成されるリードフレームに関
する。
［従来の技術］ 上記のリードフレームは、特に、１個又はそれ以上の高
集積半導体チップのボンディングに用いられる。半導体
チップは、その外側縁部に、ボンディング領域を有し、
半導体チップは今日の技術では四角形であり、−辺の長
さは９０μ乃至１２０μであり、領域間の間隔は少なく
とも３０μである。リードフレームの、導体の内端への
ボンディングは、通常、２５μ乃至３０μの直径を有す
るボンディングワイヤにより行われる。
リードフレームは、通常、外側の周辺部と共に一体的に
製造される。外側の周辺部は、リードワイヤの位置決め
後に除去されるので、リードフレムの個々の導体は互い
に電気的に分離されることとなる。
リードフレームを製造す・るには、低コストな方法とし
て、打抜き技術が用いられる。この製造法は、工具コス
トがかなり高いため、適用範囲は制限される。又通常ボ
ンディングパッドの数が多く、工具の複雑さが増すので
、製品の精密性が低下するという問題が生ずる。従って
、打抜き技術の使用はボンディングパッドの数が約１２
０個以下の場合に制限される。
他の周知のリードフレーム製造法はエツチング技術を用
いる方法である。この場合には、−様な金属面から、所
望の構造のエツチングが施され、所望の金属製導体が残
る。エツチング工程は、通常、ホトエツチング工程によ
りなされる。この方法は、工具のコストが低いことと適
用範囲が広いことを特徴とするが、製造コストがかなり
高い。
何故ならば、コスト低下のための自動化は成功していな
いからである。
上記２つの方法によれば、ボンディングパッドの幅を極
めて小さくすることが出来ると共に、例えば厚みが１５
０μの導体用のボンディングパッド間の間隔も極めて小
さくできる。従って１５０μのボンディングパッド幅と
、同様に１５０μの間隔により、ボンディングラスタＣ
ＡｎｓｃｈＩｕｓｓｒａ、５ｔｅｒ　）は３００μにな
る。しかし上記寸法をとる場合にも、ボンディングワイ
ヤの長さに制約があるため、公知の技術では、−辺の長
さが２８ｍｍ（日本電子機械工業会規格）の四角形のパ
ッケージの場合、ボンディングパッドの数を最大限１６
０以上になすことはできず、これ以上の数のボンディン
グパッドに対しては、コストのかかる特別なパッケージ
を用いなければならない。しかし、この特別なパッケー
ジ、いわゆるアレイには、最新の非貫通接触の実装法及
びはんだ付は法（Ｂｅｓｔｕｅｃｋｕｎｇｓ−ｕｎｄ　
Ｌｏｅｔｖｅｒｆａｈｒｅｎ）は適しないという欠点が
ある。
極めて小さなボンディングラスタの公知の製造法は、フ
ィルム状のキャリヤ材料（例えばポリイミド）を用いる
ことに基づいている。ポジ法又はネガ法で、キャリヤ材
料上に、ボンディングラスタが製造され、該ラスタは組
立ての際にはんだ付は技術でチップに直接に接続される
。このために必要なはんだ量は、チップから始まって幾
つがの追加工程に用いられる。この［テープキャリヤボ
ンディングＪ　　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂ
ｏｎｄｉｎｇ）により、３０μの間隔を有する５０μの
ボンディングパットの幅、すなわち８０μのラスタが実
現される。
しかし、この方式はかなり高価であり、適用範囲が狭い
。フィルム状の材料及び工具の高いコストは、チップの
デザインが変化する度に、新たに費やされるので、少な
い数の部品には適さない。更に、こうした製品すなわち
リードフレームを使用する購入者は組立作業に際して特
別な技術を必要とする。
［発明が解決する問題］ 本発明の課題は、産業上の利用分野で述べた種類の、多
くのボンディングパッドに用いるリードフレームを安価
に製造することである。
［課題を解決するための手段］ 上記の課題は、上記のリードフレームの外側領域の金属
製の導体を従来の製造法で製造し、ボンディングパッド
に指向する端部を、一体成形の金属材料をレーザで切断
することにより製造することにより、解決される。
本発明に基づいて、リードフレームの導体を製造するた
めには、複数の製造法を組み合わせる。
本発明は、使用毎に最も好ましく且つ通常最も廉価の方
法を選択するにあたって、リードフレームの外側領域の
り大きな間隔を介して配置されている部分は従来の方法
で十分加工できる、という知識に基づいている。導体配
置の密度（Ａｎｓｃｈｌｕｓｓｄｉｃｈｔｅ　）をある
程度以上高めることができないとの制約は、従来の方法
がボンディングパッドに接続される導体の間隔をある程
度以上に狭めることができないという欠点を有している
ことに因る。本発明によれば、導体の内端にレーザによ
る切断加工が適用される。レーザ加工は、導体の外端に
従来の方法を用いた後、残った一体成形の金属面に対し
てレーザ光による切断加工を施し、導体がそれぞれ所望
の寸法を有するように切断するのに用いられる。レーザ
による切断は多くの場合有効に使用されるが、かなり多
くの時間を要する。しかし、上述の多くの時間の問題は
本発明のリードフレームの製造に於ては大きな問題では
ない。何故ならば、レーザ加工は導体内端の小部分にの
み行なわれるのにすぎず、導体の大部分は従来通りの迅
速な方法、例えば打抜きやエツチングにより製造される
からである。
［実施例］ 以下、図面を参照して本発明の詳細な説明する。
第１図から明らかなように、多数のほぼ放射状の導体１
は、リードフレームの外側領域で、かなり幅が広く形成
され、相互間にかなりの間隔をおいて配置されており、
導体１の外端は従来の技術によってボンディングされて
いる。
導体１は、その全長にわたって、従来技術、例えばエツ
チングや打抜きによって製造される。導体１が内側すな
わちボンディング領域６に向かって集束するように延び
ているので、導体の幅が先端部に於ても所定の最小幅以
上になるように、導体の中が余りに狭小とならぬ位置に
段部３が形成され、該段部３より先は中が拡大され、導
体の先端部は一定で幅の極めて狭い間隔２−の間に形成
されている。一定幅の上記間隔２−は、段部３の内側に
元々一体向に形成された金属材料部分をレザで切断する
ことにより形成される。レーザによる切断により、間隔
２′の極めて狭い幅が実現されるので、リードフレーム
の内端における導体１のラスタの間隔は、半導体チップ
５のボンディング領域６のラスタの寸法にほぼ等しいか
、それより僅かに大きい寸法に形成される。
第２図は半導体チップ５を示している。この半導体チッ
プ５はリードフレームの内側に位置するボンディング領
域６上に位置決めされている。個々のボンディング領域
６は、通常のボンディングワイヤ７により、金属製の導
体１にボンディングされる。
前述のように、間隔２−の幅が狭いことにより、導体１
の内端に生ずるラスタの間隔は狭くなり、導体１はボン
ディング領域６に極めて近接した位置に配置されるので
、導体１とボンディング領域６との間には、短かいボン
ディングワイヤを高い密度で互に接近して配置（Ａｎｓ
ｃｈｌｕｓｓｂｅｌｅｇｕｎｇ　）することができる。
上記のように多くのボンディングワイヤを配置した位置
は第２図のボンディング領域６に示されている。
【図面の簡単な説明】
第１図はボンディング領域の手前まで延びる本発明のリ
ードフレームの導体の図、第２図は第１図のボンディン
グワイヤが半導体チップとリードフレームの間に接続さ
れている状態を示す図である。 １・・・導体、２，２−・・・間隔、３・・・段部、４
・・・ボンディングパッッド、５・・・チップ、６・・
・ボンディング領域、７・・・ボンディングワイヤ。 出願人代理人　　弁理士　鈴江武彦

Claims (1)

  1. 【特許請求の範囲】 １、最も狭い場所に設置された多数のボンディングパッ
    ド（４）用、特に高集積半導体チップ（５）用のリード
    フレームで、外側の大きな間隔（２）から前記ボンディ
    ングパッド（４）へ向かって連続的に延びて前記ボンデ
    ィングパッド（４）に接続可能であり、外側の領域は従
    来の製造法で製造されると共に、前記ボンディングパッ
    ド（４）に指向する端部は一体成形の金属材料をレーザ
    で切断して製造される金属製の導体（１）により構成さ
    れるリードフレーム。 ２、前記金属製の導体（１）はそのほぼ全長が従来の製
    造法で製造される請求項１に記載のリードフレーム。
JP1261933A 1988-10-10 1989-10-06 リードフレーム Pending JPH02247089A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3834361.4 1988-10-10
DE3834361A DE3834361A1 (de) 1988-10-10 1988-10-10 Anschlussrahmen fuer eine vielzahl von anschluessen

Publications (1)

Publication Number Publication Date
JPH02247089A true JPH02247089A (ja) 1990-10-02

Family

ID=6364724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1261933A Pending JPH02247089A (ja) 1988-10-10 1989-10-06 リードフレーム

Country Status (4)

Country Link
EP (1) EP0363679A3 (ja)
JP (1) JPH02247089A (ja)
CA (1) CA2000338A1 (ja)
DE (1) DE3834361A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994013015A1 (en) * 1992-11-24 1994-06-09 Hitachi Construction Machinery Co., Ltd. Lead frame manufacturing method
US5580466A (en) * 1993-04-14 1996-12-03 Hitachi Construction Machinery Co., Ltd. Metal plate processing method, lead frame processing method, lead frame, semiconductor device manufacturing method, and semiconductor device
US5632083A (en) * 1993-08-05 1997-05-27 Hitachi Construction Machinery Co., Ltd. Lead frame fabricating method and lead frame fabricating apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4101790C1 (en) * 1991-01-18 1992-07-09 Technisch-Wissenschaftliche-Gesellschaft Thiede Und Partner Mbh, O-1530 Teltow, De Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology
JPH05114685A (ja) * 1991-10-23 1993-05-07 Mitsubishi Electric Corp 半導体装置
EP0644585A3 (en) * 1993-09-20 1995-10-11 Sumitomo Electric Industries Lead frame and manufacturing process.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080260A (ja) * 1983-10-07 1985-05-08 Hitachi Micro Comput Eng Ltd 半導体装置用リ−ドフレ−ムとその製造方法
JPS61216354A (ja) * 1985-03-20 1986-09-26 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
JPH0284757A (ja) * 1988-09-21 1990-03-26 Nec Corp リードフレームの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3110235A1 (de) * 1981-03-17 1982-10-21 Trumpf GmbH & Co, 7257 Ditzingen "verfahren und vorrichtung zum brennschneiden mittels eines laserstrahls"
JPS58169940A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体装置の製造方法
US4529958A (en) * 1983-05-02 1985-07-16 Dale Electronics, Inc. Electrical resistor
GB2178894B (en) * 1985-08-06 1988-07-27 Gen Electric Co Plc Preparation of fragile devices
DE3608410A1 (de) * 1986-03-13 1987-09-17 Siemens Ag Herstellung von feinstrukturen fuer die halbleiterkontaktierung
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
FR2624652B1 (fr) * 1987-12-14 1990-08-31 Sgs Thomson Microelectronics Procede de mise en place sur un support, d'un composant electronique, muni de ses contacts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080260A (ja) * 1983-10-07 1985-05-08 Hitachi Micro Comput Eng Ltd 半導体装置用リ−ドフレ−ムとその製造方法
JPS61216354A (ja) * 1985-03-20 1986-09-26 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
JPH0284757A (ja) * 1988-09-21 1990-03-26 Nec Corp リードフレームの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994013015A1 (en) * 1992-11-24 1994-06-09 Hitachi Construction Machinery Co., Ltd. Lead frame manufacturing method
US5548890A (en) * 1992-11-24 1996-08-27 Hitachi Construction Machinery Co., Ltd. Lead frame processing method
US5580466A (en) * 1993-04-14 1996-12-03 Hitachi Construction Machinery Co., Ltd. Metal plate processing method, lead frame processing method, lead frame, semiconductor device manufacturing method, and semiconductor device
US5632083A (en) * 1993-08-05 1997-05-27 Hitachi Construction Machinery Co., Ltd. Lead frame fabricating method and lead frame fabricating apparatus
WO2004085108A1 (ja) * 1993-08-05 2004-10-07 Nobuhiko Tada リードフレーム加工方法及びリードフレーム加工装置

Also Published As

Publication number Publication date
DE3834361A1 (de) 1990-04-12
CA2000338A1 (en) 1990-04-10
EP0363679A2 (de) 1990-04-18
DE3834361C2 (ja) 1990-08-16
EP0363679A3 (de) 1990-07-18

Similar Documents

Publication Publication Date Title
US5454905A (en) Method for manufacturing fine pitch lead frame
US7019388B2 (en) Semiconductor device
EP0701280B1 (en) Lead frame and process of producing it
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
JPH02247089A (ja) リードフレーム
US5270570A (en) Lead frame for a multiplicity of terminals
US4563811A (en) Method of making a dual-in-line package
US5466967A (en) Lead frame for a multiplicity of terminals
US6057176A (en) Lead frame coining for semiconductor devices
JPH05326782A (ja) リードフレームおよびそれを用いた半導体装置
JP3192238B2 (ja) 半導体装置の組立方法
JP2937032B2 (ja) リードフレームの製造方法
JP2002353395A (ja) リードフレームの製造方法、リードフレーム、及び半導体装置
JP3398198B2 (ja) リードフレーム及びその製造方法
JPH0620106B2 (ja) リ−ドフレ−ムの製造方法
JP2923012B2 (ja) プリント配線板
JP3044443B2 (ja) リードフレーム及びその製造方法
JPH0738036A (ja) 半導体装置の製造方法
JP3115770B2 (ja) リ−ドフレームの製造方法
JPH0547975A (ja) リードフレームおよび表面実装型半導体装置
JPH09223767A (ja) リードフレーム
JP3069621B2 (ja) リードフレームおよびその製造方法
JPH09121011A (ja) 樹脂封止形半導体装置及びその製造方法
JPH05235244A (ja) リードフレームおよびそれを用いた半導体装置
JPH06224342A (ja) リードフレーム及びその製造方法