DE4101790C1 - Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology - Google Patents

Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology

Info

Publication number
DE4101790C1
DE4101790C1 DE4101790A DE4101790A DE4101790C1 DE 4101790 C1 DE4101790 C1 DE 4101790C1 DE 4101790 A DE4101790 A DE 4101790A DE 4101790 A DE4101790 A DE 4101790A DE 4101790 C1 DE4101790 C1 DE 4101790C1
Authority
DE
Germany
Prior art keywords
tape
film
folded
metal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4101790A
Other languages
German (de)
Inventor
Hans-Joachim Dr.Sc.Nat. O-1100 Berlin De Teuschler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TECHNISCH-WISSENSCHAFTLICHE-GESELLSCHAFT THIEDE und PARTNER MBH O-1530 TELTOW DE
Original Assignee
TECHNISCH-WISSENSCHAFTLICHE-GESELLSCHAFT THIEDE und PARTNER MBH O-1530 TELTOW DE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TECHNISCH-WISSENSCHAFTLICHE-GESELLSCHAFT THIEDE und PARTNER MBH O-1530 TELTOW DE filed Critical TECHNISCH-WISSENSCHAFTLICHE-GESELLSCHAFT THIEDE und PARTNER MBH O-1530 TELTOW DE
Priority to DE4101790A priority Critical patent/DE4101790C1/en
Application granted granted Critical
Publication of DE4101790C1 publication Critical patent/DE4101790C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Chip-support arrangements for assembly of function elements, esp. of discrete and integrated resistances, condensors, inductivities, ICs of all types, sensors, microacoustic and microoptic ICs. Prodn. comprises tape, of a heat stable shape, having a bredth of about double that of the interval of DIL - connector series, is blacked-out centrally, continuously, in strip-form with a metal layer (I). Layer (I) is continuously structured with an electron beam, then so eroded that a desired positive pattern is sepd. from an undesired negative pattern. The structured film tape is so folded, on both sides, at 180 deg. and fixed, that the film edges are positioned, mechanically fixed on the folded sides, giving layer (I) having contact surfaces and comprising the folded edges. The desired positive pattern than electrically contacts layer (I) on the folded film tape at suitable points, and is intensified continuously in an electrolytic copper bath. Then a continuous spray etching of the film tape is conducted, until the un-contacted, undesired negative pattern of layer (I) is completely removed. On this, the assembly and bonding are then conducted and finally, after adhesive superposition of half-shells, a tinning of the contact surfaces and a marking in the tape form are conducted. ADVANTAGE - No expensive auxiliaries or additional process steps are required and no environmental damage is caused by chemical waste prods..

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Chip-Träger-Anordnungen in Bandform in der Dual-in-line-Bauform nach der Filmbandtechnik zur Montage von Funktionselementen. Als Funktionselemente können die folgenden unkonfektionierten Bauelementgruppen eingesetzt werden: Diskrete und integrierte Widerstände, Kondensatoren, Induktivitäten, Sensoren, ICs aller Typen, mikroakustische und mikrooptische ICs und andere Funktionselemente. Der Einsatz erfolgt auf allen Gebieten der elektronischen Gerätetechnik.The invention relates to a method for producing chip carrier arrangements in tape form in the Dual in-line design based on film tape technology Assembly of functional elements. As functional elements can the following unassembled component groups are used: Discrete and integrated resistors, capacitors, Inductors, sensors, ICs of all types, microacoustic and micro-optical ICs and other functional elements. The It is used in all areas of electronic device technology.

Zur Verarbeitung von oberflächenmontierbaren Bauelementen ist es bekannt, die SMD-Technologie anzuwenden, deren einfachste Ausführungsformen die bekannten Chipbauelemente, wie Widerstände, Kondensatoren u. a. und deren kompliziertere Ausführungsformen z. B. Flatpacks sind. Die Kontaktierungsbereiche dieser Bauelemente werden auf starre oder flexible Systemträger mit den Leiterzügen durch Löten, Bonden oder Kleben dauerhaft verbunden. Speziell bei hochpoligen Schaltkreisen hat sich auch die Filmbondtechnik als ökonomisch effektive Produktionsvariante durchgesetzt. Diese Technologie wurde von einigen Firmen der USA (TEXAS INSTRUMENTS, NATIONAL SEMICONDUCTOR), Japans (SHARP, MATSUSHITA, TOSHIBA) und Westeuropas (HONEYWELL, SIEMENS) schon Anfang der 70er Jahre entwickelt und zunächst für die "In-house-production" genutzt.For processing surface-mountable components, it is known to apply the SMD technology, its simplest embodiments the known chip components, such as resistors, capacitors u. a. and their more complicated embodiments, e.g. B. Flatpacks are. The contact areas of these components are on rigid or flexible system carriers with the conductor tracks Soldering, bonding or gluing permanently connected. Especially at Multi-pole circuits have also been used in film bonding technology economically effective production variant prevailed. These Technology has been developed by some companies in the USA (TEXAS INSTRUMENTS, NATIONAL SEMICONDUCTOR), Japan (SHARP, MATSUSHITA, TOSHIBA) and Western Europe (HONEYWELL, SIEMENS) already in the early 1970s developed and initially used for "in-house production".

Die Probleme der Gehäuseformen, wie Keramik-Chip-Carrier, Plastik- Chip-Carrier, Flat-Pack und Grid-Array konnten bisher nur ungenügend gelöst werden, zumal die Bearbeitung mit konventionellen Drahtbondtechnologien nur eingeschränkt ökonomisch effektiv ist. Für die Filmbondtechnik wurde 1973 von HONEYWELL der Begriff "Tape Automatic Bonding" (TAB), 1978 der Begriff "Automatic Tape Carrier Bonding" (ATCB) (SOLID STATE TECHNOLOGY, 3, 39-48, 1978) und von SIEMENS der Begriff "Mikropack" (Siemens Forschungs- und Entwicklungs-Berichte, Bd. 17 (1988), Nr. 5, S. 227-229) eingeführt. Von großer Bedeutung sind hierbei die Qualität des Trägerstreifens und die technologischen Schritte des Innenleiterbondens. Hierbei werden die Leiterbahnen des Films simultan mit den Chipanschlußstellen kontaktiert. Für einige Anwendungsfälle ist die Ausstattung dieser Leiterbahnen mit Bondhügeln zweckmäßig. In Abhängigkeit von den Anwendungsmerkmalen wurden drei Filmtypen entwickelt:The problems of package shapes, such as ceramic chip carriers, plastic So far, chip carriers, flat packs and grid arrays have only been able to do this insufficiently solved, especially since processing with conventional Wire bonding technologies only economically effective to a limited extent is. HONEYWELL came up with the term for film bonding technology in 1973 "Tape Automatic Bonding" (TAB), 1978 the term "Automatic Tape Carrier Bonding "(ATCB) (SOLID STATE TECHNOLOGY, 3,  39-48, 1978) and from SIEMENS the term "micropack" (Siemens research and Development Reports, Vol. 17 (1988), No. 5, pp. 227-229). The quality of the carrier strip is of great importance here and the technological steps of inner conductor bonding. In this case, the conductor tracks of the film become simultaneous with the chip connection points contacted. For some applications this is It is advisable to equip these conductors with bumps. In Depending on the application characteristics, three film types were chosen developed:

  • - Einschichtträgerfilme aus Kupferfolie für die Montage von SSI-Schaltkreisen in DIL-Gehäusen,- Single-layer carrier films made of copper foil for the assembly of SSI circuits in DIL packages,
  • - Zweischichtträgerfilme aus einem Verbund von Kupfer- und Plastfolien für die Montage unipolarer Schaltkreise in DIL-Gehäusen (Computer),- Two-layer carrier films made of a combination of copper and Plastic films for the assembly of unipolar circuits in DIL housings (computers),
  • - Dreischichtträgerfilme aus einem Verbund von Kupfer- und Plastfolien für die direkte Montage von VLSI-Trägerfilmschaltkreisen.- Three-layer carrier films made of a combination of copper and Plastic films for the direct assembly of VLSI carrier film circuits.

Als Trägerfilmmaterial, z. B. in Dreischichtausführung, ist die Polyamidfolie "Kapton H" von DUPONT (USA) vielseitig eingeführt. Spezielle Ausführungen dieses Materials sind bis 1 m Breite und mit den folgenden Merkmalen auf dem Markt:As a carrier film material, e.g. B. in three-layer version, is "Kapton H" polyamide film from DUPONT (USA) introduced in many ways. Special versions of this material are up to 1 m wide and with the following features on the market:

  • - beschichtet mit Schmelzkleber,- coated with hot melt adhesive,
  • - perforiert, mit Kupfer laminiert,- perforated, laminated with copper,
  • - perforiert, mit Kupfer laminiert und strukturiert.- perforated, laminated with copper and structured.

Die bekannten Strukturierungsausführungen basieren auf fotolithografischen Ätzungen von metallisierten Folien; in der Regel von aufkaschierten Cu-Folien mit 17,5 bis 35 Mikrometern Dicke.The known structuring designs are based on photolithographic Etching of metallized foils; usually of laminated copper foils with a thickness of 17.5 to 35 micrometers.

Die technischen Forderungen an die Geometrie der Strukturen sind für die bekannten Verfahren sehr hoch und betragen für die Strukturbreite und den -abstand 40 bis 100 Mikrometer mit Toleranzen von 5 bis 10 Mikrometern und für die Lageabweichung der Innenleiterenden von ±10 Mikrometern. The technical requirements for the geometry of the structures are very high for the known methods and amount to Structure width and spacing 40 to 100 microns with tolerances from 5 to 10 micrometers and for the positional deviation of the Inner conductor ends of ± 10 micrometers.  

Diese Technologien der Strukturierungsausführungen des geforderten Qualitätsniveaus erfordern Reinraumbedingungen der Klasse 10⁴ über alle kumulativen Arbeitsgänge.These technologies of structuring the required Quality levels require class clean room conditions 10⁴ across all cumulative operations.

In der DE 36 19 636 A1 wird ein Gehäuse für integrierte Schaltkreise beschrieben, bei welchem ein randkontaktierter Nutzenstreifen zur Realisierung von Rastermaßen kleiner 0,7 mm für Leadless Chip-Carrier vorgeschlagen wird. Die randseitigen Metallisierungen werden mittels Durchkontaktierung von der Ober- zur Unterseite des Nutzenstreifens ausgeführt. Auch eine Leiterbahnführung von der Ober- zur Unterseite um den Rand des Streifens herum wurde beschrieben. Für die Erzeugung der Kontakte, die aus Kupfer, Nickel und Gold bestehen, sind galvanische Verfahren vorgesehen.DE 36 19 636 A1 describes a housing for Integrated circuits described, in which an edge-contacted Benefit strips for realizing grid dimensions smaller 0.7 mm is proposed for leadless chip carriers. The edge metallizations are by means of plated-through holes from the top to the bottom of the panel. Also a conductor track from the top to the bottom around the edge of the Streaking around was described. For the creation of the contacts, which consist of copper, nickel and gold are galvanic Procedure provided.

Die DE 31 23 198 A1 beschreibt ein Verfahren zur Herstellung von Trägerelementen für IC- Bausteine, bei welchem Kontaktspinnen derartig auf einem bandförmigen Träger befestigt werden, daß die Außenkontakte über den Trägerrand hinausragen und frei verbiegbar sind. Diese Kontaktflächen können auch auf die Rückseite des Trägers gebogen und dort fixiert werden. Montagehilfen in Form eines Fenster-Strukturbandes sind notwendiger Bestandteil dieser Technologie.DE 31 23 198 A1 describes a method for producing carrier elements for IC Building blocks in which contact spinning in such a way on a ribbon-shaped carrier be attached so that the external contacts protrude beyond the edge of the carrier and are freely bendable. These contact areas can also bent on the back of the carrier and fixed there. Assembly aids are in the form of a window structure tape necessary part of this technology.

Die Verwendung von dünnen dielektrischen Substraten zur Schaltkreisverschaltung wurde in der DE-OS 23 30 161 beschrieben, die strukturgelocht und durchkontaktiert werden und zur Montage von Schaltkreisen dienen. Zur Herstellung der Löcher ist u. a. ein Elektronenstrahlbearbeitungsverfahren vorgesehen.The use of thin dielectric substrates for circuit interconnection was described in DE-OS 23 30 161, the perforated and plated through and for the assembly of Circuits. To make the holes u. a. a Electron beam processing method provided.

Die DE 38 34 361 A1 beschreibt einen Anschlußrahmen (lead frame) für vielpolige Schaltkreise mit präzisen lageorientierten IC- Anschlüssen in Feinlinienauflösung. Hierbei werden wenigstens die chipseitigen Kontaktstellen mit Hilfe eines LASERs strukturiert.DE 38 34 361 A1 describes a lead frame for multipole circuits with precise position-oriented IC Connections in fine line resolution. Here at least the chip-side contact points are structured using a LASER.

Eine besondere Variante zur Herstellung und Verarbeitung von ICs wurde in der PHILIPS TECHNISCHEN RUNDSCHAU 34. Jahrgang, Nr. 4, 73-83 (1974/75) beschrieben. Hierbei werden auf einem polymeren Band mit Hilfe einer PD-Photometallisierungsmaschine Bilder erzeugt, die aus einer ununterbrochenen Silberschicht bestehen, die mit Kupfer, Nickel und Gold galvanisch verstärkt wird. Nach den Chip-Montageprozessen kann das Band auf Spulen genommen werden. Die Schaltungsmontage erfolgt face down.A special variant for the production and processing of ICs was in the PHILIPS TECHNISCHEN RUNDSCHAU 34th year, No. 4, 73-83 (1974/75) described. This is done on a polymeric tape with the help a PD photometallization machine images generated that consist of a continuous layer of silver, those with copper, nickel and gold electroplated  is reinforced. After the chip assembly processes, the tape can to be taken on spools. The circuit is assembled face to face down.

Interessante Aussagen zur nichtthermischen Elektronenstrahlbearbeitung wurden in der ELEKTRIE 32, 5, 269-271 (1978) getroffen, insbesondere über den möglichen Einsatz in der Halbleitertechnik. Diese Aussage wird in der vorliegenden Erfindung bestätigt.Interesting statements about non-thermal electron beam processing were met in ELEKTRIE 32, 5, 269-271 (1978), especially about the possible use in semiconductor technology. This statement is confirmed in the present invention.

Zu bemängeln ist bei den bekannten Verfahren zur Herstellung von Chip-Trägern der hohe technologische Aufwand und die Menge der chemischen Abprodukte. Einer Steigerung der Fertigungsökonomie und der Produktionsausbeuten sind verfahrensbedingt enge Grenzen gesetzt.The high quality of the known methods for producing chip carriers is to be criticized technological effort and the amount of chemical waste. An increase in manufacturing economy and production yields there are strict limits due to the process.

Der Erfindung liegt die Aufgabe zugrunde die dem beschriebenen Stand der Technik anhaftenden Mängel zu mindern bzw. zu beseitigen und ein Herstellungsverfahren zu offenbaren, das keine aufwendigen Hilfsmaterialien und Hilfsarbeitsgänge erfordert, keine wesentlichen Umweltbelastungen durch chemische Abprodukte bewirkt und infolge weniger Arbeitsgänge eine hohe Fertigungsökonomie bedingt.The invention is based on the task described To reduce or eliminate defects inherent in the state of the art and to disclose a manufacturing process that no elaborate auxiliary materials and auxiliary operations requires no significant environmental pollution from chemical Waste products result in a high rate due to fewer work steps Manufacturing economy conditional.

Erfindungsgemäß wird diese Aufgabenstellung mittels der im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Für die Produktion von Chip-Träger-Anordnungen in Bandform - im folgenden Tape-Chip-Carrier-Anordnungen genannt - einschließlich der Montageprozesse der im Anwendungsbezug genannten Funktionselemente wird ein flexibles Substratmaterial verwendet und als Band durch alle Fertigungsabschnitte bis zu dem Arbeitsgang geführt, an dem die Vereinzelung zu Einzelchips bzw. Flat- Packs sein kann, d. h. bis zur Einzelprüfung, Alterung, Endmessung, Sortierung und Verpackung. Dabei stellen die Innenbondkontakte gleichzeitig die Außenbondkontakte dar, so daß montagefertige Chips bzw. Flat-Packs aus dem Band desintegriert sind. Diese Maßnahme erfordert definitionsgemäß eine die Faltkanten umgreifende Metallschicht mit Kontaktflächen, d. h., "um den Rand gehende" Kontaktierungen. Gleichzeitig sollen in den erforderlichen Fällen Maßnahmen zur Thermonivellierung und Wärmeabführung integrierbar sein.According to the invention, this task is carried out by means of the characterizing part of the specified features solved. Advantageous developments of the invention are specified in the subclaims. For the production of chip carrier arrangements in tape form - in the following Called tape chip carrier assemblies - including the assembly processes of those mentioned in the application reference Functional elements, a flexible substrate material is used and as a band through all production stages up to the work step where the separation into individual chips or flat Packs can be d. H. up to the individual test, aging, final measurement, Sorting and packaging. Put it there the inner bond contacts simultaneously the outer bond contacts so that ready-to-assemble chips or Flat packs are disintegrated from the belt. This measure  by definition requires a metal layer with contact surfaces encompassing the folded edges, d. H., "contacting the edge". At the same time, measures should be taken in the necessary cases can be integrated for thermal leveling and heat dissipation.

Zur Vermeidung der Magazin-, Gurtungs- und Schüttguttechnologien kann die Vereinzelung des Bandes zu Chipbauelementen bzw. Flat-Packs auch direkt an den Bestückungsautomaten durchgeführt werden. In diesem Fall kann der materielle Einsatz von Verpackungen und Montagehilfen sowie die Arbeitszeitfonds minimiert werden. Bei dieser Variante ist hervorzuheben, daß Entsorgungsprobleme von z. B. Blistergurten beim Anwenderbetrieb entfallen. Außer Toleranz liegende Bauelemente werden in diesem Fall vom Hersteller markiert und vom Montageautomaten ausgesondert.To avoid magazine, belting and bulk material technologies can the band be separated into chip components or Flat packs are also carried out directly on the placement machines will. In this case, the material use of packaging and assembly aids as well as the working time funds minimized will. With this variant it should be emphasized that there are disposal problems from Z. B. blister belts are not required for user operation. Components out of tolerance are in this case from Manufacturer marked and sorted out by the assembly machine.

Im einzelnen ist es vorgesehen, daß als Folienmaterial ein thermisch umformbares und gegebenenfalls rekristallisierbares organisches Polymermaterial verwendet wird, das geeignet ist, den thermischen Wirkungen des Produktionsprozesses zu widerstehen und das die Wärmeformbeständigkeit aufweist, um Lötprozesse und übliche thermische Dauerbelastungen als (integriertes) Bauelement zu ertragen.In particular, it is provided that the film material a thermoformed and optionally recrystallizable organic polymer material is used that is suitable, the thermal effects of the production process to withstand and which has the heat resistance to Soldering processes and usual thermal permanent loads as (integrated) Endure component.

Als geeignete Werkstoffgruppen in Folienform werden hierzu genannt:Suitable material groups in foil form are for this called:

Polyetherimide
Polyethersulfone
Polyetheretherketone
Polyphenylensulfide
Polyimide
Polyphenylchinoxaline
Polyphenylchinoxalinimide
flexible EpoxidglasgewebelaminatePolyetherimides
Polyether sulfones
Polyether ether ketones
Polyphenylene sulfides
Polyimides
Polyphenylquinoxaline
Polyphenylquinoxaline imides
flexible epoxy glass fabric laminates

Das Herstellungsverfahren wird anhand von Ausführungsbeispielen und unter Bezugnahme auf die Zeichnungen näher erläutert. The manufacturing process is based on exemplary embodiments and explained in more detail with reference to the drawings.  

Von den Figuren zeigt bzw. zeigen:From the figures shows:

Fig. 1 Schematische Darstellung des Herstellungsverfahrens gemäß Anspruch 1; Fig. 1 Schematic representation of the manufacturing method according to claim 1;

Fig. 2 und 3 Darstellung zur Faltung um einen Kupferkern und Fig. 2 and 3 diagram for folding around a copper core and

Fig. 4 Querschnitt durch eine fertige Anordnung. Fig. 4 cross section through a finished arrangement.

Als polymeres Substratmaterial wird eine thermisch umformbare Folie hoher Wärmeformbeständigkeit z. B. aus den angeführten Werkstoffgruppen verwendet und zu einer Breite geschnitten, die etwa dem Doppelten der Breite von DIL-Anschlußreihen entspricht. Das so resultierende Polymerband wird gemäß Fig. 1/1 entsprechend der TCC-(Tape-Chip-Carrier)-Länge perforiert und kontinuierlich mit einem Kupferstreifen der Dicke von 100 bis 500 nm betäubt. Zwischen den Perforationen wird mit Hilfe der nichtthermischen Elektronenstrahlbearbeitungstechnologie eine Strukturierung der Kupferschicht kontinuierlich in der Art vorgenommen, daß der Elektronenstrahl synchron mit der ablaufenden Bandgeschwindigkeit mitgeführt wird. In Fig. 1/2 ist hierzu ein einfaches Beispiel dargestellt, wobei die Strukturierungsmarkierungen einer Abtragsbreite von 10 bis 30 Mikrometern entsprechen.As a polymeric substrate material, a thermally formable film with high heat resistance, e.g. B. from the material groups listed and cut to a width that corresponds to approximately twice the width of DIL connection rows. The resulting polymer tape is perforated according to Fig. 1/1 according to the TCC (tape chip carrier) length and continuously anesthetized with a copper strip with a thickness of 100 to 500 nm. Between the perforations, the non-thermal electron beam processing technology is used to structure the copper layer continuously in such a way that the electron beam is carried in synchronism with the running belt speed. A simple example of this is shown in FIG. 1/2, the structuring markings corresponding to a removal width of 10 to 30 micrometers.

Das streifenförmig metallisierte und strukturierte Folienband wird hiernach mit einer Vorrichtung in der Wärme derart um jeweils 180° an den Außenkanten der Perforation gefaltet, daß die Faltkanten mechanisch schlüssig auf der gefalteten Seite gemäß Fig. 1/3 angeordnet sind. Die Metallisierung ist dann in der Art umgebildet, daß sie die Ränder umgreift. Gleichfalls aus Fig. 1/3 ist ersichtlich, daß mit Hilfe von metallischen Vorrichtungen diejenigen Schichtelemente kontaktiert werden können, die in einem elektrolytischen Cu-Bad auf eine Schichtdicke von 5 bis 20 Mikrometer verstärkt werden sollen. Nach einer Spülung schließt sich hieran eine Sprühätzung mit üblichen Ätzmitteln an, um die unkontaktierten Cu-Flächenelemente vollständig zu entfernen, wobei nur eine geringe Abdünnung der sog. Posivflächen eintritt. Nach diesen Fertigungsschritten ist ein praktisch endloses Band mit lagegetreuen Kupferstrukturierungen und um die Ränder greifenden Kontaktierungen gemäß Fig. 1/4 entstanden.The strip-like metallized and structured foil tape is then folded with a device in the heat by 180 ° on the outer edges of the perforation in such a way that the folded edges are mechanically coherently arranged on the folded side according to FIG. 1/3. The metallization is then transformed in such a way that it encompasses the edges. Likewise from Fig. 1/3 it can be seen that the layer elements can be contacted with the help of metallic devices that are to be reinforced in an electrolytic Cu bath to a layer thickness of 5 to 20 microns. After rinsing, this is followed by a spray etching with conventional etching agents in order to completely remove the uncontacted Cu surface elements, with only a slight thinning of the so-called positive surfaces. After these production steps, a practically endless band with true-to-position copper structures and contacts around the edges as shown in Fig. 1/4 was created.

Für die Arbeitsgänge kann auch ein breites Band mit 5 bis 10 übereinander angeordneten Einzelstrukturen verwendet werden. Hierbei werden die Sputter- und Elektronenstrahlprozesse simultan durchgeführt, was zu einer bedeutenden Effektivitätssteigerung führt. Die Trennung erfolgt erst vor den notwendigen Falt- und Fixierungsprozessen. A wide range can also be used for the operations Band with 5 to 10 individual structures arranged one above the other be used. Here, the sputtering and electron beam processes performed simultaneously, resulting in a significant Leads to increased effectiveness. The separation takes place before the necessary folding and fixation processes.  

Die wesentlichen geometrischen Zusammenhänge gehen aus den Hinweispfeilen der Fig. 1 hervor, es bedeuten:The essential geometric relationships can be seen from the arrows in FIG. 1, meaning:

"a" die Faltstellen
"b" die Galvanikkontakte
"c" die TCC-Trennfugen"a" the folds
"b" the galvanic contacts
"c" the TCC parting lines

Nach der Hybridisierung bzw. Kontaktierung der Nacktchips zu den Arrays (Innenboden, Innenlöten) wird die Schaltung mit einem Halbschalendeckel aus einem z. B. mineralisch gefülltem Polyphenylensulfid adhäsiv verschlossen, wodurch gleichzeitig die notwendige Steifigkeit der Einzelschaltung vermittelt wird. Die flexiblen Elemente des Bandes gemäß Fig. 1/5 gewährleisten ein Aufrollen, z. B. nach der vollzogenen Endmessung und Kennzeichnung der Schaltung.After the hybridization or contacting of the bare chips to the arrays (inner bottom, inner soldering), the circuit with a half-shell cover from a z. B. mineral-filled polyphenylene sulfide adhesive, whereby the necessary rigidity of the individual circuit is imparted at the same time. The flexible elements of the tape shown in Fig. 1/5 ensure a roll, z. B. after the final measurement and marking of the circuit.

Die Desintegration des Bandes zur Einzelschaltung wird zweckmäßigerweise erst am Bestückungsautomaten durchgeführt. Hier können auch ggf. die TCC ausgesondert werden, die vom Hersteller als "außerhalb der Toleranz liegend" gekennzeichnet wurden. Weiterhin ist vorgesehen, daß zur Gewährleistung der Lötfähigkeit das verkappte TCC-Band nach an sich bekannten Verfahren durch ein Tauchbad kontinuierlich an den Kontaktstellen belotet wird. Auch eine stromlose oder galvanische Metallisierung zur Erreichung des gewünschten Effektes mit Bunt- und/oder Edelmetallen ist an dieser Stelle notwendig, wenn Kleinrasterkontakte eine "Feuerverzinnung" ausschließen.The disintegration of the band for individual switching is expedient only performed on the pick and place machine. Here you can TCC may also be discarded, if applicable, by the manufacturer have been marked as "out of tolerance". Farther it is provided that to ensure the solderability the capped TCC band by methods known per se an immersion bath is continuously soldered at the contact points. Also a currentless or galvanic metallization to achieve the desired effect with non-ferrous and / or precious metals is necessary at this point if small grid contacts a Exclude "fire tinning".

Es ist weiterhin vorgesehen, daß zur Thermonivellierung des TCC bzw. Flat-Packs und zur Verbesserung der Wärmeabführung der Faltprozeß des Folienbandes um einen Kupferkern gemäß Fig. 2 und Fig. 3 durchgeführt wird. Auf dieser Basis ist in Fig. 4 ein Querschnitt einer gebondeten und verkappten Schaltung dargestellt.It is further provided that is performed at the thermal leveling of the TCC or flat packs and to improve heat dissipation of the folding process of the foil strip around a copper core according to FIG. 2 and FIG. 3. On this basis, a cross section of a bonded and encapsulated circuit is shown in FIG. 4.

Die klar erkennbaren Vorteile der kontinuierlichen Produktion von Tape-Chip-Carrier-Anordnungen, die von einer Minimierung des Arbeitskräfteeinsatzes begleitet wird, läßt sich auf eine rechnergestützte Organisation des Fertigungsablaufs und der Qualitätssicherung ohne jeglichen Belegdurchlauf erweitern (CIM). Hierdurch ist gleichzeitig die notwendige Flexibilität des Fertigungsablaufs hinsichtlich der Produktionssteuerung auf verschiedene Schaltungsformen mit den im Anwendungsbezug genannten Funktionselementen entsprechend der Marktsituation zu sichern.The clearly recognizable advantages of continuous production of tape chip carrier assemblies that minimize the need for Workforce deployment is accompanied on a computer-based Organization of the production process and quality assurance  expand without any document processing (CIM). This also means the necessary flexibility of the production process in terms of production control to various Circuit forms with those mentioned in the application reference Secure functional elements according to the market situation.

AusführungsbeispieleEmbodiments

Als thermisch umformbare und wärmeformbeständige Polymerfolien wurden die z. Zt. handelsüblichen Werkstoffe vorangestellt. Von wesentlicher Bedeutung ist die Vermeidung von Wirkungen des geometrischen Memoires des gefalteten Folienverbundes. Die Dicke der verwendeten Folien liegt im Bereich von 0,1 bis 0,5 mm, woraus sich die doppelte Dicke bei einer ungekernt gefalteten Anordnung ergibt. Die Dicke der einen Kern umfaltenden Anordnung richtet sich nach den technischen Erfordernissen der thermischen Wirkungen.As thermally formable and heat-resistant polymer films were the z. Currently preceded by commercially available materials. From It is essential to avoid the effects of the geometric Memories of the folded film composite. The fat of the foils used is in the range of 0.1 to 0.5 mm, from which double the thickness for an unguided arrangement results. The thickness of the assembly encompassing a core depends on the technical requirements of thermal Effects.

Beispiel 1Example 1 Herstellung von ungekernten Tape-Chip-Carrier-AnordnungenManufacture of non-core tape chip carrier assemblies

Verwendet wird eine Folie oder ein Laminat nach Anspruch 6 mit einer Breite, die das Doppelte der gewünschten DIL-Außenkontakte um ca. 3% übertrifft, wenn eine Foliendicke von 0,25 mm eingesetzt wird und der Reihenabstand 12,5 mm beträgt. Die Folie wird beidseitig entsprechend der TCC-Länge gemäß Fig. 1/1 perforiert und vermittels der Hochvakuumsputtertechnik kontinuierlich mit einer Cu-Schichtdicke von ca. 200 nm in der Art metallisiert, daß deren um die Ränder greifenden Kontaktflächen nach einem beidseitigen Faltprozeß der Geometrie nach Fig. 3 entspricht. Dieser Faltprozeß wird mit Hilfe eines thermisch beheizten Umformschuhs bewirkt und durchgreift in den Faltkanten die Mitte der beidseitigen Perforierungen. Zuvor wird die Metallphase mit Hilfe der Elektronenstrahlbearbeitung unter Zugrundelegung bestimmter Programmsteuerungen schaltungsgemäß abgetragen, so daß ein gewünschtes Positiv-Muster von einem unerwünschten Negativ- Muster getrennt wird. Die Spurbreite der Elektronenstrahlabtragung beträgt 10 bis 30 Mikrometer. Der Elektronenstrahl als Werkzeug wird mit dem laufenden Band kontinuierlich mitgeführt. Dieses Strukturierungsverfahren läßt die Realisierung von den folgenden Rastermaßen zu: 0,254, 0,127 und 0,064 mm, wobei eine äußerst geringe Lageabweichung der Kontaktstellen im Fertigungskontinuum ermöglicht wird.A film or a laminate according to claim 6 is used with a width which exceeds twice the desired DIL external contacts by approximately 3% if a film thickness of 0.25 mm is used and the row spacing is 12.5 mm. The film is perforated on both sides in accordance with the TCC length according to Fig. 1/1 and is continuously metallized by means of the high vacuum sputtering technique with a Cu layer thickness of approx. 200 nm in such a way that the contact surfaces around the edges conform to the geometry after a bilateral folding process Fig. 3 corresponds. This folding process is carried out with the help of a thermally heated forming shoe and penetrates the middle of the perforations on both sides in the folding edges. Before this, the metal phase is removed in accordance with the circuit with the aid of electron beam processing on the basis of certain program controls, so that a desired positive pattern is separated from an undesired negative pattern. The track width of the electron beam ablation is 10 to 30 micrometers. The electron beam as a tool is continuously carried along with the moving belt. This structuring process allows the realization of the following grid dimensions: 0.254, 0.127 and 0.064 mm, whereby an extremely small positional deviation of the contact points in the manufacturing continuum is made possible.

Die Positivmuster werden am gefalteten Band an den dafür vorgesehenen Stellen elektrisch kontaktiert und kontinuierlich in einem elektrolytischen Bad ausgekupfert. Die Perforationen, die nach dem Faltprozeß zu exakten Einrastmarken umgebildet wurden, dienen als Führung für die aufzusetzenden Federkontakte. Der Aufkupferungsprozeß wird beendet, wenn die für die Schaltungsauslegung notwendige Schichtdicke erreicht ist, in diesem Beispiel bei ca. 10 Mikrometern. Nach einem Spülprozeß wird eine beidseitige und ebenfalls kontinuierliche Sprühätzung des Folienbandes durchgeführt, bis die unkontaktierten Negativ-Strukturen vollständig entfernt sind. Die Prozeßführungen sind im Prinzip aus den Fig. 1/3 und /4 ersichtlich.The positive samples are electrically contacted on the folded tape at the designated places and continuously coppered out in an electrolytic bath. The perforations, which were transformed into exact snap-in marks after the folding process, serve as guides for the spring contacts to be attached. The copper-plating process is ended when the layer thickness necessary for the circuit design has been reached, in this example at approximately 10 micrometers. After a rinsing process, a double-sided and likewise continuous spray etching of the film strip is carried out until the uncontacted negative structures have been completely removed. The process controls are shown in principle in FIGS. 1/3 and / 4.

Nach dem Dispenserverfahren wird ein thermischer SMD-Leitkleber auf die zu bestückenden Flächen übertragen und Funktionselemente einzeln oder in Kombination entsprechend Anspruch 1 aufgesetzt und ausgehärtet. Nach der Ausführung der Kontaktverbindungstechnik, in diesem Beispiel Bonden, kann das Funktionselement in üblicher Weise durch ein geeignetes Material geschützt werden.After the dispenser process, a thermal SMD conductive adhesive is used transferred to the areas to be populated and functional elements individually or in combination according to claim 1 and cured. After performing the contact connection technique, In this example, the functional element can be bonded protected in the usual way by a suitable material will.

Die Gehäuseverschlußtechnik entsprechend Fig. 1/5 wird ebenfalls kontinuierlich durchgeführt, indem eine steife Halbschale aus einem mineralisch gefüllten Polyphenylensulfid adhäsiv aufgesetzt und hermetisch dicht ausgehärtet wird. Das fertige TCC- Schaltungsband wird hiernach mit den üblichen Methoden hinsichtlich der Bauelementeeigenschaften vermessen und gekennzeichnet, wobei auch thermische und/oder elektrische Alterungsprozesse vorgeschaltet werden können.The housing closure technique corresponding to FIG. 1/5 is also carried out continuously by a rigid half-shell made of a mineral-filled polyphenylene sulfide placed adhesive and is hermetically sealed cured. The finished TCC circuit band is then measured and labeled using the usual methods with regard to the component properties, and thermal and / or electrical aging processes can also be connected upstream.

Claims (9)

1. Verfahren zur Herstellung von Chip-Träger-Anordnungen in Bandform in der Dual-in-line-Bauform nach der Filmbondtechnik zur Montage von Funktionselementen, insbesondere von diskreten und integrierten Widerständen, Kondensatoren, Induktivitäten, ICs aller Typen, Sensoren, mikroakustischen und mikrooptischen ICs, dadurch gekennzeichnet, daß ein Band aus einer wärmeformbeständigen Polymerfolie mit einer Breite, die etwa dem Doppelten des Abstandes von DIL-Anschlußreihen entspricht, mittig kontinuierlich streifenförmig mit einer Metallschicht einer solchen Breite betäubt wird, daß nach einem in einem späteren Verfahrensschritt durchzuführenden Faltprozeß die Metallschicht die Faltkanten umgreift, daß dann die Metallschicht kontinuierlich mit einem Elektronenstrahl strukturiert wird, indem die Metallschicht mit einer vorgegebenen Spurbreite derart abgetragen wird, so daß ein gewünschtes Positiv-Muster von einem unerwünschten Negativ-Muster getrennt wird, daß das strukturierte Folienband beidseitig so um 180° gefaltet und fixiert wird, daß die Folienkanten auf den gefalteten Seiten mechanisch schlüssig angeordnet sind, woraus sich eine die Faltkanten umgreifende Metallschicht mit Kontaktflächen ergibt, daß dann das gewünschte Positiv-Muster der Metallschicht am gefalteten Folienband an geeigneten Stellen elektrisch kontaktiert und kontinuierlich in einem elektrolytischen Kupfer-Bad verstärkt wird, daß danach eine kontinuierliche Sprühätzung des Folienbandes durchgeführt wird bis das unkontaktierte unerwünschte Negativ-Muster der Metallschicht vollständig entfernt ist, daß daran anschließend die Montage und das Bonden durchgeführt werden und daß schließlich nach adhäsiven Aufsetzen von Halbschalen eine Verzinnung der Kontaktflächen und eine Kennzeichnung in Bandform durchgeführt werden.1. Process for the production of chip carrier arrangements in tape form in the dual-in-line design according to the film bonding technology for the assembly of functional elements, in particular of discrete and integrated resistors, capacitors, inductors, ICs of all types, sensors, microacoustic and microoptical ICs, characterized in that a tape made of a heat-resistant polymer film with a width which corresponds to approximately twice the distance from DIL connection rows is continuously anesthetized in the form of a strip in the center with a metal layer of such a width that after a folding process to be carried out in a later process step, the Metal layer engages around the folded edges, that the metal layer is then continuously structured with an electron beam by removing the metal layer with a predetermined track width so that a desired positive pattern is separated from an undesirable negative pattern that the structure ized foil tape is folded and fixed on both sides by 180 ° in such a way that the foil edges are mechanically coherent on the folded sides, resulting in a metal layer encompassing the folded edges with contact surfaces that then the desired positive pattern of the metal layer on the folded foil tape at suitable points electrically contacted and continuously strengthened in an electrolytic copper bath, that a continuous spray etching of the foil strip is then carried out until the uncontacted, undesirable negative pattern of the metal layer has been completely removed, that assembly and bonding are then carried out, and finally, after adhesive Placement of half-shells, tinning of the contact surfaces and labeling in tape form can be carried out. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Falt- und Fixierungsprozeß der Folie zur Thermonivellierung der Anordnung und zur Verbesserung der Wärmeabführung um einen Kupferblechkern durchgeführt wird. 2. The method according to claim 1, characterized characterized in that the folding and fixing process the film for thermal leveling of the arrangement and Improved heat dissipation around a copper sheet core becomes.   3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß eine Perforation der bandförmigen Anordnungen entsprechend der Chip-Träger- Länge durchgeführt wird.3. The method according to claims 1 and 2, characterized in that a perforation the band-shaped arrangements corresponding to the chip carrier Length is performed. 4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß eine dauerhafte und thermisch formstabile Fixierung des gefalteten Folienbandes mit adhäsiven Mitteln durchgeführt wird.4. The method according to claims 1 to 3, characterized in that a permanent and thermally stable fixation of the folded film tape is carried out with adhesive. 5. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß eine dauerhafte und thermisch formstabile Fixierung des gefalteten Folienbandes durch Ultraschall- oder Thermokompressionsanwendungen bewirkt wird.5. The method according to claims 1 to 3, characterized in that a permanent and thermally stable fixation of the folded film tape caused by ultrasound or thermocompression applications becomes. 6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß als Folienmaterialien die folgenden Werkstoffgruppen verwendet werden:
Polyetherimide, Polyethersulfone, Polyetheretherketone, Polyphenylensulfide, Polyimide, Polyphenylchinoxaline, Polyphenylchinoxalinimide und Epoxidglasgewebelaminate.6. The method according to claims 1 to 5, characterized in that the following material groups are used as film materials:
Polyetherimides, polyether sulfones, polyether ether ketones, polyphenylene sulfides, polyimides, polyphenylquinoxalines, polyphenylquinoxaline imides and epoxy glass fabric laminates. 7. Verfahren nach dem Anspruch 1 oder einem folgenden, dadurch gekennzeichnet, daß die Strukturierung des mit einer 100 bis 500 nm dicken Kupferschicht betäubten Folienbandes zu gewünschten Positiv-Mustern und unerwünschten Negativ-Mustern mit Hilfe des nichtthermischen Elektronenstrahlbearbeitungsverfahrens durchgeführt wird, wobei die abzutragende Strukturbreite maximal 30 Mikrometer beträgt.7. The method according to claim 1 or one following, characterized in that the Structuring the with a 100 to 500 nm thick copper layer anesthetized tape to desired positive patterns and unwanted negative patterns with the help of the non-thermal Electron beam processing method is performed, wherein the structure width to be removed is a maximum of 30 micrometers. 8. Verfahren nach dem Anspruch 1 bis oder einem folgenden, dadurch gekennzeichnet, daß eine Konfektionierung und Hermetisierung der Anordnungen mittels adhäsiv aufgebrachter Polymerhalbschalen hoher Steifigkeit erfolgt.8. The method according to claim 1 to or one following, characterized in that a Packaging and hermeticization of the arrangements by means of adhesive Polymer half shells with high rigidity. 9. Verfahren nach dem Anspruch 1 oder einem folgenden, dadurch gekennzeichnet, daß die gemessenen und gekennzeichneten Schaltungen erst am Bestückungsautomaten aus dem Folienverbund vereinzelt werden.9. The method according to claim 1 or one following, characterized in that the  measured and labeled circuits only on the placement machine be separated from the film composite.
DE4101790A 1991-01-18 1991-01-18 Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology Expired - Fee Related DE4101790C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4101790A DE4101790C1 (en) 1991-01-18 1991-01-18 Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4101790A DE4101790C1 (en) 1991-01-18 1991-01-18 Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology

Publications (1)

Publication Number Publication Date
DE4101790C1 true DE4101790C1 (en) 1992-07-09

Family

ID=6423475

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4101790A Expired - Fee Related DE4101790C1 (en) 1991-01-18 1991-01-18 Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology

Country Status (1)

Country Link
DE (1) DE4101790C1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4340594A1 (en) * 1992-12-01 1994-06-09 Murata Manufacturing Co Electronic surface mount device - has electronic element with exposed flat surface in its upper region for drawing up device with suction nozzle
US6042683A (en) * 1996-10-10 2000-03-28 Hagn; Erwin Method and device for producing an aspiration surface on an object, and electrical component obtained thereby
DE19903652A1 (en) * 1999-01-29 2000-08-10 A B Elektronik Gmbh Housed IC units are produced by moulding insulation about circuit units wire bonded to lead element groups on an insulating film and cutting up the film to obtain individual IC units

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2330161A1 (en) * 1973-06-08 1974-12-19 Minnesota Mining & Mfg IMPROVED CIRCUITS AND METHOD OF MANUFACTURING THEREOF
DE3123198A1 (en) * 1980-12-08 1982-07-08 GAO Gesellschaft für Automation und Organisation mbH, 8000 München CARRIER ELEMENT FOR AN IC COMPONENT
DE3619636A1 (en) * 1986-06-11 1987-12-17 Bosch Gmbh Robert Housing for integrated circuits
DE3834361A1 (en) * 1988-10-10 1990-04-12 Lsi Logic Products Gmbh CONNECTION FRAME FOR A VARIETY OF CONNECTIONS

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2330161A1 (en) * 1973-06-08 1974-12-19 Minnesota Mining & Mfg IMPROVED CIRCUITS AND METHOD OF MANUFACTURING THEREOF
DE3123198A1 (en) * 1980-12-08 1982-07-08 GAO Gesellschaft für Automation und Organisation mbH, 8000 München CARRIER ELEMENT FOR AN IC COMPONENT
DE3619636A1 (en) * 1986-06-11 1987-12-17 Bosch Gmbh Robert Housing for integrated circuits
DE3834361A1 (en) * 1988-10-10 1990-04-12 Lsi Logic Products Gmbh CONNECTION FRAME FOR A VARIETY OF CONNECTIONS

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Drift, A. van der: Kristallschaltungen mit lei- tenden Verbindungen auf Band. In: Philips Tech- nische Rundschau, 34. Jahrg., 1974/75, Nr. 4, S. 73-84 *
Hacke, H.J. u. Steckhan, H.-H.: Micropack Packaging Technology. In: Siemens Forschung- u. Entwicklungs-Berichte Bd. 17(1988), Nr. 5, S. 227-229 *
Oswald, Dr. R. G. et al: Antomated Tape Carrier Bonding for Hybrids. In: Solid State Technology, März 1978, S. 39-48 *
Panzer, S.: Elektronenstrahlbearbeitung. In: Elektrie 32 (1978) H. 5, S. 269-272 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4340594A1 (en) * 1992-12-01 1994-06-09 Murata Manufacturing Co Electronic surface mount device - has electronic element with exposed flat surface in its upper region for drawing up device with suction nozzle
DE4340594C2 (en) * 1992-12-01 1998-04-09 Murata Manufacturing Co Method of manufacturing and adjusting the characteristics of a surface mount chip type LC filter
US6042683A (en) * 1996-10-10 2000-03-28 Hagn; Erwin Method and device for producing an aspiration surface on an object, and electrical component obtained thereby
DE19903652A1 (en) * 1999-01-29 2000-08-10 A B Elektronik Gmbh Housed IC units are produced by moulding insulation about circuit units wire bonded to lead element groups on an insulating film and cutting up the film to obtain individual IC units
DE19903652B4 (en) * 1999-01-29 2005-04-14 Ab Elektronik Gmbh Process for the manufacture of packaged circuit units

Similar Documents

Publication Publication Date Title
DE69106225T2 (en) Integrated circuit unit with flexible substrate.
DE69017918T2 (en) METHOD FOR ENCODING AN ELECTRONIC ARRANGEMENT WITH LADDER TAPE AND THE PACKING THEREFOR.
DE3125518C2 (en) Method of making a thin wiring assembly - US Pat
DE3788455T2 (en) Tape structure for automatic tape assembly, multi-layer packaging and universal chip connection.
WO2003030247A2 (en) Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
EP2724597B1 (en) Electronic assembly and method for the production thereof
DE2810054A1 (en) ELECTRONIC CIRCUIT DEVICE AND METHOD OF MANUFACTURING IT
DE3146796A1 (en) "ENCLOSURE FOR A SEMICONDUCTOR CHIP WITH INTEGRATED CIRCUIT"
DE102014117245B4 (en) Method for producing a semiconductor element with substrate adapter and semiconductor element produced therewith with substrate adapter and method for contacting this semiconductor element
EP0992939A1 (en) Method for fabricating a microtransponder
DE102010002540A1 (en) Board, IC card with the board and manufacturing process for this
DE4133598C2 (en) Arrangement with a chip surface-mounted on a substrate with an integrated circuit and method for its production
EP0841668A1 (en) Electrical resistor and method of manufacturing the same
DE69015879T2 (en) Method of manufacturing a surface mount circuit board.
WO2004077546A2 (en) Self-supporting contacting structures that are directly produced on components without housings
DE4101790C1 (en) Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology
EP1609184A1 (en) Arrangement composed of an electrical component on a substrate, and method for the production of said arrangement
DE2554968A1 (en) METHOD OF MANUFACTURING ELECTRICAL CONDUCTOR FRAMES
DE19758057C1 (en) Antenna fabrication method for IC card
DE102004057494A1 (en) Metallized foil for surface contact
KR20040083094A (en) Electronic member, method for making the same, and semiconductor device
WO2005101496A2 (en) Method for structured application of a laminatable film to a substrate for a semiconductor module
DE10029269B4 (en) Method for producing an electronic component from housing-forming substrates
DE4130637A1 (en) Mfg. connection element for power semiconductor module - esp. from one-side copper@ coated polyimide foil
DE3931551A1 (en) Copper and ceramic multilayer substrate prodn. - involving slitting of ceramic layers to avoid thermal stress damage

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee