DE102021006590A1 - QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen infolge einer umlaufenden Einfräsung - Google Patents

QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen infolge einer umlaufenden Einfräsung Download PDF

Info

Publication number
DE102021006590A1
DE102021006590A1 DE102021006590.5A DE102021006590A DE102021006590A1 DE 102021006590 A1 DE102021006590 A1 DE 102021006590A1 DE 102021006590 A DE102021006590 A DE 102021006590A DE 102021006590 A1 DE102021006590 A1 DE 102021006590A1
Authority
DE
Germany
Prior art keywords
corner pin
pin
partial
corner
notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021006590.5A
Other languages
English (en)
Inventor
Axel Stoll
René Besselink
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmos Semiconductor SE
Original Assignee
Elmos Semiconductor SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elmos Semiconductor SE filed Critical Elmos Semiconductor SE
Priority to DE102021006590.5A priority Critical patent/DE102021006590A1/de
Publication of DE102021006590A1 publication Critical patent/DE102021006590A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

Die Erfindung betrifft ein QFN-Gehäuse mit Eckpins, wobei die jeweiligen Eckpins in je zwei Teileckpins und zwar jeweils einen rechten Teileckpin (E1a, E2a, E3a, E4a) und einen linken Eckpin (E1b, E2b, E3b, E4b) aufgespalten sind. Diese Eckpinpaare ([E1a, E1b], [E2a, E2b], [E3a, E3b], [E4a, E4b]) sind jeweils durch eine Verbindungsfläche (VF1, VF2, VF3, VF4) elektrisch und mechanisch verbunden. Zwischen dem jeweiligen rechten Teileckpin (E1a, E2a, E3a, E4a) und dem jeweiligen linken Teileckpin (E1b, E2b, E3b, E4b) befindet sich jeweils ein jeweiliger Balken (B1, B2, B3, B4) aus Vergussmasse (MC). Dieser Balken bildet das Widerlager zur Aufnahme der Scheerspannungen zwischen Vergussmasse und Eckpin. Bevorzugt verhindern Nasen (N1, N2, N3, N4) das herausrutschen der Balken (B1, B2, B3, B4). Bevorzugt weist das Gehäuse auf der Lötseite, d.h. der Unterseite, eine umlaufende Einfräsung (EF) auf.

Description

  • Feld der Erfindung
  • Die Erfindung richtet sich auf ein QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen.
  • Allgemeine Einleitung
  • In der Mikroelektronik werden vermehrt kompakte QFN-Gehäuse eingesetzt. QFN ist die Abkürzung des englischen Begriffs Quad Flat No Leads Package. In diesem Zusammenhang verweist diese Schrift auf die Wikipedia-Seite https://de.wikipedia.org/wiki/Quad_Flat No_Leads_Package.
  • Einzelne QFN-Gehäuse und deren Größen sind unter der Norm JEDEC MO-220 spezifiziert.
  • Diese IC-Gehäuse sind auch unter dem Begriff Micro Lead Frame (MLF) bekannt. Es handelt sich um eine in der Mikroelektronik gebräuchliche Chipgehäusebauform für integrierte Schaltungen. Die Bezeichnung umfasst unterschiedliche Gehäusegrößen mit unterschiedlicher Anschlussanzahl. Für die SMD-Montage.
  • Lt. Wikipedia ragen als wesentliches Merkmal und im Gegensatz zu den ähnlichen Quad Flat Package (QFP) die elektrischen Anschlüsse (Pins) nicht seitlich über die Abmessungen der Kunststoffummantelung hinaus, sondern sind in Form von nicht verzinnten Kupferanschlüssen plan in die Unterseite des Gehäuses integriert. Dadurch kann der benötigte Platz auf der Leiterplatte reduziert und eine höhere Packungsdichte erreicht werden. Außerdem vereinfacht sich der Herstellungsprozess signifikant.
  • 1 dieser Schrift zeigt ein solches Gehäuse aus dem Stand der Technik, wobei ein Teil der Vergussmasse MC zum besseren Verständnis und zur Sichtbarmachung des Inneren des Gehäuses nicht bzw. vollkommen transparent gezeichnet ist. Hierdurch ist die Die-Insel DI sichtbar, auf der das Die der mikrointegrierten Schaltung IC montiert ist. Bevorzugt ist das Die der mikrointegrierten Schaltung IC auf die Die-Insel Di aufgeklebt. Die Kontakte der mikrointegrierten Schaltung IC sind mit Bonddrähten BDW mit den zugehörigen Anschlussstegen (A1 bis A13 und A22 bis A24) verbunden. Ein sogenannter Tie-Bar hält während der IC-Montage die Die-Insel DI mittels eines umlaufenden Metallrahmens. Dieser Umlaufende Metallrahmen fixiert während der Montage auch die Anschlussstege (A1 bis A13 und A22 bis A24). Die mechanische Verbindung zwischen den Anschlussstegen (A1 bis A13 und A22 bis A24) und den vier Tie-Bars (TB) einerseits und diesem Metallrahmen andererseits wird nach dem Verguss mit der Vergussmasse MC mittels einer Säge durchtrennt. Bei diesem Sägeprozess entstehen die senkrechten Außenflächen. An diesen Außenflächen tritt dann das Material des Leadframes offen zu Tage. in der Regel ist es Kupfer. Dieses Kupfer ist der Oxidation schutzlos ausgesetzt. Daher leidet die Lötbarkeit bei Lagerung der Bauteile an Luft durch Oxidation.
  • Aus dem Stand der Technik ist hierzu die Verbesserung der 2 bekannt. 2a zeigt ein solches Gehäuse mit 20 Anschlussstegen (A1 bis A20) von der Unterseite, die nach der Montage zur Platinenoberfläche im der späteren gedruckten Schaltung zeigt. Zur Verbesserung der Lötbarkeit sind die unteren Außenkanten mit einer umlaufenden Einfräsung EF versehen. Diese Kerbe der Einfräsung EF erlaubt es, die Innenseite der Kerbe vor dem Trennen durch das besagte Sägen beispielsweise galvanisch mit einer Metallschicht, beispielsweise mit einer Zinnschicht, zu versehen, die als Oxidationssperre für die Kupferoxidation dient und gleichzeitig die Lötbarkeit verbessert.
  • In dem Beispiel der 2 weist das beispielhafte Gehäuse vier Eckpins auf, deren einziger Zweck die Verbesserung der mechanischen Stabilität auf der gedruckten Schaltung ist. Diese kleinen Gehäuse weisen nämlich das Problem auf, dass die verschiedenen Materialilien sehr unterschiedliche thermische Ausdehnungskoeffizienten aufweisen. Daher kommt es bei Temperaturwechseln zu mechanischen Verspannungen, die zu Delaminationen und Brüchen führen können, was Korrosion und Ausfälle ermöglicht.
  • 2b zeigt einen Eckpin C1 in einer Detailansicht als herausgehobenes Detail. Die Einfräsung EF ist eingezeichnet.
  • Die 3 entspricht der 1 mit dem Unterschied, dass nun ein Gehäuse mit den Modifikationen der 2 dargestellt ist. Das Gehäuse weist eine umlaufende Einfräsung EF auf, die das sogenannte Side-Wall-Plating, also die Beschichtung mit einer gut lötbaren Metallisierung in der Einfräsung EF während der Gehäuseherstellung erlaubt.
  • Das Gehäuse der 2 und das Gehäuse der 3 weisen leider das Problem auf, dass die thermomechanischen Belastungskräfte genau an den Punkten der Eckpins C1 bis C4 besonders groß sind. Zwar können die Eckpins den mechanischen Stress sehr gut über die Lötverbindungen an die gedruckte Schaltung, auf der das Gehäuse später montiert ist, ableiten. Es entstehen aber erhebliche Scheerspannungen zwischen der Oberen Oberfläche des jeweiligen Eckpins der Eckpins C1 bis C4 und der Vergussmasse MC. Die Vergussmasse MC haftet in dem Beispiel der 2 auf dem Eckpin nur durch die Rauigkeit der Oberfläche des Metalls des betreffenden Eckpins und durch Adhäsion.
  • Dies spiegelt sich in Ausfällen in Temperatur-Zyklus-Tests und Temperaturschocktests, die diese Kräfte zu Testzwecken maximieren.
  • Aus der US 2021 / 0 151 854 A1 ist ein Verfahren zum Herstellen einer Struktur für ein verpacktes elektronisches Bauelement bekannt, das das Bereitstellen eines leitenden Leadframes umfasst. Der Leadframe der US 2021 / 0 151 854 A1 umfasst ein Die-Pad mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, die der ersten Hauptoberfläche gegenüberliegt, und eine Vielzahl von leitenden Leitungen. Das Verfahren der US 2021 / 0 151 854 A1 umfasst das Koppeln einer elektronischen Vorrichtung mit der Vielzahl von leitenden Leitungen und das Bereitstellen einer Antennenstruktur, die eine leitende Säulenstruktur und eine langgestreckte leitende Balkenstruktur aufweist. Das Verfahren der US 2021 / 0 151 854 A1 beinhaltet das Bereitstellen eines Gehäusekörpers, der die elektronische Vorrichtung, zumindest Teile jeder leitenden Leitung und zumindest Teile des Die-Pads einkapselt. In einem Beispiel der US 2021 / 0 151 854 A1 erstreckt sich die leitende Säulenstruktur von der ersten Oberfläche des Gehäusekörpers zur zweiten Oberfläche des Gehäusekörpers erstrecken. Die langgestreckte leitende Balkenstruktur der US 2021 / 0 151 854 A1 ist angrenzend an die erste Oberfläche des Gehäusekörpers angeordnet und ist elektrisch mit der leitenden Säulenstruktur verbunden. Mindestens ein Teil der langgestreckten leitenden Balkenstruktur der US 2021 / 0 151 854 A1 ist außerhalb des Gehäusekörpers freigelegt.
  • Aufgabe
  • Dem Vorschlag liegt daher die Aufgabe zugrunde, eine Lösung zu schaffen die die obigen Nachteile des Stands der Technik nicht aufweist und weitere Vorteile aufweist. Dabei steht eine verbesserte Lebensdauer in Temperaturschock- und Temperaturzyklustests im Vordergrund.
  • Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 und ein Verfahren nach Anspruch 5 gelöst.
  • Lösung der Aufgabe
  • Der folgende Text erläutert den Lösungsvorschlag anhand der Zeichnungen.
  • 4 zeigt ein QFN-Gehäuse mit 20 Anschlüssen entsprechend dem hier vorgestellten Vorschlag.
  • 4a zeigt das QFN-Gehäuse in der Aufsicht.
  • 4b zeigt das vorschlagsgemäße Gehäuse von der Unterseite, also der Lötseite mit der das Gehäuse später auf der gedruckten Schaltung festgelötet ist.
  • 4 c zeigt das vorschlaggemäße Detail der 4b, das die Lebensdauer massiv erhöht, vergrößert zur besseren Klarheit.
  • 4d zeigt das Gehäuse von der Seite.
  • 4 e zeigt das vorschlaggemäße Detail der 4d, das die Lebensdauer massiv erhöht, vergrößert zur besseren Klarheit.
  • Wie bei den 2 und 3 weist das Gehäuse eine umlaufende Einfräsung EF auf, sodass bevorzugt die Metallflächen der Anschluss-Pins innerhalb des jeweiligen Bereichs der Einfräsung EF an einem solchen Anschlusspin mit einer die Lötfähigkeit verbessernden Metallbeschichtung versehen sind. Diese Schrift bezeichnete eine solche Schicht im Folgenden als Side-Wall-Plating. Auch diese Gehäusekonstruktion weist Eckpins auf. Statt der monolithischen Eckpins der 2 und 3 sind die Eckpins der 4 aber eingekerbt. Hierdurch spaltet sich jeder Eckpin in zwei Teileckpins auf.
  • Der erste Eckpin C1 spaltet sich in den ersten rechten Teileckpin E1a und den ersten linken Teileckpin E1b auf. Eine erste Verbindungsfläche VF1 verbindet den ersten rechten Teileckpin E1a und den ersten linken Teileckpin E1b elektrisch und mechanisch. Bevorzugt entspricht die Tiefe der Teileckpins t der Tiefe der Anschlusspins d.
  • Hierdurch bildet sich beim Vergießen mit der Vergussmasse (dem Mold-Compound) MC ein senkrechter erster Balken B1 zwischen dem ersten rechten Teileckpin E1a und dem ersten linken Teileckpin E1b. Dieser erste Balken B1 nimmt einen großen Teil der Zugspannungen auf, die bei einem Schocktest entstehen und verhindert so eine Delamination (Ablösung) zwischen der Oberfläche der Vergussmasse MC einerseits und der Oberfläche der ersten Verbindungsfläche VF1 und den Oberflächen des ersten rechten Teileckpins E1a und des ersten linken Teileckpins E1b.
  • Es hat sich als Vorteilhaft erwiesen durch eine erste Nase N1, die Kerbe zwischen dem ersten rechten Teileckpin E1a und dem ersten linken Teileckpin E1b so zu modifizieren, dass Drehmomente, die im ersten Balken B1 entstehen aufgenommen werden können, sodass der erste Balken B1 auch nicht mehr seitwärts wegrutschen kann. Die erste Nase teilt die Kerbe zwischen dem ersten rechten Teileckpin E1a und dem ersten linken Teileckpin E1b in eine erste rechte Teilkerbe EK1a und eine zweite Teilkerbe EK1b auf.
  • 5 zeigt den Vorschlag der 4 von der Unterseite.
  • 6 entspricht den 1 und 3, wobei die 6 die vorschlagsgemäßen Modifikationen aufweist.
  • 7 zeigt nochmals dir Konstruktion der vorschlagsgemäßen Modifikation
  • 8 zeigt eine Skizze eines vorschlagsgemäßen Gehäuses nach einer Lötung. Im Gegensatz zum Stand der Technik bilden sich normale Lötungen an den Teileckpins aus.
  • An dem ersten rechten Teileckpin E1a bildet sich eine erste rechte Lötverbindung L1a aus.
  • An dem ersten linken Teileckpin E1b bildet sich eine erste linke Lötverbindung L1b aus.
  • An dem zweiten rechten Teileckpin E2a bildet sich eine zweite rechte Lötverbindung L2a aus.
  • An dem zweiten linken Teileckpin E2b bildet sich eine zweite linke Lötverbindung L2b aus.
  • An dem dritten rechten Teileckpin E3a bildet sich eine dritte rechte Lötverbindung L3a aus.
  • An dem dritten linken Teileckpin E3b bildet sich eine dritte linke Lötverbindung L3b aus.
  • An dem vierten rechten Teileckpin E4a bildet sich eine vierte rechte Lötverbindung L4a aus.
  • An dem vierten linken Teileckpin E4b bildet sich eine vierte linke Lötverbindung L4b aus.
  • Im Gegensatz zu den Lötverbindungen die sich beim Verbau der eines Gehäuses entsprechend der 2 oder 3 ergeben, sind die vorgeschlagenen Lötverbindungen L1a bis L4b sehr gut durch vollautomatische bildauswertende Inspektionssysteme überprüfbar.
  • 9 zeigt experimentelle Ergebnisse eines Temperaturschocktests mit einer Platine, wie sie 8 zeigt.
  • Mit 1 sind die Ergebnisse mit einem Gehäuse entsprechend 1 bezeichnet (durchgezogene Linie)
  • Mit 2&3 sind die Ergebnisse mit einem Gehäuse entsprechend den 2 und 3 bezeichnet (gepunktete Linie)
  • Mit 4-8 sind die Ergebnisse mit einem vorschlagsgemäßen Gehäuse entsprechend den 4 bis 8 bezeichnet (gepunktete Linie)
  • SR bezeichnet die Überlebensrate in %. NTC bezeichnet die Anzahl an Temperaturschockzyklen.
  • Somit beschreibt die Schrift ein QFN-Gehäuse, wobei das Gehäuse eine Vergussmasse MC umfasst. Im einfachsten Fall bringt bereits die Ausführung von zwei Eckpins in der vorgeschlagenen Weise einen Vorteil. In dem Fall weist das Gehäuse einen ersten rechten Teileckpin E1a und einen ersten linken Teileckpin E1b sowie einen ersten Balken B1 zwischen dem ersten rechten Teileckpin E1a und dem ersten linken Teileckpin E1b auf. Des Weiteren weist das Gehäuse eine erste Verbindungsfläche VF1 auf, die den ersten rechten Teileckpin E1a und den ersten linken Teileckpin E1b elektrisch und mechanisch in einer L-Form verbindet. Der erste Balken B1 umfasst bevorzugt Vergussmasse MC. Bevorzugt ist der erste Balken B1 so wie die anderen Balken (B2 bis B4) aus Vergussmasse MC gefertigt. Das Gehäuse weist bevorzugt an der gegenüberliegenden Gehäuseecke in diesem Fall einen dritten rechten Teileckpin E3a und einen dritten linken Teileckpin E3b sowie einen dritten Balken B3 zwischen dem dritten rechten Teileckpin E3a und dem dritten linken Teileckpin E3b auf. Eine dritte Verbindungsfläche VF3, verbindet in analoger Weise den dritten rechten Teileckpin E3a und den dritten linken Teileckpin E3b mechanisch und elektrisch. Der dritte Balken B3 umfasst bevorzugt wieder Vergussmasse MC.
  • In einer Fortbildung umfasst das vorschlagsgemäße QFN-Gehäuse einen zweiten rechten Teileckpin E2a und einen zweiten linken Teileckpin E2b sowie einen zweiten Balken B2 zwischen dem zweiten rechten Teileckpin E2a und dem zweiten linken Teileckpin E2b. Einer zweite Verbindungsfläche VF2 verbindet den zweiten rechten Teileckpin E2a und den zweiten linken Teileckpin E2b mechanisch und elektrisch. Der zweiten Balken B2 umfasst ebenfalls Vergussmasse MC. Darüber hinaus umfasst in dieser Fortbildung des Vorschlags das Gehäuse einen vierten rechten Teileckpin E4a und einen vierten linken Teileckpin E4b sowie einen vierten Balken B4 zwischen dem vierten rechten Teileckpin E4a und dem vierten linken Teileckpin E4b. Einer vierte Verbindungsfläche VF4 verbindet den vierten rechten Teileckpin E4a und den vierten linken Teileckpin E4b mechanisch und elektrisch. Der vierten Balken B4 umfasst bevorzugt Vergussmasse MC.
  • In einer weiteren Fortbildung des vorschlagsgemäßen Gehäuses teilt eine erste Nase N1 die Kerbe zwischen dem ersten rechten Teileckpin E1a und dem ersten linken Teileckpin E1b in eine erste rechte Teilkerbe EK1a und eine erste linke Teilkerbe EK1b. Eine dritte Nase N3 teilt in dieser weiteren Fortbildung die Kerbe zwischen dem dritten rechten Teileckpin E3a und dem dritten linken Teileckpin E3b in eine dritte rechte Teilkerbe EK3a und eine dritte linke Teilkerbe EK3b.
  • In einer zusätzlichen Fortbildung des vorschlagsgemäßen Gehäuses teilt eine zweite Nase N2 die Kerbe zwischen dem zweiten rechten Teileckpin E2a und dem zweiten linken Teileckpin E2b in eine zweite rechte Teilkerbe EK2a und eine zweite linke Teilkerbe EK2b. In dieser zusätzlichen Fortbildung des vorschlagsgemäßen Gehäuses teilt eine vierte Nase N4 die Kerbe zwischen dem vierten rechten Teileckpin E4a und dem vierten linken Teileckpin E4b in eine vierte rechte Teilkerbe EK4a und eine vierte linke Teilkerbe EK4b.
  • Bevorzugt weist ein solches, vorschlagsgemäßes Gehäuse auf der Lötseite, d.h. der Unterseite, eine umlaufende Einfräsung EF auf.
  • Die Konstruktion der Teileckpins erzwingt eine Ausbildung der Lötverbindungen der Teileckpins im Lötprozess in einer ähnlichen Form wie die Lötverbindungen der Anschlusspins. Dies erleichtert die vollautomatische Inspektion mit bildverarbeitenden Prüfvorrichtungen. Hieraus ergibt sich ein vorschlagsgemäßes Verfahren zum optischen Testen einer Lötverbindung eines Eckpins mit den Schritten
    • • Verwenden eines QFN-Gehäuses mit Eckpins, die mittels einer Kerbe in dem Eckpin in jeweils einen linken Teileckpin und einen rechten Teileckpin aufgespalten sind, wobei der jeweilige rechte Teileckpin und der jeweilige linke Teileckpin mittels einer Verbindungsfläche verbunden sind und wobei sich zwischen dem jeweiligen linken Teileckpin und dem jeweiligen rechten Teileckpin ein jeweiliger Balken aus Vergussmasse MC befindet;
    • • Auflöten eines QFN-Gehäuses auf eine gedruckte Schaltung, wobei Lötverbindungen entstehen und wobei die jeweiligen Lötverbindungen der jeweiligen Teileckpins eines Eckpins die voreinander getrennt sind und die gleiche Orientierung haben, wie die jeweils direkt benachbarten Lötverbindungen der jeweils direkt benachbarten Anschluss-Pins;
    • • Optisches Inspizieren der Lötverbindungen der Teileckpins.
  • Vorteil
  • Ein solches Gehäuse erweist sich also als wesentlich robuster gegen Temperaturschocktests als Gehäuse aus dem Stand der Technik. Die Vorteile sind hierauf aber nicht beschränkt. Vielmehr ergibt sich zusätzlich noch eine bessere optische Inspizierbarkeit in vollautomatischen Bildauswertevorrichtungen.
  • Bezugszeichenliste
  • A1
    erster Anschluss-Pin;
    A2
    zweiter Anschluss-Pin;
    A3
    dritter Anschluss-Pin;
    A4
    vierter Anschluss-Pin;
    A5
    fünfter Anschluss-Pin;
    A6
    sechster Anschluss-Pin;
    A7
    siebter Anschluss-Pin;
    A8
    achter Anschluss-Pin;
    A9
    neunter Anschluss-Pin;
    A10
    zehnter Anschluss-Pin;
    A11
    elfter Anschluss-Pin;
    A12
    zwölfter Anschluss-Pin;
    A13
    dreizehnter Anschluss-Pin;
    A14
    vierzehnter Anschluss-Pin;
    A15
    fünfzehnter Anschluss-Pin;
    A16
    sechzehnter Anschluss-Pin;
    A17
    siebzehnter Anschluss-Pin;
    A18
    achtzehnter Anschluss-Pin;
    A19
    neunzehnter Anschluss-Pin;
    A20
    zwanzigster Anschluss-Pin;
    A21
    einundzwanzigster Anschluss-Pin;
    A22
    zweiundzwanzigster Anschluss-Pin;
    A23
    dreiundzwanzigster Anschluss-Pin;
    A24
    vierundzwanzigster Anschluss-Pin;
    B1
    erster Balken;
    B2
    zweiter Balken;
    B3
    dritter Balken;
    B4
    vierter Balken;
    C1
    erster Eckpin an einem Gehäuse aus dem Stand der Technik;
    C2
    zweiter Eckpin an einem Gehäuse aus dem Stand der Technik;
    C3
    dritter Eckpin an einem Gehäuse aus dem Stand der Technik;
    C4
    vierter Eckpin an einem Gehäuse aus dem Stand der Technik;
    d
    Tiefe der Anschluss-Pins;
    DI
    Die-Insel;
    EF
    Einfräsung;
    E1a
    erster rechter Teileckpin;
    E1b
    erster linker Teileckpin;
    E2a
    zweiter rechter Teileckpin;
    E2b
    zweiter linker Teileckpin;
    E3a
    dritter rechter Teileckpin;
    E3b
    dritter linker Teileckpin;
    E4a
    vierter rechter Teileckpin;
    E4b
    vierter linker Teileckpin;
    EK1a
    erste rechte Teilkerbe;
    EK1b
    erste linke Teilkerbe;
    EK2a
    zweite rechte Teilkerbe;
    EK2b
    zweite linke Teilkerbe;
    EK3a
    dritte rechte Teilkerbe;
    EK3b
    dritte linke Teilkerbe;
    EK4a
    vierte rechte Teilkerbe;
    EK5b
    vierte linke Teilkerbe;
    EPD
    Exposed-Die-Pad;
    IC
    mikrointegrierte Schaltung;
    L1a
    erste rechte Lötverbindung;
    L1b
    erste linke Lötverbindung;
    L2a
    zweite rechte Lötverbindung;
    L2b
    zweite linke Lötverbindung;
    L3a
    dritte rechte Lötverbindung;
    L3b
    dritte linke Lötverbindung;
    L4a
    vierte rechte Lötverbindung;
    L4b
    vierte linke Lötverbindung;
    MC
    Vergussmasse;
    N1
    erste Nase;
    N2
    zweite Nase;
    N3
    dritte Nase;
    N4
    vierte Nase;
    NTC
    der Temperaturschockzyklen;
    SdT
    der Technik;
    SR
    Überlebensrate;
    t
    der Teileckpins;
    VF1
    Verbindungsfläche;
    VF2
    Verbindungsfläche;
    VF3
    Verbindungsfläche;
    VF4
    Verbindungsfläche;
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 20210151854 A1 [0013]

Claims (5)

  1. QFN-Gehäuse, wobei das Gehäuse eine Vergussmasse (MC) umfasst, mit einem ersten rechten Teileckpin (E1a) und mit einem ersten linken Teileckpin (E1b) und mit einem ersten Balken (B1) zwischen dem ersten rechten Teileckpin (E1a) und dem ersten linken Teileckpin (E1b) und mit einer ersten Verbindungsfläche (VF1), die den ersten rechten Teileckpin (E1a) und den ersten linken Teileckpin (E1b) verbindet, wobei der erste Balken (B1) Vergussmasse (MC) umfasst, und mit einem dritten rechten Teileckpin (E3a) und mit einem dritten linken Teileckpin (E3b) und mit einem dritten Balken (B3) zwischen dem dritten rechten Teileckpin (E3a) und dem dritten linken Teileckpin (E3b) und mit einer dritten Verbindungsfläche (VF3), die den dritten rechten Teileckpin (E3a) und den dritten linken Teileckpin (E3b) verbindet, wobei der dritte Balken (B3) Vergussmasse (MC) umfasst und wobei das Gehäuse auf der Lötseite, d.h. der Unterseite, eine umlaufende Einfräsung (EF) aufweist.
  2. QFN-Gehäuse nach Anspruch 1, mit einem zweiten rechten Teileckpin (E2a) und mit einem zweiten linken Teileckpin (E2b) und mit einem zweiten Balken (B2) zwischen dem zweiten rechten Teileckpin (E2a) und dem zweiten linken Teileckpin (E2b) und mit einer zweiten Verbindungsfläche (VF2), die den zweiten rechten Teileckpin (E2a) und den zweiten linken Teileckpin (E2b) verbindet, wobei der zweiten Balken (B2) Vergussmasse (MC) umfasst, und mit einem vierten rechten Teileckpin (E4a) und mit einem vierten linken Teileckpin (E4b) und mit einem vierten Balken (B4) zwischen dem vierten rechten Teileckpin (E4a) und dem vierten linken Teileckpin (E4b) und mit einer vierten Verbindungsfläche (VF4), die den vierten rechten Teileckpin (E4a) und den vierten linken Teileckpin (E4b) verbindet, wobei der vierten Balken (B4) Vergussmasse (MC) umfasst.
  3. QFN-Gehäuse nach Anspruch 1, wobei eine erste Nase (N1) die Kerbe zwischen dem ersten rechten Teileckpin (E1a) und dem ersten linken Teileckpin (E1b) in eine erste rechte Teilkerbe (EK1a) und eine erste linke Teilkerbe (EK1b) teilt und wobei eine dritte Nase (N3) die Kerbe zwischen dem dritten rechten Teileckpin (E3a) und dem dritten linken Teileckpin (E3b) in eine dritte rechte Teilkerbe (EK3a) und eine dritte linke Teilkerbe (EK3b) teilt.
  4. QFN-Gehäuse nach Anspruch 2 einerseits und/oder nach Anspruch 2 und Anspruch 3 andererseits, wobei eine zweite Nase (N2) die Kerbe zwischen dem zweiten rechten Teileckpin (E2a) und dem zweiten linken Teileckpin (E2b) in eine zweite rechte Teilkerbe (EK2a) und eine zweite linke Teilkerbe (EK2b) teilt und wobei eine vierte Nase (N4) die Kerbe zwischen dem vierten rechten Teileckpin (E4a) und dem vierten linken Teileckpin (E4b) in eine vierte rechte Teilkerbe (EK4a) und eine vierte linke Teilkerbe (EK4b) teilt.
  5. Verfahren zum optischen Testen einer Lötverbindung eines Eckpins mit den Schritten Verwenden eines QFN-Gehäuses mit Eckpins nach einem der Ansprüche 1 bis 4, - die mittels einer Kerbe in dem Eckpin in jeweils einen linken Teileckpin und einen rechten Teileckpin aufgespalten sind, - wobei der jeweilige rechte Teileckpin und der jeweilige linke Teileckpin mittels einer Verbindungsfläche verbunden sind und - wobei sich zwischen dem jeweiligen linken Teileckpin und dem jeweiligen rechten Teileckpin ein jeweiliger Balken aus Vergussmasse MC befindet; Auflöten des QFN-Gehäuses auf eine gedruckte Schaltung, - wobei Lötverbindungen entstehen und - wobei die jeweiligen Lötverbindungen der jeweiligen Teileckpins eines Eckpins die voreinander getrennt sind und die gleiche Orientierung haben, wie die jeweils direkt benachbarten Lötverbindungen der jeweils direkt benachbarten Anschluss-Pins; Optisches Inspizieren der Lötverbindungen der Teileckpins.
DE102021006590.5A 2021-07-26 2021-07-26 QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen infolge einer umlaufenden Einfräsung Pending DE102021006590A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102021006590.5A DE102021006590A1 (de) 2021-07-26 2021-07-26 QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen infolge einer umlaufenden Einfräsung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021006590.5A DE102021006590A1 (de) 2021-07-26 2021-07-26 QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen infolge einer umlaufenden Einfräsung

Publications (1)

Publication Number Publication Date
DE102021006590A1 true DE102021006590A1 (de) 2023-01-26

Family

ID=84784508

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021006590.5A Pending DE102021006590A1 (de) 2021-07-26 2021-07-26 QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen infolge einer umlaufenden Einfräsung

Country Status (1)

Country Link
DE (1) DE102021006590A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210151854A1 (en) 2015-11-03 2021-05-20 Amkor Technology Singapore Holding Pte. Ltd. Packaged electronic device having integrated antenna and locking structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210151854A1 (en) 2015-11-03 2021-05-20 Amkor Technology Singapore Holding Pte. Ltd. Packaged electronic device having integrated antenna and locking structure

Similar Documents

Publication Publication Date Title
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE4236625C2 (de) Halbleitervorrichtung mit LOC-Leiterrahmen und Verfahren zu ihrer Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE10257707A1 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE102014116379B4 (de) Leiterrahmenstreifen und verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE112015000210T5 (de) Halbleitervorrichtung
DE102014107729B4 (de) Dreidimensionaler Stapel einer mit Anschlüssen versehenen Packung und eines elektronischen Elements sowie Verfahren zur Herstellung eines solchen Stapels
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102021119340B3 (de) QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen
DE112020003122T5 (de) Elektronikbauteil und elektronikbauteil-montagestruktur
DE10200268A1 (de) Halbleitervorrichtung
DE4238402A1 (de)
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102017210901A1 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE102021006590A1 (de) QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen infolge einer umlaufenden Einfräsung
DE102021119341A1 (de) QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen
DE102013202904A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102014105367B4 (de) Pressmasse und Verfahren zum Verpacken von Halbleiterchips
DE10310536B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102016112390B4 (de) Lötpad und Verfahren zum Verbessern der Lötpadoberfläche

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102021119340

Country of ref document: DE