JP3883784B2 - 板状体および半導体装置の製造方法 - Google Patents

板状体および半導体装置の製造方法 Download PDF

Info

Publication number
JP3883784B2
JP3883784B2 JP2000152429A JP2000152429A JP3883784B2 JP 3883784 B2 JP3883784 B2 JP 3883784B2 JP 2000152429 A JP2000152429 A JP 2000152429A JP 2000152429 A JP2000152429 A JP 2000152429A JP 3883784 B2 JP3883784 B2 JP 3883784B2
Authority
JP
Japan
Prior art keywords
plate
semiconductor element
etching
conductive
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000152429A
Other languages
English (en)
Other versions
JP2001332649A (ja
Inventor
則明 坂本
義幸 小林
純次 阪本
茂明 真下
克実 大川
栄寿 前原
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000152429A priority Critical patent/JP3883784B2/ja
Priority to TW090103353A priority patent/TWI272707B/zh
Priority to CNB011116722A priority patent/CN1173400C/zh
Priority to KR10-2001-0009191A priority patent/KR100404062B1/ko
Priority to US09/809,917 priority patent/US6975022B2/en
Priority to EP01302530A priority patent/EP1160858A3/en
Publication of JP2001332649A publication Critical patent/JP2001332649A/ja
Priority to US10/854,946 priority patent/US7138296B2/en
Application granted granted Critical
Publication of JP3883784B2 publication Critical patent/JP3883784B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48744—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48755—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48769—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85469—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、板状体および半導体装置の製造方法に関するものであり、特にＢＧＡ（Ball Grid Array）構造の問題を解決するものである。
【０００２】
【従来の技術】
近年、ＩＣパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のＩＣパッケージとその実装概念が大きく変わろうとしている。詳細は、例えば電子材料（１９９８年９月号２２頁〜）の特集「ＣＳＰ技術とそれを支える実装材料・装置」で述べられている。
【０００３】
図１１は、フレキシブルシート５０をインターポーザー基板として採用するＢＧＡに関するものであり、図１１Ａは、平面図、図１１Ｂは、Ａ−Ａ線における断面図である。
【０００４】
このフレキシブルシート５０の上には、接着剤を介して銅箔パターン５１が貼り合わされている。このフレキシブルシート５０上には、ＩＣチップ５２が固着され、このＩＣチップ５２の周囲にボンディング用パッド５３が前記銅箔で形成されている。またこのボンディング用パッド５３と一体で形成される配線５４を介して半田ボール接続用パッド５５が形成され、この半田ボール接続用パッド５５に半田ボール５６が形成されている。
【０００５】
図１１Ａでは、フレキシブルシート５０が外側の実線で示され、太線の矩形がＩＣチップ５２である。図からも明らかなように、このＩＣチップ５２の周囲に形成されたボンディング用パッド群５３…の内側には、半田ボール接続用パッド群５５…マトリックス状に分散されて形成されている。
【０００６】
この半田ボール接続用パッド群５５…の裏側は、フレキシブルシート５０が加工されて開口部５７が設けられており、この開口部５７を介して半田ボール５６が形成されている。
【０００７】
【発明が解決しようとする課題】
前述したフレキシブルシート５０は、セラミック基板、プリント基板等と同様に基板として活用されるものであり、これら基板の中で最も薄くできる部材である。しかしフレキシブルシートの価格は、セラミック基板やプリント基板の価格から比べて高く、しかも開口部５７の加工費を含めるとＢＧＡのコストを大幅に上昇させてしまう問題があった。
【０００８】
また携帯機器に実装される半導体装置は、より薄型・軽量が望まれており、前述したＢＧＡも薄型・軽量が望まれていた。しかしＣｕ箔パターンを形成する工程、ＩＣチップ５２を搭載する工程、更には金属細線５８をボンディングする工程を考えると、フレキシブルシート５０は、支持基板として採用しなければならない部材であり、フレキシブルシート５０を無くすことは、製造方法から考えても不可能であった。
【０００９】
更には、Ｃｕ箔パターンは、フレキシブルシート５０の上に接着剤で貼り合わされており、このＣｕ箔パターンが変形したり剥がれたりする問題もあった。特にＩＣチップ５２のパッド数は、年々その数が増え、これをＢＧＡで実現しようとすれば、Ｃｕ箔パターンを微細化する必要がっあった。それにより配線５４、ボンディングパッド５３の接着面積が減少し、Ｃｕ箔パターンが変形したり剥がれたりする問題が更に発生する問題があった。
【００１０】
更に製造工程を考えると、半導体メーカーが、所定のパターンデータをフレキシブルシートメーカーに伝え、フレキシブルシートメーカーがパターン化してフレキシブルシートを製造し、この完成されたフレキシブルシートを半導体メーカーが購入するため、ＢＧＡを製造するまでに非常に時間がかかる問題があった。
従って、半導体メーカーは、前記ＢＧＡを短い納期でユーザーに納めることができない問題もあった。
【００１１】
またフレキシブルシート５０が介在するためＩＣチップ５２の放熱性が悪い問題もあった。
【００１２】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、平坦面から成る第１の表面と、前記第１の表面に対向して設けられ、平坦面から成る第２の表面とを有する金属から成るハーフエッチング用の板状体であり、前記第２の表面には、半導体素子搭載領域の外側に設けられるワイヤボンド用のボンディングパッド、前記半導体素子搭載領域の内側に設けられる電極、および前記ボンディングパッドと前記電極とを電気的に結び、前記半導体素子搭載領域の外側から内側に延在する配線とから成る導電パターンと実質同一のエッチングマスクが形成されることで解決するものである。
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【発明の実施の形態】
本発明は、半導体チップの周辺にボンディングパッドを配置し、このボンディングパッドと一体の配線を使って外部取り出し用電極をマトリックス状に分散させて配置させる半導体装置に関するものである。一般に外部取り出し用電極に半田ボールを取り付けるたものがＢＧＡと呼ばれているが、通常の半田付けで固着するものも含め、ここではＢＧＡ構造の半導体装置と呼ぶことにする。
板状体を説明する第１の実施の形態
図１Ａは、従来型のフレキシブルシートを採用したＢＧＡよりもその効果が優れ、より薄型のパッケージが実現できる板状体を示すものである。
【００４２】
この板状体１０は、図１Ａに示すように、従来のＢＧＡに於いて、フレキシブルシートに印刷される導電パターンが導電被膜１１で形成されたものである。
【００４３】
つまり、平坦面から成る第１の表面１２と、前記第１の表面１２に対向して設けられ、平坦面から成る第２の表面１３とを有する板状体１０であり、前記第２の表面１３には、半導体素子搭載領域１４の周辺に、第２のボンディングパッド１７と実質同一パターンの第１の導電被膜１１Ａが形成されている。この導電被膜１１Ａは、図３に於いて示された半導体素子１５上の第１のボンディングパッド１６に対応して設けられ、第２のボンディングパッド１７と実質同一パターンで形成されている。また前述した第２のボンディングパッド１７と一体で設けられた配線１８および外部取り出し用電極１９と実質同一パターンの第２の導電被膜１１Ｂ、第３の導電被膜１１Ｃが形成されている。尚、この導電被膜１１Ａ〜１１Ｃは、同一材料でも良いし、それぞれ異なる材料でも良い。ただし、導電被膜１１Ａ〜１１Ｃは、後の製造方法で判るように耐エッチングマスクとして有効な材料が選択され、且つ導電被膜１１Ａの表面は、ＡｕやＡｌから成る金属細線２０がボールボンディング法や超音波ボンディング法で実施できる材料が選択される。
【００４４】
【００４５】
この板状体１０は、図１Ｂの様に、前記導電被膜１１の代わりに、ホトレジスト等の耐エッチングマスクＭＳＫが形成されても良い。この場合、金属細線を使ったボンディングが可能なように、少なくとも第２のボンディングパッド１７に対応する部分に導電被膜２０が形成され、この導電被膜を含む全パターンが、ホトレジストＭＳＫで被覆される。
【００４６】
本発明の特徴は、前記板状体１０にある。後の説明から判るように、板状体１０の導電被膜１１またはホトレジストＭＳＫを介してハーフエッチングし、これに半導体素子１５を搭載し、絶縁性樹脂２１で封止する。そして、第２のボンディングパッド、配線１８および外部取り出し用電極１９から構成される導電パターン２２が分離されるまで、絶縁性樹脂２１の裏面に露出している板状体１０をエッチング、研磨または研削等で加工する。この製造方法を採用することにより、半導体装置は、半導体素子１５、導電パターン２２、この半導体素子１５および導電パターン２２を埋め込む絶縁性樹脂２１の３つの材料で構成することができる。そしてこの板状体１０は、最終的にＢＧＡ構造の半導体装置２３として機能させることができる。
【００４７】
本構造の最大の特徴は、ハーフエッチングできるように板状体１０の表面に導電被膜１１または耐エッチングマスクＭＳＫが形成されていることである。
【００４８】
一般に、エッチングは、縦方向にエッチングが進むにつれて、横方向にもエッチングが進む。例えば等方性エッチングの場合、この現象が顕著に現れ、縦方向のエッチング深さと横方向にエッチングされる長さは実質同一になる。また、異方性に於いて、横方向にエッチングされる長さは、等方性よりも非常に少ないが、前記横方向にエッチングされる。
【００４９】
例えば、図１１の示すＢＧＡ構造の半導体装置に於いて、フレキシブルシート５０上の導電パターン５３〜５５を形成する場合、貼り付けられたＣｕ箔の表から裏まで貫通するようにパターンを抜く必要がある。しかし導電パターンの間は、横方向にもエッチングされ、導電パターン２２と隣接する導電パターンとの間隔は、Ｃｕ箔厚との相関を持ち、ある限界の値よりも小さくすることができず、微細パターンの形成が難しかった。これはエッチング型のリードフレームを採用してＢＧＡ構造の半導体装置を実現する場合でも同様な現象が発生する。またプレスでリードフレームを抜く場合でも、リードフレームの厚みがほぼリードフレームパターンの最小間隔となり、微細パターンに限界があった。
【００５０】
しかし板状体１０に導電被膜１１または耐エッチングマスクＭＳＫを形成し、その後、微細パターン形成に適した深さにハーフエッチングすれば、横方向のエッチング量を抑制することができ、より微細の導電パターン２２を実現することができる。
【００５１】
例えば、２オンス（７０μｍ）の厚みの板状体１０に、パターニングされた導電被膜としてＮｉ、Ａｇ、ＡｕまたはＰｄ等の導電被膜１１を形成し、これをマスクにして完全に貫通するまでエッチングすると、導電パターンの間隔は、一番狭くしたもので、実質７０μｍとなってしまう。しかし導電被膜１１を耐エッチングマスクとして活用し、３５μｍの深さまで板状体１０をエッチングすれば、導電パターンの間隔は、実質３５μｍまで狭く加工することができる。つまり２倍の実装効率を実現できる訳である。この微細パターンは、板状体１０に対してハーフエッチングの深さが浅くなればなる程、より微細パターンが可能となる。
【００５２】
また本発明の板状体１０に於いて、エッチング設備、量産性、製造コストを考えるとウェットエッチングが好ましい。しかしウェットエッチングは、非異方性であり、横方向のエッチングが比較的多い。従って導電被膜１１や耐エッチングマスクＭＳＫを使ったハーフエッチングは、より微細な導電パターン２２の形成に優れる。
【００５３】
また本発明の板状体１０では、ハーフエッチングされた導電パターン２２は板状体１０と一体で成るため、板状体１０が固定されている限り、導電パターン２２がずれたり、反ったりすることは無くなる。従って、第２のボンディングパッド１７へのボンディングも安定してできる特徴を有する。
【００５４】
更に、前述したリードフレームで形成するＢＧＡ構造の半導体装置では、導電パターンを吊りリードで支持する必要があるが、本発明では不要である。よって、吊りリードとの交差を考えることなく、任意の位置に導電パターン２２を配置する事ができるようになり、導電パターン２２の設計が容易になるメリットを有する。
【００５５】
また板状体１０にガイド孔２４を設けると、金型に板状体１０を搭載する際に便利である。
【００５６】
このガイド孔２４は、ガイドピンと実質同一形状で、対応する位置に、導電被膜またはホトレジストで円形にパターニングされて、モールドの前に、このパターンに沿ってドリル、パンチングまたはエッチング等で開口しても良い。また前もって開口されたものを用意しても良い。このガイド孔２４に金型のガイドピンを挿入することで、位置精度の高いモールドが可能となる。
【００５７】
前述したように、導電パターン２２は、導電被膜１１または耐エッチングマスクＭＳＫを介してハーフエッチングされることにより現れ、これは、従来のフレキシブルシートまたは従来のリードフレームとして採用する事が可能となる。
【００５８】
半導体装置メーカーは、一般的に前工程と後工程に分かれて工場があり、本板状体１０を採用してモールドする後工程では、通常エッチング設備が設置されていない。従って導電被膜１１の成膜設備、エッチング設備を設置することにより、リードフレームを製造する金属材料メーカーから導電被膜１１または耐エッチングマスクＭＳＫが形成された板状体１０を購入する事で、半導体メーカーは、この板状体１０を用いたＢＧＡ構造の半導体装置２３の製造が可能となる。
【００５９】
尚、導電パターン２２は、図１Ｃに示すように、一端から他端まで実質一定の幅を持った配線の如き形状でも良い。また図１Ａ、図１Ｂのパッド１１Ａや電極１１Ｃを円形や矩形としたが、形状は任意である。
板状体を説明する第２の実施の形態
この板状体３０は、図２に示すように、前記導電被膜１１または耐エッチングマスクＭＳＫを介してハーフエッチングされ、導電パターン２２が凸状に形成されたものである。
【００６０】
つまり、平坦面から成る第１の表面１２と、所望の高さに形成された凸部３１を有し、前記第１の表面１２に対向して成る第２の表面１３とを有する板状体３０であり、
前記凸部３１は、半導体素子搭載領域１４の周囲に設けられた第２のボンディングパッド１７、この第２のボンディングパッドと一体の配線１８およびこの配線と一体の外部取り出し用電極１９を構成するものである。
【００６１】
本板状体３０は、第１の実施の形態で説明した板状体１０の構成、効果と、実質的に同一である。違いは、導電パターン２２がハーフエッチングされている点である。
【００６２】
よってここでは、ハーフエッチングされている点について述べる。つまり、半導体メーカー、特に後工程は、Ｃｕから成る板状体１０のメッキ設備、エッチング等のリソグラフィ設備を有していない。従ってハーフエッチングにより、凸部から成る導電パターン２２を有した板状体３０を購入すれば、板状体３０は、従来のリードフレームと同様の取り扱いが可能となり、後工程の既存の設備でＢＧＡ構造の半導体装置２３の製造が可能となる。
【００６３】
尚、凸部から成る導電パターン２２は、板状体１０をプレスしても可能である。プレスの場合は、第１の表面１２が飛び出すため、必要により第１の表面１２を研磨・研削等で平坦にする必要がある。
板状体を採用した半導体装置の製造方法を説明する第３の実施の形態
前述した板状体１０または３０を採用し、ＢＧＡ構造の半導体装置２３が製造されるまでを図１〜図４を採用して説明する。尚、図１Ａの板状体１０をハーフエッチングしたものが図２Ａであり、図１Ｂの板状体１０をハーフエッチングしたものが図２Ｂである。更に図１Ｃの板状体１０をハーフエッチングしたものが図２Ｃである。また図３以降は、図１Ａ、図２Ａを採用して製造したものとして説明している。
【００６４】
まず図１の様に板状体１０を用意する。この板状体１０は、第１の表面１２、第２の表面１３は、平坦であり、更に第２の表面１３に導電パターン２２が形取られた導電被膜１１またはホトレジスト等の耐エッチングマスクＭＳＫが形成されている。尚、図１Ａは、導電パターン２２の全面に導電被膜１１が形成され、導電被膜１１を斜線でハッチングした。また図１Ｂは、導電被膜１１の代わりにホトレジストＭＳＫを採用したものであり、ホトレジストＭＳＫは、少なくとも第２のボンディングパッド１７に対応する部分に形成された導電被膜１１Ａを被覆している。尚、ホトレジストＭＳＫは、点でハッチングした（以上、図１を参照）
続いて、前記導電被膜１１またはホトレジストＭＳＫを介して板状体１０をハーフエッチングする。エッチング深さは、板状体１０の厚みよりも浅い。尚、エッチングの深さが浅ければ浅いほど、微細パターンの形成が可能である。
【００６５】
そしてハーフエッチングすることにより、図２のように導電パターン２２が板状体１０の第２の表面１３に凸状に現れる。尚、板状体１０は、Ｃｕ材、Ａｌ材、Ｆｅ−Ｎｉ合金材、Ｃｕ−Ａｌの積層体、Ａｌ−Ｃｕ−Ａｌの積層体でも良い。特に、Ａｌ−Ｃｕ−Ａｌの積層体は、熱膨張係数の差により発生する反りを防止できる。
【００６６】
例えば、半導体メーカーに於いて、後工程にエッチング設備が有れば、リードフレームメーカーから図１の板状体１０を購入し、また後工程にエッチング設備が無ければ、ハーフエッチングされて導電パターンが凸状になった板状体３０を購入することで、以下の工程に移行することができる。（以上図２を参照）
続いて半導体素子搭載領域１４に半導体素子１５を固着し、半導体素子１５の第１のボンディングパッド１６と第２のボンディングパッド１７を電気的に接続する。図面では、半導体素子１５がフェィスアップで実装されるため、接続手段として金属細線２０が採用される。
【００６７】
このボンデイングに於いて、第２のボンディングパッド１７は板状体３０と一体であり、しかも板状体３０の裏面は、フラットである。そのため、板状体３０は、ボンディングマシーンのテーブルに面で当接される。従って板状体３０がボンディングテーブルに完全に固定されれば、第２のボンディングパッド１７は、位置ずれもなく、ボンディングエネルギーを効率よく金属細線２０と第２のボンディングパッド１７に伝えることができ、金属細線２０の接続強度を向上させることができる。ボンディングテーブルの固定は、例えば図９のように、テーブル全面に複数の真空吸引孔Ｖを設けることで可能となる。
【００６８】
また半導体素子１５と板状体３０の固着は、絶縁性接着剤３２を使って成され、放熱性を考慮して、酸化Ｓｉ、酸化Ａｌ等のフィラーがこの絶縁性接着剤３２に混入されても良い。
【００６９】
そして前記導電パターン、半導体素子５７、および接続手段を覆うように絶縁性樹脂２１が形成される。
【００７０】
例えば金型を用いて封止する場合、この段階でガイド孔２４が開口され、ここに金型のガイドピンを挿入する。板状体３０の第１の表面１２はフラットなため、下金型の面もフラットに形成される。絶縁性樹脂２１としては、熱可塑性、熱硬化性のどちらでも良い。
【００７１】
また、このモールドは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマー、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００７２】
本実施の形態では、絶縁性樹脂２１の厚さは、金属細線２０の頂部から上に約１００μｍが被覆されるように調整されている。この厚みは、半導体装置２３の強度を考慮して厚くすることも、薄くすることも可能である。
【００７３】
尚、注入に於いて、導電パターン２２は、シート状の板状体３０と一体で成るため、板状体３０のずれが無い限り、導電パターン２２の位置ずれは全くない。ここでも下金型と板状体３０裏面の固定は、真空吸引で実現できる。また金型に備えられた抑えピンを使用しても良い。
【００７４】
以上、絶縁性樹脂２１には、凸部３１として形成された導電パターン２２および半導体素子１５が埋め込まれ、凸部３１よりも下方の板状体３０が裏面から露出している。（以上図３を参照）
続いて、前記絶縁性樹脂２１の裏面に露出している板状体３０を取り除き、導電パターン２２を個々に分離する。
【００７５】
ここの分離工程は、色々な方法が考えられ、裏面をエッチングにより取り除いても良いし、研磨や研削で削り込んでも良い。また、両方を採用しても良い。例えば、絶縁性樹脂２１が露出するまで削り込んでいくと、板状体３０の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂２１に食い込んでしまう問題がある。そのため、絶縁性樹脂２１が露出する手前で、削り込みを停止し、その後は、エッチングにより導電パターン２２を分離すれば、導電パターン２２の間に位置する絶縁性樹脂２１に板状体３０の金属が食い込むこと無く形成できる。これにより、微細間隔の導電パターン２２同士の短絡を防止することができる。
【００７６】
またハーフエッチングでは、エッチング深さのバラツキにより、導電パターン２２の間の絶縁性樹脂２１に厚みのバラツキが発生する。そのため導電パターン２２を分離した後、研磨や研削で目標の厚みまで削り込むことで一定の厚みのパッケージを精度良く形成することができる。
【００７７】
そして半導体装置２３と成る１ユニットが複数形成されている場合は、この分離の工程の後に、個々の半導体装置２３としてダイシングする工程がある。このダイシングラインを図面では太い点線で示した。
【００７８】
ここではダイシング装置を採用して個々に分離しているが、チョコレートブレークでも、プレスやカットでも可能である。
【００７９】
尚、裏面に露出している導電パターン２２は、図４Ｂの如く、絶縁性樹脂Ｒでカバーし、外部取り出し用電極１９に対応する部分を露出させても良い。またこの露出した外部取り出し用電極１９は、実装基板との接続構造が考慮され、半田ボール等の導電ボールの装着、半田等のロウ材またはＡｇペースト等の導電ペーストの被覆、異方性導電性樹脂の塗布等の接続手段が選択される。
【００８０】
また図４Ｃでは、外部取り出し用電極１９に形成されたホトレジストを介してエッチングを行い、外部取り出し用電極１９を凸状にしたものである。そして外部取り出し用電極１９が露出するように絶縁性樹脂Ｒを被覆したものである。
【００８１】
図４Ｂ、図４Ｃの様に、裏面に絶縁性樹脂Ｒをコートすることで、この下層には実装基板側の配線を通過させることができる。（以上図４を参照）
以上の製造方法により複数の導電パターン２２、半導体素子１５および絶縁性樹脂２１の３要素で、軽薄短小のＢＧＡ構造の半導体装置が実現できる。
【００８２】
次に、以上の製造方法により発生する効果を説明する。
【００８３】
まず第１に、導電パターン２２は、ハーフエッチングされ、板状体３０と一体となって支持されているため、支持基板として用いたフレキシブルシートを無くすことができた。
【００８４】
第２に、板状体３０は、ハーフエッチングされて凸部となった導電パターン２２が形成されるため、導電パターン２２の微細化が可能となった。従って導電パターン２２の幅、導電パターン２２の間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できた。
【００８５】
第３に、前記３要素で構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の半導体装置２３が実現できた。
【００８６】
第４に、第２のボンディングパッド１７、配線１８および外部取り出し用電極１９は、ハーフエッチングで凸部と成って形成され、個別分離は封止の後に行われるため、リードフレームで採用されるようなタイバー、吊りリードは不要となり、パターン設計がしやすくなった。
【００８７】
尚、このＢＧＡ構造の半導体装置には、１つの半導体素子しか実装されていないが、複数個実装しても良い。
板状体を説明する第４の実施の形態
図５は、第１の実施の形態と同様に、導電被膜１１により導電パターン２２が形成された板状体１０を示すものである。尚、導電被膜１１の代わりにホトレジスト等の耐エッチングマスクを形成しても良い。この場合、ボンディングパッドに対応する部分には導電被膜が形成され、導電被膜も含めてホトレジストによるパターンが形成される。
【００８８】
図５のパターンは、図１をより具体化したものものであり、具体的には、点線で囲まれた導電パターンで一つの半導体装置となるパターンユニット３４がマトリックス状に形成され、これを囲むように金型当接領域３５がリング状に所定の幅を持って形成されている。つまり図５のパターンは、一つのキャビティ内に形成される導電パターンを示したものである。
【００８９】
この金型当接領域３５の内側には、位置合わせマーク３６、３７が設けられている。合わせマーク３６Ａと３７Ａを結ぶラインは、横方向のダイシングラインを示し、また合わせマーク３６Ｂと３７Ｂを結ぶラインは、縦方向のダイシングラインを示す。また各合わせマークは、少なくとも１本の短い直線で形成され、この直線を基準にして、ダイシング装置のブレードの向きが調整される。ここで合わせマークは、ブレードが所望の精度で削れるように、所望の間隔（マージン）が設けられ、二本の直線で構成されている。
【００９０】
更に前述した金型当接領域３５の外側には、ガイド孔を形成するための第１のパターン３８、第２のパターン３９が形成されている。第２のパターン３９の十の字は、ガイド孔をドリルで形成する際のセンタリングマークである。またこのパターンを形成せずに、予め第１のパターンと同一形状のガイド孔が設けられていても良い。
【００９１】
以上、ダイシングラインのマーク、金型当接領域３５を除くと第１の実施の形態と同一であるため、本実施の形態の特徴や効果は、省略する。
板状体を説明する第５の実施の形態
本板状体３０は、図６に示す形状であり、第４の実施の形態に示した導電被膜１１またはホトレジスト等の耐エッチングマスクを介してハーフエッチングされ、凸部３１を有するものである。尚、第１の合わせマーク３８、第２の合わせマーク３９もハーフエッチングにより凸状に形成しても良い。
【００９２】
本板状体３０は、従来のリードフレーム、例えばＳＩＰ、ＤＩＰ、ＱＩＰ等と同様な扱いができるものである。
【００９３】
つまり平坦面から成る第１の表面１２と、所望の高さに形成された凸部３１を有し、前記第１の表面１２に対向して成る第２の表面１３とを有する板状体３０から成り、
前記凸部３１は、半導体素子搭載領域の周辺に設けられた第２のボンディングパッド１７、この第２のボンディングパッド１７と一体の配線１８および配線１８と一体の外部取り出し用電極１９を構成して成る。
【００９４】
本板状体３０は、各パターンがハーフエッチングされた状態であり、このまま半導体素子の固着、電気的接続、封止が可能となるものであり、後工程の既存の設備で製造が可能となる特徴を有するものである。
尚、効果は第１の実施の形態、第４の実施の形態で説明しているのでここでは省略をする。
半導体装置の製造方法を説明する第６の実施の形態
次に図５〜図９を使って製造方法について説明する。
【００９５】
まず図５の如く、板状体１０を用意する。この板状体１０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成るシート状の導電箔、Ｃｕ−Ａｌの積層体、Ａｌ−Ｃｕ−Ａｌの積層体等が採用される。そしてこの板状体１０の表面には、第２のボンディングパッド１７、配線１８、外部取り出し用電極１９、金型当接領域３５、合わせマーク３６、３７、パターン３８、３９が導電皮膜１１またはホトレジスト等の耐エッチングマスクにより形成されている。
【００９６】
板状体１０として採用される導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。（以上図５を参照）
続いて、第２のボンディングパッド１７、配線１８、外部取り出し用電極１９、金型当接領域３５、合わせマーク３６、３７、パターン３８、３９となる領域を除いた板状体１０を板状体１０の厚さよりも浅く除去する工程がある。
【００９７】
ここでは、導電被膜１１またはホトレジストを耐エッチングマスクとして使用し、前記分離溝４０が板状体１０の厚みよりも浅く形成される。
【００９８】
本製造方法ではウェットエッチングまたはドライエッチングで、非異方性的にエッチングされ、その側面は、粗面となり、しかも湾曲となる特徴を有する。
【００９９】
ウェットエッチングの場合、エッチャントは、一般的に塩化第二鉄または塩化第二銅が採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントがシャワーリングされる。
【０１００】
特にエッチングマスクとなる導電被膜１１またはホトレジストの直下は、横方向のエッチングが進みづらく、それより深い部分が横方向にエッチングされる。そのため分離溝４０の一側面から上方に向かうにつれて、その位置に対応する開口部の開口径が小さくなるので、逆テーパー構造となり、アンカー構造を有する構造となる。またシャワーリングを採用することで、深さ方向に向かいエッチングが進み、横方向のエッチングは抑制されるため、このアンカー構造が顕著に現れる。
【０１０１】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【０１０２】
また導電被膜として考えられる材料は、Ｎｉ、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ボンディングパッドとしてそのまま活用できる特徴を有する。
【０１０３】
例えばＡｇ、Ａｕの導電被膜にはＡｕ細線が接着できる。またＮｉは、Ａｌ線と超音波ボンディングを可能とする。従ってこれらの導電被膜をそのままボンディングパッドとして活用できるメリットを有する。
【０１０４】
もちろんここでは、異方性エッチングにより凸部を形成しても良い。（以上図６を参照）
続いて、図７の如く、半導体素子搭載領域１４に半導体素子１５を実装する工程がある。
【０１０５】
半導体素子１５としては、トランジスタ、ダイオード、ＩＣチップ等である。
【０１０６】
ここでは、ベアのＩＣチップ１５が絶縁性接着剤３２により固着され、ＩＣチップ１５上の第１のボンディングパッド１６と第２のボンディングパッド１７が熱圧着によるボールボンディングあるいは超音波によるウェッヂボンデイング等で固着される金属細線２０を介して接続される。
【０１０７】
また図に示す第２のボンディングパッド１７は、そのサイズが非常に小さいが、板状体３０と一体である。よってボンディングツールのエネルギーをボンディングパッド１７に伝えることができ、ボンディング性か向上する。またボンディング後の金属細線のカットに於いて、金属細線をプルカットする場合がある。この時は、第２のボンディングパッド１７が板状体３０と一体で成るため、ボンディングパッド１７が浮いたりする現象を無くせ、プルカット性も向上する。（以上図７を参照）
更に、図８に示すように、分離溝４０に絶縁性樹脂２１を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマ、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【０１０８】
本実施の形態では、絶縁性樹脂２１の厚さは、金属細線２０の頂部から上に約１００μｍが被覆されるように調整されている。この厚みは、半導体装置の強度を考慮して厚くすることも、薄くすることも可能である。
【０１０９】
本工程の特徴は、絶縁性樹脂２１を被覆し、硬化するまでは、板状体３０が支持基板となることである。従来のＢＧＡでは、フレキシブルシートの支持基板が必要であるが、本発明では、不要となる。
【０１１０】
更には、湾曲構造を持った分離溝４０に絶縁性樹脂２１が充填されるため、この部分でアンカー効果が発生し、絶縁性樹脂２１から前記導電パターン２２が剥がれにくくなる。
【０１１１】
尚、ここの絶縁性樹脂２１を被覆する前に、例えば半導体チップや金属細線の接続部を保護するためにシリコーン樹脂等をポッティングしても良い。
【０１１２】
図９は、このモールド方法を図示したものである。図９Ａは、金型１００内のキャビティー１０１内に絶縁性樹脂２１が充填された状態を示す断面図である。板状体３０の裏面は、下金型１００Ａに当接しており、上金型１００Ｂは、金型当接領域で当接していることが判る。尚、符号Ｖは真空吸引孔である。図９Ｂは、下金型１００Ａに、板状体３０が装着された状態を示している。符号１０２が下金型１００Ａに取り付けられたガイドピンであり、板状体３０に開口されたガイド孔を介してガイドピン１０２が顔を出している。
【０１１３】
図９Ｃは、金型に形成されるキャビティ１０１、ランナー１０３およびポット１０４の関係を説明する図である。図のように、キャビティ１０１が横方向に数個配列され、一つのフレームで数多くの半導体装置が取れるように設計されている。点線で示す符号１０５は、板状体の配置領域を示し、例えば図１０のような板状体１０６が従来のリードフレームと同様な扱いで装着される。これは、図６の板状体３０が複数一体で形成されたものである。この板状体で製造される半導体装置自身は、サイズが小さく、しかも一つのキャビティ内で多数個取りが可能であり、大量生産が可能となり、製造コストの低減につながる特徴を有する。（以上図８、図９を参照）
続いて、金型１００から封止済みの板状体３０を取り出し、絶縁性樹脂２１の裏面に露出する板状体３０を取り除き、導電パターン２２を分離する工程がある。
【０１１４】
【０１１５】
【０１１６】
そして最後に、このモールド体をダイシングテーブルに配置し、合わせマーク３６、３７を基準にしてブレードの位置を調整し、点線で示すラインに沿ってダイシングし、半導体装置として完成する。
【０１１７】
【０１１８】
【０１１９】
【０１２０】
【０１２１】
【０１２２】
【０１２３】
【０１２４】
【０１２５】
【０１２６】
【発明の効果】
以上の説明から明らかなように、本発明の板状体は、導電被膜またはホトレジストを介して導電パターンをハーフエッチングできる構造を有する。更には板状体を表から裏まで、プレスやエッチングで抜かず、途中で止め導電パターンとして構成することもできる。このハーフエッチングが採用できる構造により、導電パターンの間隔を狭める事ができ、より微細なＢＧＡ構造の半導体装置用のパターンが可能となる。また第２のボンディングパッド、配線および外部取り出し用電極は板状体と一体で構成されるため、変形や反り等を抑制することができる。更には、絶縁性樹脂を封止して完全に固定した後、板状体の裏面を研磨やエッチングする事で導電パターンの分離が可能となり、位置ずれも無く所定の位置に導電パターンを配置することができる。しかもＢＧＡ構造の半導体装置に必要となる配線も何ら変形無く配置することができる。
【０１２７】
また樹脂封止領域内に、導電パターン全域が配置されることで、従来型のリードフレームから発生したバリをなくすことができる。
【０１２８】
またガイドピンと同一のパターンが形成されていることにより、絶縁性樹脂で封止する際に、ガイドピンとして開口させることができる。また前もってガイドピンを開口させておくことにより、封止用の金型のガイドピンに板状体をセットすることができ、位置精度の高い樹脂封止が可能となる。
【０１２９】
また板状体をＣｕを主材料で構成し、導電被膜をＮｉ、Ａｇ、ＡｕまたはＰｄ等で構成すると、導電被膜をエッチングマスクとして活用することができ、更には、ハーフエッチングした際、その側面を湾曲構造にしたり、導電パターンの表面に導電被膜によるひさしを形成することができ、アンカー効果を持たせた構造とすることができる。従って絶縁性樹脂の裏面に位置する導電パターンの抜け、反りを防止することができる。
【０１３０】
また板状体で製造される半導体装置は、半導体素子、導電パターンおよび絶縁性樹脂の必要最小限で構成され、資源に無駄のない半導体装置となる。よってコストを大幅に低減できる半導体装置を実現できる。またフレキシブルシート等の支持基板を採用しないため、支持基板の熱抵抗が無くなり、半導体素子の放熱性が向上される。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された半導体装置を実現できる。
【０１３１】
また導電パターンの裏面を絶縁性樹脂から露出しているため、導電パターンの裏面が直ちに外部との接続に供することができ、従来構造のフレキシブルシートの如くスルーホール等の加工を不要にできる利点を有する。
【０１３２】
また本半導体装置は、分離溝の表面と導電パターンの表面は、実質一致している平坦な表面を有する構造となっており、狭ピッチＱＦＰ等を実装基板に実装しても、半導体装置自身をそのまま水平に移動できるので、外部取り出し用電極のずれの修正が極めて容易となる。
【０１３３】
また導電パターンの側面が湾曲構造をしており、更には表面にひさしが形成できる。よってアンカー効果を発生させることができ、導電パターンの反り、抜けを防止することができる。
【０１３４】
また、絶縁性樹脂の被着時まで板状体で全体を支持し、導電パターンの分離、ダイシングは絶縁性樹脂が支持基板となる。従って、従来例で説明した如く、支持基板が要らなくなり、コスト的にも安価にできるメリットを有する。
【図面の簡単な説明】
【図１】 本発明の板状体を説明する図である。
【図２】 本発明の板状体を説明する図である。
【図３】 本発明の板状体を採用した半導体装置の製造方法を説明する図である。
【図４】 本発明の板状体を採用した半導体装置の製造方法を説明する図である。
【図５】 本発明の板状体を説明する図である。
【図６】 本発明の板状体を説明する図である。
【図７】 本発明の板状体を採用した半導体装置の製造方法を説明する図である。
【図８】 本発明の板状体を採用した半導体装置の製造方法を説明する図である。
【図９】 本発明の板状体を採用した半導体装置の製造方法を説明する図である。
【図１０】 板状体をリードフレームとして採用した図である。
【図１１】 従来のＢＧＡ構造の半導体装置を説明する図である。
【符号の説明】
１０ 板状体
１１ 導電被膜
１２ 第１の表面
１３ 第２の表面
１４ 半導体素子搭載領域
１５ 半導体素子
１６ 第１のボンディングパッド
１７ 第２のボンディングパッド
１８ 配線
１９ 外部取り出し用電極
２０ 金属細線
２１ 絶縁性樹脂
２２ 導電パターン
２３ 半導体装置

Claims (13)

  1. 平坦面から成る第１の表面と、前記第１の表面に対向して設けられ、平坦面から成る第２の表面とを有する金属から成るハーフエッチング用の板状体であり、
    前記第２の表面には、半導体素子搭載領域の外側に設けられるワイヤボンド用のボンディングパッド、前記半導体素子搭載領域の内側に設けられる電極、および前記ボンディングパッドと前記電極とを電気的に結び、前記半導体素子搭載領域の外側から内側に延在する配線とから成る導電パターンと実質同一のエッチングマスクが形成されることを特徴とした板状体。
  2. 前記エッチングマスクはホトレジストまたは導電被膜であることを特徴とする請求項１記載の板状体。
  3. 前記板状体は、導電箔で成り、前記導電被膜は、前記導電箔の材料とは異なる材料より成ることを特徴とした請求項２に記載の板状体。
  4. 前記導電被膜は、Ｎｉ、Ａｕ、ＡｇまたはＰｄから成ることを特徴とした請求項２記載の板状体。
  5. 前記板状体の相対向する側辺には、ガイドピンと同一のパターンまたは前記ガイドピンが挿入されるガイド孔が形成されることを特徴とした請求項１記載の板状体。
  6. 前記板状体は、Ｃｕ、Ａｌ、Ｆｅ−Ｎｉ合金、Ｃｕ−Ａｌの積層体またはＡｌ−Ｃｕ−Ａｌの積層体から成ることを特徴とした請求項１記載の板状体。
  7. 前記板状体には、前記エッチングマスクから成る所定のパターンがマトリックス状に配置されることを特徴とした請求項１記載の板状体。
  8. 前記所定のパターンを囲むように金型当接領域が形成されることを特徴とする請求項７記載の板状体。
  9. 前記ボンディングパッドの周囲には、ダイシングの工程で用いられる合わせマークが形成されることを特徴とする請求項1記載の板状体。
  10. 半導体素子搭載領域の外側に設けられるワイヤボンド用のボンディングパッド、前記半導体素子搭載領域の内側に設けられる電極および前記ボンディングパッドと前記電極とを電気的に結ぶ配線とから成る導電パターンと実質同一のエッチングマスクを表面に有する金属から成る板状体を用意する工程と、
    前記エッチングマスクを用いてハーフエッチングによりパターニングされた凸部を形成する工程と、
    前記半導体素子搭載領域に半導体素子を搭載するとともに、前記ボンディングパッドと前記半導体素子とをワイヤにより電気的に接続する工程と、
    前記半導体素子が覆われるように前記板状体の表面を絶縁性樹脂にて封止する工程と、
    前記板状体を裏面から除去することにより、前記凸部をそれぞれ分離する工程とを具備することを特徴する半導体装置の製造方法。
  11. 前記板状体の裏面は平坦面であり、前記絶縁性樹脂にて封止する工程で用いる下金型に当接されることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記下金型の当接領域は、真空吸引手段が分散されて配置されることを特徴とした請求項１１に記載の半導体装置の製造方法。
  13. 前記ボンディングパッドの周囲には、ダイシングの工程で用いられる合わせマークが形成されることを特徴とする請求項１０記載の半導体装置の製造方法。
JP2000152429A 2000-05-24 2000-05-24 板状体および半導体装置の製造方法 Expired - Lifetime JP3883784B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000152429A JP3883784B2 (ja) 2000-05-24 2000-05-24 板状体および半導体装置の製造方法
TW090103353A TWI272707B (en) 2000-05-24 2001-02-15 Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof
CNB011116722A CN1173400C (zh) 2000-05-24 2001-02-15 板状体和半导体器件的制造方法
KR10-2001-0009191A KR100404062B1 (ko) 2000-05-24 2001-02-23 판상체 및 반도체 장치의 제조 방법
US09/809,917 US6975022B2 (en) 2000-05-24 2001-03-16 Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof
EP01302530A EP1160858A3 (en) 2000-05-24 2001-03-20 A board for manufacturing a bga and method of manufacturing semiconductor device using thereof
US10/854,946 US7138296B2 (en) 2000-05-24 2004-05-26 Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000152429A JP3883784B2 (ja) 2000-05-24 2000-05-24 板状体および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004205026A Division JP4751585B2 (ja) 2004-07-12 2004-07-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001332649A JP2001332649A (ja) 2001-11-30
JP3883784B2 true JP3883784B2 (ja) 2007-02-21

Family

ID=18657855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000152429A Expired - Lifetime JP3883784B2 (ja) 2000-05-24 2000-05-24 板状体および半導体装置の製造方法

Country Status (6)

Country Link
US (2) US6975022B2 (ja)
EP (1) EP1160858A3 (ja)
JP (1) JP3883784B2 (ja)
KR (1) KR100404062B1 (ja)
CN (1) CN1173400C (ja)
TW (1) TWI272707B (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761662B2 (ja) * 2001-07-17 2011-08-31 三洋電機株式会社 回路装置の製造方法
US7001798B2 (en) * 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
JP2003243435A (ja) 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
AU2003214579A1 (en) 2002-04-11 2003-10-20 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
KR20040105855A (ko) * 2002-04-11 2004-12-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전자 장치 및 전자 장치의 제조 방법
US6777265B2 (en) * 2002-04-29 2004-08-17 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
DE602004031422D1 (de) * 2003-06-18 2011-03-31 Nxp Bv Verfahren zur herstellung einer halbleitervorrichtung mit einem leiterrahmen und vorrichtung hierzu
EP1654753A4 (en) * 2003-08-14 2009-01-21 Advanced Interconnect Tech Ltd SEMICONDUCTOR APPARATUS HOUSING AND METHOD OF MANUFACTURING THE SAME
JP4488733B2 (ja) * 2003-12-24 2010-06-23 三洋電機株式会社 回路基板の製造方法および混成集積回路装置の製造方法。
US7122406B1 (en) * 2004-01-02 2006-10-17 Gem Services, Inc. Semiconductor device package diepad having features formed by electroplating
TW200530655A (en) * 2004-03-05 2005-09-16 Toppoly Optoelectronics Corp Display panel, lead pad structure, lead pad array structure and method of fabricating the same
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP4353853B2 (ja) * 2004-05-20 2009-10-28 三洋電機株式会社 回路装置の製造方法および板状体
WO2005114730A1 (ja) * 2004-05-20 2005-12-01 Spansion Llc 半導体装置の製造方法および半導体装置
TWI245392B (en) * 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadless semiconductor package and method for manufacturing the same
KR100585150B1 (ko) * 2004-07-01 2006-05-30 삼성전자주식회사 신호 전달 특성을 개선시킨 반도체 장치
US7095096B1 (en) * 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
TWI249214B (en) * 2004-11-12 2006-02-11 Advanced Semiconductor Eng Assembly process
EP1659628A1 (en) * 2004-11-23 2006-05-24 Optium Care International Tech. Inc. High lead density electronic device
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
US7245009B2 (en) * 2005-06-29 2007-07-17 Motorola, Inc. Hermetic cavity package
US7772681B2 (en) 2005-06-30 2010-08-10 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
CN1945822B (zh) * 2005-10-07 2012-05-23 日立麦克赛尔株式会社 半导体器件、半导体模块及半导体模块的制造方法
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
US20070138240A1 (en) * 2005-12-15 2007-06-21 Aleksandra Djordjevic Method for forming leadframe assemblies
US7598122B1 (en) * 2006-03-08 2009-10-06 National Semiconductor Corporation Die attach method and microarray leadframe structure
KR100744146B1 (ko) 2006-08-08 2007-08-01 삼성전자주식회사 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
WO2008057770A2 (en) * 2006-10-27 2008-05-15 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
WO2008057744A2 (en) * 2006-11-01 2008-05-15 Sensorcon, Inc. Sensors and methods of making the same
JP4956173B2 (ja) * 2006-12-19 2012-06-20 新光電気工業株式会社 フリップチップ実装用基板
EP2137763A2 (en) 2007-04-10 2009-12-30 Nxp B.V. Package, method of manufacturing a package and frame
US20080265445A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same
GB0721927D0 (en) * 2007-11-08 2007-12-19 Cambridge Silicon Radio Ltd Chip packaging
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
US8120152B2 (en) 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
TWI414048B (zh) * 2008-11-07 2013-11-01 Advanpack Solutions Pte Ltd 半導體封裝件與其製造方法
US7986048B2 (en) * 2009-02-18 2011-07-26 Stats Chippac Ltd. Package-on-package system with through vias and method of manufacture thereof
EP2248161B1 (en) * 2009-03-06 2019-05-01 Kaixin Inc. Leadless integrated circuit package having high density contacts
US8531022B2 (en) * 2009-03-06 2013-09-10 Atmel Corporation Routable array metal integrated circuit package
KR101753416B1 (ko) 2009-04-03 2017-07-19 카이씬, 인코포레이티드 Ｉｃ 패키지용 리드프레임 및 제조방법
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US20100314728A1 (en) * 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof
US9362138B2 (en) 2009-09-02 2016-06-07 Kaixin, Inc. IC package and method for manufacturing the same
JP2013138261A (ja) * 2009-09-29 2013-07-11 Renesas Electronics Corp 半導体装置
JP5271949B2 (ja) 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8455304B2 (en) 2010-07-30 2013-06-04 Atmel Corporation Routable array metal integrated circuit package fabricated using partial etching process
CN101923910B (zh) * 2010-09-10 2012-08-15 中南大学 一种高温抗蚀导电复合材料
JP5940257B2 (ja) * 2011-08-01 2016-06-29 株式会社三井ハイテック リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置
KR101374145B1 (ko) * 2012-04-19 2014-03-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US20140145320A1 (en) * 2012-11-29 2014-05-29 Cambridge Silicon Radio Limited Die package
US8987922B2 (en) 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
JP6430170B2 (ja) * 2014-08-12 2018-11-28 Ｔｏｗａ株式会社 切断装置及び切断方法並びに吸着機構及びこれを用いる装置
KR101665242B1 (ko) 2015-03-20 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
JP6380805B2 (ja) * 2015-04-07 2018-08-29 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及びそれらの製造方法
TWI623247B (zh) * 2015-06-25 2018-05-01 Wafer Mems Co Ltd Mass production method of preform of passive component
CN110077657B (zh) * 2018-01-26 2021-03-09 致伸科技股份有限公司 指纹辨识模块包装方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052050A (ja) * 1983-08-31 1985-03-23 Dainippon Printing Co Ltd リ−ドフレ−ムの製造方法
JPS6454749A (en) * 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP2781019B2 (ja) * 1989-09-06 1998-07-30 新光電気工業株式会社 半導体装置およびその製造方法
KR100437437B1 (ko) 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 반도체 패키지의 제조법 및 반도체 패키지
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JPH09312355A (ja) * 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JP3538290B2 (ja) * 1997-01-09 2004-06-14 株式会社ルネサステクノロジ 配線部材およびこれを有するリードフレーム
WO1998037742A1 (en) * 1997-02-18 1998-08-27 Koninklijke Philips Electronics N.V. Method of providing a synthetic resin capping layer on a printed circuit
JP3877401B2 (ja) 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JPH10340925A (ja) 1997-06-09 1998-12-22 Matsushita Electron Corp 半導体装置およびその製造方法
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JPH1174411A (ja) * 1997-08-29 1999-03-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材
JP3521758B2 (ja) 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
JPH11163024A (ja) 1997-11-28 1999-06-18 Sumitomo Metal Mining Co Ltd 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JPH11251505A (ja) * 1998-03-04 1999-09-17 Matsushita Electron Corp 半導体装置及びその製造方法
JP3445930B2 (ja) * 1998-03-12 2003-09-16 松下電器産業株式会社 樹脂封止型半導体装置
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2000099678A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd Ｉｃカード及びその製造方法
JP3503502B2 (ja) * 1998-11-11 2004-03-08 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP2001068586A (ja) * 1999-08-25 2001-03-16 Fujitsu Ltd 半導体装置
US6247229B1 (en) * 1999-08-25 2001-06-19 Ankor Technology, Inc. Method of forming an integrated circuit device package using a plastic tape as a base
CN1265451C (zh) * 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6348726B1 (en) * 2001-01-18 2002-02-19 National Semiconductor Corporation Multi row leadless leadframe package

Also Published As

Publication number Publication date
JP2001332649A (ja) 2001-11-30
US20010045625A1 (en) 2001-11-29
EP1160858A2 (en) 2001-12-05
US6975022B2 (en) 2005-12-13
TWI272707B (en) 2007-02-01
KR100404062B1 (ko) 2003-11-03
US7138296B2 (en) 2006-11-21
EP1160858A3 (en) 2004-04-28
KR20010107535A (ko) 2001-12-07
CN1173400C (zh) 2004-10-27
CN1325136A (zh) 2001-12-05
US20040214374A1 (en) 2004-10-28

Similar Documents

Publication Publication Date Title
JP3883784B2 (ja) 板状体および半導体装置の製造方法
US6909178B2 (en) Semiconductor device and method of manufacturing the same
US6462418B2 (en) Semiconductor device having improved heat radiation
US6548328B1 (en) Circuit device and manufacturing method of circuit device
JP3778773B2 (ja) 板状体および半導体装置の製造方法
US20040164430A1 (en) Circuit device and method of manufacture thereof
JP4679000B2 (ja) 板状体
JP2002076182A (ja) 回路装置の製造方法
JP3643743B2 (ja) 実装基板
KR100381349B1 (ko) 판형체, 리드 프레임 및 반도체 장치의 제조 방법
JP4751585B2 (ja) 半導体装置の製造方法
JP5264640B2 (ja) 積層型半導体装置及びその製造方法
JP3600137B2 (ja) 回路装置の製造方法
JP4748892B2 (ja) 回路装置の製造方法
JP3778783B2 (ja) 回路装置およびその製造方法
JP3600134B2 (ja) 回路装置の製造方法
JP2005045270A (ja) 回路装置の製造方法
JP2005072622A (ja) 実装基板の製造方法および電子回路素子の実装方法
JP2001257242A (ja) ターミナルランドフィルムおよびその製造方法とそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002076171A (ja) 回路装置の製造方法
JP2003031734A (ja) 回路装置およびその製造方法
JP2003077947A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041228

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061115

R151 Written notification of patent or utility model registration

Ref document number: 3883784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term