KR100585150B1 - 신호 전달 특성을 개선시킨 반도체 장치 - Google Patents

신호 전달 특성을 개선시킨 반도체 장치 Download PDF

Info

Publication number
KR100585150B1
KR100585150B1 KR1020040051005A KR20040051005A KR100585150B1 KR 100585150 B1 KR100585150 B1 KR 100585150B1 KR 1020040051005 A KR1020040051005 A KR 1020040051005A KR 20040051005 A KR20040051005 A KR 20040051005A KR 100585150 B1 KR100585150 B1 KR 100585150B1
Authority
KR
South Korea
Prior art keywords
connection pads
chip
semiconductor chip
substrate
pads
Prior art date
Application number
KR1020040051005A
Other languages
English (en)
Other versions
KR20060002095A (ko
Inventor
최정환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040051005A priority Critical patent/KR100585150B1/ko
Priority to US11/169,393 priority patent/US20070001316A1/en
Publication of KR20060002095A publication Critical patent/KR20060002095A/ko
Application granted granted Critical
Publication of KR100585150B1 publication Critical patent/KR100585150B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

신호 전달 특성을 개선시킨 반도체 장치가 개시된다. 본 발명의 실시예에 따른 반도체 장치는 기판 및 반도체 칩을 구비한다. 기판은 윗면의 중앙에는 연결 패드들이 배치되고 아랫면에는 볼들이 장착되는 기판으로서, 상기 연결 패드들이 장착되는 부분에 대응되는 아랫면 부분에는 상기 볼들이 장착되지 아니한다. 반도체 칩은 상기 기판의 윗면에 아랫면이 장착되는 반도체 칩으로서, 칩 패드들이 상기 연결 패드들에 인접한 상기 반도체 칩의 윗면 부분에만 에지 패드 구조로 장착된다. 상기 연결 패드들은 대응되는 상기 칩 패드들에 본딩 와이어(bonding wire)를 통하여 연결된다. 상기 반도체 칩은 상기 기판의 크기의 1/2 보다 작다. 상기 칩 패드들은 상기 연결 패드들이 배치된 방향과 동일한 방향으로 배치된다. 상기 연결 패드들은 상기 기판의 중앙에 일렬 또는 이 열 이상으로 배치된다. 상기 칩 패드들은 상기 반도체 칩의 윗면에 일렬 또는 이 열 이상으로 배치된다. 상기 연결 패드들에 의하여 상기 기판의 윗면이 두 부분으로 나뉘고, 상기 반도체 칩은 상기 두 부분 중 한 부분에 장착된다. 본 발명에 따른 반도체 장치는 센터 볼들(center balls)이 제거된(depopulated) 패키지 구조에서 반도체 칩의 사이즈가 줄어들어도 본딩 와이어의 길이를 일정하게 유지하여 신호 특성 저하를 방지하고 반도체 칩의 집적도를 높일 수 있는 장점이 있다.

Description

신호 전달 특성을 개선시킨 반도체 장치{Semiconductor device capable of improving signal transmission characteristics}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1(A)는 일반적인 볼 그리드 어레이(BGA:Ball Grid Array) 패키지의 구조 반도체 장치를 설명하는 도면이다.
도 1(A)는 다른 일반적인 BGA 패키지 구조의 반도체 장치를 설명하는 도면이다.
도 2는 도 1(A)의 반도체 장치를 옆에서 본 측면도이다.
도 3은 또 다른 일반적인 BGA 패키지 구조의 반도체 장치를 설명하는 도면이다.
도 4는 도 3의 반도체 장치를 옆에서 본 측면도이다.
도 5(A)는 본 발명의 실시예에 따른 반도체 장치의 구조를 설명하는 도면이다.
도 5(B)는 도 5(A)의 반도체 장치를 옆에서 본 측면도이다.
도 6(A)는 본 발명의 다른 실시예에 따른 반도체 장치의 구조를 설명하는 도면이다.
도 6(B)는 도 6(A)의 반도체 장치를 옆에서 본 측면도이다.
도 7(A)는 본 발명의 다른 실시예에 따른 반도체 장치의 구조를 설명하는 도면이다.
도 7(B)는 도 7(A)의 반도체 장치를 옆에서 본 측면도이다.
도 8(A)는 본 발명의 다른 실시예에 따른 반도체 장치의 구조를 설명하는 도면이다.
도 8(B)는 도 8(A)의 반도체 장치를 옆에서 본 측면도이다.
본 발명은 반도체 장치에 관한 것으로서, 특히 칩 사이즈가 줄어듦에 따라 와이어 본딩의 길이가 길어져서 신호 전달 특성이 나빠지는 문제를 해결할 수 있는 패키지 구조를 가지는 반도체 장치에 관한 것이다.
볼 그리드 어레이(BGA:Ball Grid Array, 이하 "BGA"라고 한다) 패키지(package)는 대규모 집적 회로(LSI) 패키지의 일종으로 인쇄회로기판(PCB) 위에 LSI 베어칩(bare chip)을 올려놓고, 뒷면에 2차원 어레이 모양으로 반구형 단자를 배치해 놓은 패키지를 말한다. 일반적으로, BGA 패키지의 장점은 칩 스케일 패키지(chip scale package)가 가능하다는 것이다. 칩 스케일 패키지란 반도체 칩의 크기와 유사하게 패키지의 부피를 감소시키는 기술이다.
도 1(A)는 일반적인 BGA 패키지 구조의 반도체 장치를 설명하는 도면이다.
도 1(A)를 참조하면, 반도체 장치(100)는 반도체 칩(CP)과 기판(SUBT)을 구비한다. 반도체 칩(CP)은 회로 패턴(미도시)과 칩 패드들(CPD)을 구비한다. 기판(SUBT)은 윗면에는 칩 패드들(CPD)과 본딩 와이어(BWR)를 통하여 연결되는 연결 패드들(PD)을 구비하고 아랫면에는 볼들(SB)을 구비한다.
도 1(A)의 반도체 장치(100)는 칩 패드들(CPD)과 볼들(SB)이 서로 반대 방향을 향하는 구조이다. 이러한 구조를 페이스 업(face up) 구조라고 한다. 반도체 칩(CP)이 위쪽을 향하고 있기 때문이다. 반도체 칩(CP)과 기판(SUBT)은 모두 칩 패드들(CPD)과 연결 패드들(PD)이 가장자리(edge)에 배치되는 에지 패드(edge pad) 구조를 가진다.
도 1(B)는 다른 일반적인 BGA 패키지 구조의 반도체 장치를 설명하는 도면이다.
도 1(B)의 반도체 장치(110)는 기판(SUBT)과 반도체 칩(CP)의 4면에 연결 패드들(PD) 및 칩 패드들(CPD)을 가지지 아니하고 일부 면에만 연결 패드들(PD) 및 칩 패드들(CPD)을 가진다. 하지만 도 1(B)의 반도체 장치(110)에서도 마찬가지로 기판(SUBT)이나 반도체 칩(CP)은 모두 에지(edge)에 연결 패드들(PD) 및 칩 패드들(CPD)이 배치된다.
도 2는 도 1(A)의 반도체 장치를 옆에서 본 측면도이다.
도 2는 도 1(A)의 반도체 장치를 A에서 A' 로 자른 경우의 측면 구조를 나타내고 있다. 기판(SUBT)위에 반도체 칩(CP)이 장착되고 기판(SUBT)의 연결 패드들(PD)과 반도체 칩(CP)의 칩 패드들(CPD)이 본딩 와이어(BWR)를 통하여 연결된다. 기판(SUBT)의 아랫면에 볼들(SB)이 연결된다.
도 3은 또 다른 일반적인 BGA 패키지 구조의 반도체 장치를 설명하는 도면이다.
도 4는 도 3의 반도체 장치를 옆에서 본 측면도이다.
도 3의 반도체 장치(200)는 기판(SUBT)에 장착된 볼들(SB) 중 중앙(center)의 일부 볼들이 빠져 있는 구조이다. 기판(SUBT)이 이와 같은 구조를 가지는 이유는 반도체 칩(CP)의 센터 패드 구조를 이용하기 위함이다. 이러한 구조의 반도체 장치(300)는 기판(SUBT)의 볼들이 빠진 중앙 부분에 구멍을 내고 반도체 칩(CP)을 볼들(SB) 쪽으로 향하게 장착한다. 이러한 구조를 페이스 다운(face down) 구조라고 한다.
칩 패드들(CPD)이 기판(SUBT)을 향하고 있으므로 반도체 칩(CP)을 위에서 보았을 때 칩 패드들(CPD)과 연결 패드들(PD)이 보이지 아니한다. 따라서 이들을 연결하는 본딩 와이어(BWR1)를 점선으로 표시한다. 연결 패드들(PD)과 볼들은 비아(via) 또는 메탈 라인(BWR2)에 의해서 연결된다.
이러한 구조를 가지는 반도체 칩(CP)의 장점은 반도체 칩(CP)의 특성과 기판(SUBT)의 특성이 모두 우수하다는 것이다. 왜냐하면 반도체 칩(CP)은 센터 패드(center pad) 구조로서 부하(loading)가 상대적으로 에지 패드(edge pad) 구조에 비해 우수하고 기판(SUBT)도 낮은 기생 부하(low parasitic loading)를 만들 수 있기 때문이다.
그런데, 도 3의 반도체 장치200)와 같은 구조에서 반도체 칩(CP)의 사이즈가 줄어들면 반도체 칩(CP)의 칩 패드들(CPD)에서 기판(SUBT)의 연결 패드들(PD)로의 본딩 와이어(BWR1)의 길이가 늘어나게 된다.
본딩 와이어(BWR1)의 길이가 길어지면 신호 전달 특성에 문제가 발생한다. 또한 반도체 칩(CP)의 사이즈가 작아짐에 따라 팬 아웃(fan out) 문제도 발생 할 수 있다.
본 발명이 이루고자하는 기술적 과제는 센터 볼들(center balls)이 제거된(depopulated) 패키지 구조에서 반도체 칩의 사이즈가 줄어들고 본딩 와이어의 길이가 길어지더라 신호 전달 특성 저하 등의 문제를 해결할 수 있는 구조를 가지는 반도체 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 장치는 기판 및 반도체 칩을 구비한다.
기판은 윗면의 중앙에는 연결 패드들이 배치되고 아랫면에는 볼들이 장착되는 기판으로서, 상기 연결 패드들이 장착되는 부분에 대응되는 아랫면 부분에는 상기 볼들이 장착되지 아니한다.
반도체 칩은 상기 기판의 윗면에 아랫면이 장착되는 반도체 칩으로서, 칩 패드들이 상기 연결 패드들에 인접한 상기 반도체 칩의 윗면 부분에만 에지 패드 구조로 장착된다.
상기 연결 패드들은 대응되는 상기 칩 패드들에 본딩 와이어(bonding wire)를 통하여 연결된다. 상기 반도체 칩은 상기 기판의 크기의 1/2 보다 작다. 상기 칩 패드들은 상기 연결 패드들이 배치된 방향과 동일한 방향으로 배치된다.
상기 연결 패드들은 상기 기판의 중앙에 일렬 또는 이 열 이상으로 배치된다. 상기 칩 패드들은 상기 반도체 칩의 윗면에 일렬 또는 이 열 이상으로 배치된 다.
상기 연결 패드들에 의하여 상기 기판의 윗면이 두 부분으로 나뉘고, 상기 반도체 칩은 상기 두 부분 중 한 부분에 장착된다. 상기 두 부분 중 나머지 한 부분에 반도체 칩을 하나 더 구비하고, 상기 반도체 칩은 상기 연결 패드들과 연결되지 아니한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치는 기판, 제 1 반도체 칩 및 제 2 반도체 칩을 구비한다.
기판은 윗면의 중앙에는 연결 패드들이 배치되고 아랫면에는 볼들이 장착되는 기판으로서, 상기 연결 패드들이 장착되는 부분에 대응되는 아랫면 부분에는 상기 볼들이 장착되지 아니하고, 상기 연결 패드들에 의하여 윗면이 두 부분으로 나뉜다.
제 1 반도체 칩은 상기 두 부분 중 하나의 부분에 아랫면이 장착되는 제 1 반도체 칩으로서, 칩 패드들이 상기 연결 패드들에 인접한 상기 제 1 반도체 칩의 윗면 부분에만 에지 패드 구조로 장착된다.
제 2 반도체 칩은 상기 두 부분 중 다른 하나의 부분에 장착되는 제 2 반도체 칩으로서, 칩 패드들이 상기 연결 패드들에 인접한 상기 제 2 반도체 칩의 윗면 부분에만 에지 패드 구조로 장착된다.
상기 연결 패드들은 상기 제 1 및 제 2 반도체 칩들의 대응되는 상기 칩 패드들에 본딩 와이어(bonding wire)를 통하여 연결된다. 상기 제 1 및 제 2 반도체 칩들은 상기 기판의 크기의 1/2 보다 작다.
상기 칩 패드들은 상기 연결 패드들이 배치된 방향과 동일한 방향으로 배치된다. 상기 연결 패드들은 상기 기판의 중앙에 일렬 또는 이 열 이상으로 배치된다.
상기 칩 패드들은 상기 반도체 칩의 윗면에 일렬 또는 이 열 이상으로 배치된다. 상기 제 1 및 제 2 반도체 칩들은 서로 동일한 칩들이거나 또는 서로 다른 칩들이다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치는 기판 및 반도체 칩들을 구비한다.
기판은 윗면에 장착된 연결 패드들에 의하여 윗면이 두 부분으로 나뉘고, 상기 연결 패드들이 장착되는 부분의 반대 부분을 제외한 아랫면에는 볼들이 장착된다.
반도체 칩은 상기 두 부분 중 하나의 부분에 아랫면이 장착되고 윗면에는 상기 연결 패드들과 본딩 와이어(bonding wire)를 통하여 연결되는 칩 패드들을 구비한다. 상기 반도체 칩의 크기는 상기 기판의 크기의 1/2 이하이다.
상기 칩 패드들은 상기 연결 패드들에 인접한 상기 반도체 칩의 윗면 부분에만 에지 패드 구조로 장착되며, 상기 연결 패드들이 배치된 방향과 동일한 방향으로 장착된다. 상기 연결 패드들은 상기 기판의 중앙에 일렬 또는 이 열 이상으로 배치된다.
상기 칩 패드들은 상기 반도체 칩의 윗면에 일렬 또는 이 열 이상으로 배치된다. 상기 반도체 장치는 상기 두 부분 중 나머지 한 부분에 반도체 칩을 하나 더 구비하고, 상기 반도체 칩은 상기 연결 패드들과 연결되지 아니한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 5(A)는 본 발명의 실시예에 따른 반도체 장치의 구조를 설명하는 도면이다.
도 5(B)는 도 5(A)의 반도체 장치를 옆에서 본 측면도이다.
도 5(A)를 참조하면, 반도체 장치(500)는 페이스 업(face up) 구조를 가진다. 즉, 칩 패드들(CPD)이 기판(SUBT)의 반대 방향을 향하고 있다. 그리고 기판(SUBT)의 아랫면에는 볼들이 장착된다. 다만, 도 5(A)와 같이 중앙 부분에는 볼들이 장착되지 않는다.(이를 볼들이 디파퓰레이티드(depopulated)된다고 한다.)
볼들이 장착되지 않는 중앙부분에 대응되는 기판(SUBT)의 윗면에는 도 5(A)처럼 연결 패드들(PD)이 일렬로 배치된다. 도 5(A)에는 연결 패드들(PD)이 일렬로 배치되는 것이 도시되지만 연결 패드들(PD)은 이열 또는 이 열 이상으로 배치될 수도 있다.
반도체 칩(CP)의 크기는 기판(SUBT)의 크기의 1/2보다 작으므로 연결 패드들(PD)에 의해서 나뉘어진 부분 중 하나의 부분에 장착된다. 그리고, 도 5(A) 와 같이 칩 패드들(CPD)이 기판(SUBT)의 연결 패드들(PD)에 인접한 부분에만 에지 패드 구조로 장착된다.
이와 같은 구조의 반도체 장치(500)에서 반도체 칩(CP)의 칩 패드들(CPD)과 연결 패드들(PD)을 연결하는 본딩 와이어(BWR1)의 길이는 가장 짧아질 수 있다. 또한, 본딩 와이어들(BWR1)의 길이가 서로 동일해진다.
여기서 기판(SUBT)의 연결 패드들(PD)은 볼들(SB)과 비아(via) 및 메탈 라인(BWR2)을 통하여 서로 연결된다. 비아(via)는 연결 패드들(PD)의 주변 또는 볼들(SB)의 주변 등 자유로이 배치가 가능하다. 도 5(A)에 도시된 메탈 라인(BWR2)은 도 5(B)에는 도시되지 않았다.
도 5(A)에서 칩 패드들(CPD)은 반도체 칩(CP)의 윗면에 일렬로 배치되는 것이 도시되어 있으나 칩 패드들(CPD)은 이 열 또는 이 열 이상으로 배치될 수 있다. 연결 패드들(PD)과 칩 패드들(CPD)의 연결이 끝난 후에는 몰딩에 의하여 본딩 와이어(BWR1)와 반도체 칩(CP)을 보호한다.
도 5(B)의 MD는 몰딩 공정에 의하여 반도체 장치(500)를 둘러싸는 컴파운드를 나타낸다.
도 6(A)는 본 발명의 다른 실시예에 따른 반도체 장치의 구조를 설명하는 도면이다.
도 6(B)는 도 6(A)의 반도체 장치를 옆에서 본 측면도이다.
도 6(A)의 반도체 장치(600)는 도 5(A)반도체 장치(500)에 비하여 반도체 칩(CP_D)을 하나 더 구비한다. 반도체 칩(CP_D)은 연결 패드들(PD)과 연결되지 아 니한다.
도 5(A)의 반도체 장치(500)의 경우는 한쪽에만 반도체 칩(CP)이 존재하므로 반도체 칩(CP)이 장착되지 아니한 기판(SUBT) 부분은 반도체 칩(CP)이 장착된 기판(SUBT) 부분에 비하여 컴파운드(MD)에 의하여 더 큰 스트레스(stress)를 받는다.
따라서, 몰딩 후 반도체 장치의 모양이 변형되거나 물리적인 특성이 악화될 가능성이 있다. 이를 방지하기 위하여 도 5(A)의 반도체 칩(CP)이 장착되지 아니한 부분에 반도체 칩(CP_D)을 하나 더 장착한다.
물론, 반도체 칩(CP_D)은 정상적인 동작을 수행하는 반도체 칩이 아니며 반도체 장치(600)의 모양 변화를 방지하기 위한 더미(dummy) 칩일 뿐이다. 따라서, 반도체 칩(CP_D)은 기판(SUBT)의 연결 패드들(PD)과 연결하지 아니한다.
도 7(A)는 본 발명의 다른 실시예에 따른 반도체 장치의 구조를 설명하는 도면이다.
도 7(B)는 도 7(A)의 반도체 장치를 옆에서 본 측면도이다.
도 7(A)를 참조하면 반도체 장치(700)는 기판(SUBT), 제 1 반도체 칩(CP1) 및 제 2 반도체 칩(CP2)을 구비한다.
기판(SUBT)은 윗면의 중앙에는 연결 패드들(PD)이 배치되고 아랫면에는 볼들(SB)이 장착된다. 연결 패드들(PD)이 장착되는 부분에 대응되는 아랫면 부분에는 볼들(SB)이 장착되지 아니하고, 연결 패드들(PD)에 의하여 윗면이 두 부분으로 나뉜다.
제 1 반도체 칩(CP1)은 두 부분 중 하나의 부분에 아랫면이 장착된다. 칩 패드들(CPD1)이 연결 패드들(PD)에 인접한 제 1 반도체 칩(CP1)의 윗면 부분에만 에지 패드 구조로 장착된다. 칩 패드들(CPD1)은 연결 패드들(PD)이 배치된 방향과 동일한 방향으로 배치된다.
제 2 반도체 칩(CP2)은 두 부분 중 다른 하나의 부분에 장착된다. 칩 패드들(CPD2)이 연결 패드들(PD)에 인접한 제 2 반도체 칩(CP2)의 윗면 부분에만 에지 패드 구조로 장착된다. 칩 패드들(CPD2)은 연결 패드들(PD)이 배치된 방향과 동일한 방향으로 배치된다.
연결 패드들(PD)은 제 1 및 제 2 반도체 칩들(CP1, CP2)의 대응되는 칩 패드들(CPD1, CPD2)에 본딩 와이어(bonding wire)를 통하여 연결된다. 제 1 및 제 2 반도체 칩들(CP1, CP2)은 기판(SUBT)의 크기의 1/2 보다 작다.
도 7(A)의 반도체 장치(700)는 도 5(A) 및 도 6(A)의 반도체 장치(500, 600)와 달리 정상적으로 동작하는 두 개의 반도체 칩들(CP1, CP2)을 구비한다.
도 6(A)의 반도체 장치(600)는 더미(dummy) 칩(CP_D)을 장착하지만 도 7(A)의 반도체 장치(700)는 서로 동일한 기능을 수행하거나 또는 다른 기능을 수행하는 두 개의 반도체 칩들(CP1, CP2)을 장착한다.
도 7(A)와 같은 구조의 반도체 장치(700)는 반도체 칩들(CP1, CP2)의 칩 패드들(CPD1, CPD2)과 연결 패드들(PD)을 연결하는 본딩 와이어(BWR1)의 길이가 서로 동일하고 또 짧으므로 신호 전달 특성이 개선된다. 연결 패드들(PD)과 볼들(SB)은 비아(via)를 통하여 연결되거나 메탈 라인(BWR2)을 통하여 연결된다. 도 7(A)에 도 시된 메탈 라인(BWR2)은 도 7(B)에는 도시되지 않았다.
제 1 반도체 칩(CP1) 및 제 2 반도체 칩(CP2)의 칩 패드들(CPD1, CPD2)이 연결 패드들(PD)과 연결되는 방식에는 제한이 없다.
도 8(A)는 본 발명의 다른 실시예에 따른 반도체 장치의 구조를 설명하는 도면이다.
도 8(B)는 도 8(A)의 반도체 장치를 옆에서 본 측면도이다.
도 7(A)의 반도체 장치(700)의 기판(SUBT)에 연결 패드들(PD)이 일렬로 배치되는 것과 달리 도 8(A)의 반도체 장치(800)는 연결 패드들(PD)이 이 열로 배치된다. 연결 패드들(PD)의 구조 이외의 도 8(A)의 반도체 장치(800)의 구조는 도 7(A)의 반도체 장치(700)의 구조와 동일하다.
도 8(A)의 반도체 장치(800)의 기판에는 연결 패드들(PD)이 이 열로 배치되지만 이에 한정되는 것은 아니며 이 열 이상으로 배치될 수도 있다. 또한, 반도체 칩(CP1, CP2)의 칩 패드들(CPD1, CPD2)이 이 열 또는 이 열 이상으로 배치될 수도 있다.
연결 패드들(PD)이 이 열로 배치되더라도 제 1 반도체 칩(CP1) 및 제 2 반도체 칩(CP2)의 칩 패드들(CPD1, CPD2)이 연결 패드들(PD)과 연결되는 방식에는 제한이 없다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사 용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 반도체 장치는 센터 볼들(center balls)이 제거된(depopulated) 패키지 구조에서 반도체 칩의 사이즈가 줄어들어도 본딩 와이어의 길이를 일정하게 유지하여 신호 전달 특성 저하를 방지하고 반도체 칩의 집적도를 높일 수 있는 장점이 있다.

Claims (18)

  1. 윗면의 중앙에는 연결 패드들이 배치되고 아랫면에는 볼들이 장착되는 기판으로서, 상기 연결 패드들이 장착되는 부분에 대응되는 아랫면 부분에는 상기 볼들이 장착되지 아니하는 기판 ; 및
    상기 기판의 윗면에 아랫면이 장착되는 반도체 칩으로서, 칩 패드들이 상기 연결 패드들에 인접한 상기 반도체 칩의 윗면 부분에만 에지 패드 구조로 장착되는 상기 반도체 칩을 구비하며,
    상기 연결 패드들은,
    대응되는 상기 칩 패드들에 본딩 와이어(bonding wire)를 통하여 연결되는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서, 상기 반도체 칩은,
    상기 기판의 크기의 1/2 보다 작은 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서, 상기 칩 패드들은,
    상기 연결 패드들이 배치된 방향과 동일한 방향으로 배치되는 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서, 상기 연결 패드들은,
    상기 기판의 중앙에 일렬 또는 이 열 이상으로 배치되는 것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서, 상기 칩 패드들은,
    상기 반도체 칩의 윗면에 일렬 또는 이 열 이상으로 배치되는 것을 특징으로 하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 연결 패드들에 의하여 상기 기판의 윗면이 두 부분으로 나뉘고,
    상기 반도체 칩은 상기 두 부분 중 한 부분에 장착되는 것을 특징으로 하는 반도체 장치.
  7. 제 6항에 있어서,
    상기 두 부분 중 나머지 한 부분에 반도체 칩을 하나 더 구비하고,
    상기 반도체 칩은 상기 연결 패드들과 연결되지 아니하는 것을 특징으로 하는 반도체 장치.
  8. 윗면의 중앙에는 연결 패드들이 배치되고 아랫면에는 볼들이 장착되는 기판으로서, 상기 연결 패드들이 장착되는 부분에 대응되는 아랫면 부분에는 상기 볼들이 장착되지 아니하고, 상기 연결 패드들에 의하여 윗면이 두 부분으로 나뉘는 상기 기판 ;
    상기 두 부분 중 하나의 부분에 아랫면이 장착되는 제 1 반도체 칩으로서, 칩 패드들이 상기 연결 패드들에 인접한 상기 제 1 반도체 칩의 윗면 부분에만 에지 패드 구조로 장착되는 상기 제 1 반도체 칩 ; 및
    상기 두 부분 중 다른 하나의 부분에 아랫면이 장착되는 제 2 반도체 칩으로서, 칩 패드들이 상기 연결 패드들에 인접한 상기 제 2 반도체 칩의 윗면 부분에만 에지 패드 구조로 장착되는 상기 제 2 반도체 칩을 구비하고,
    상기 연결 패드들은,
    상기 제 1 및 제 2 반도체 칩들의 대응되는 상기 칩 패드들에 본딩 와이어(bonding wire)를 통하여 연결되는 것을 특징으로 하는 반도체 장치.
  9. 제 8항에 있어서, 상기 제 1 및 제 2 반도체 칩들은,
    상기 기판의 크기의 1/2 보다 작은 것을 특징으로 하는 반도체 장치.
  10. 제 8항에 있어서, 상기 칩 패드들은,
    상기 연결 패드들이 배치된 방향과 동일한 방향으로 배치되는 것을 특징으로 하는 반도체 장치.
  11. 제 8항에 있어서, 상기 연결 패드들은,
    상기 기판의 중앙에 일렬 또는 이 열 이상으로 배치되는 것을 특징으로 하는 반도체 장치.
  12. 제 81항에 있어서, 상기 칩 패드들은,
    상기 반도체 칩의 윗면에 일렬 또는 이 열 이상으로 배치되는 것을 특징으로 하는 반도체 장치.
  13. 제 8항에 있어서, 상기 제 1 및 제 2 반도체 칩들은,
    서로 동일한 칩들이거나 또는 서로 다른 칩들 인 것을 특징으로 하는 반도체 장치.
  14. 윗면에 장착된 연결 패드들에 의하여 윗면이 두 부분으로 나뉘고, 상기 연결 패드들이 장착되는 부분의 반대 부분을 제외한 아랫면에는 볼들이 장착되는 기판 ; 및
    상기 두 부분 중 하나의 부분에 아랫면이 장착되고 윗면에는 상기 연결 패드들과 본딩 와이어(bonding wire)를 통하여 연결되는 칩 패드들을 구비하는 반도체 칩을 구비하고,
    상기 반도체 칩의 크기는,
    상기 기판의 크기의 1/2 이하인 것을 특징으로 하는 반도체 장치.
  15. 제 14항에 있어서, 상기 칩 패드들은,
    상기 연결 패드들에 인접한 상기 반도체 칩의 윗면 부분에만 에지 패드 구조로 장착되며,
    상기 연결 패드들이 배치된 방향과 동일한 방향으로 장착되는 것을 특징으로 하는 반도체 장치.
  16. 제 14항에 있어서, 상기 연결 패드들은,
    상기 기판의 중앙에 일렬 또는 이 열 이상으로 배치되는 것을 특징으로 하는 반도체 장치.
  17. 제 14항에 있어서, 상기 칩 패드들은,
    상기 반도체 칩의 윗면에 일렬 또는 이 열 이상으로 배치되는 것을 특징으로 하는 반도체 장치.
  18. 제 14항에 있어서,
    상기 두 부분 중 나머지 한 부분에 반도체 칩을 하나 더 구비하고,
    상기 반도체 칩은 상기 연결 패드들과 연결되지 아니하는 것을 특징으로 하는 반도체 장치.
KR1020040051005A 2004-07-01 2004-07-01 신호 전달 특성을 개선시킨 반도체 장치 KR100585150B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040051005A KR100585150B1 (ko) 2004-07-01 2004-07-01 신호 전달 특성을 개선시킨 반도체 장치
US11/169,393 US20070001316A1 (en) 2004-07-01 2005-06-29 Semiconductor device with improved signal transmission characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040051005A KR100585150B1 (ko) 2004-07-01 2004-07-01 신호 전달 특성을 개선시킨 반도체 장치

Publications (2)

Publication Number Publication Date
KR20060002095A KR20060002095A (ko) 2006-01-09
KR100585150B1 true KR100585150B1 (ko) 2006-05-30

Family

ID=37105091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051005A KR100585150B1 (ko) 2004-07-01 2004-07-01 신호 전달 특성을 개선시킨 반도체 장치

Country Status (2)

Country Link
US (1) US20070001316A1 (ko)
KR (1) KR100585150B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842922B1 (ko) * 2007-08-31 2008-07-03 주식회사 하이닉스반도체 반도체 패키지
JP5675504B2 (ja) * 2010-08-06 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の製造方法
US9601456B2 (en) * 2014-01-20 2017-03-21 Etron Technology, Inc. System-in-package module and manufacture method for a system-in-package module

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
JP2000315776A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
TW554501B (en) * 2002-08-14 2003-09-21 Siliconware Precision Industries Co Ltd Substrate for semiconductor package
AU2003279215A1 (en) * 2002-10-11 2004-05-04 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US20050062155A1 (en) * 2003-09-24 2005-03-24 Chung-Che Tsai Window ball grid array semiconductor package and method for fabricating the same

Also Published As

Publication number Publication date
US20070001316A1 (en) 2007-01-04
KR20060002095A (ko) 2006-01-09

Similar Documents

Publication Publication Date Title
US6836007B2 (en) Semiconductor package including stacked semiconductor chips
KR100753415B1 (ko) 스택 패키지
US7215016B2 (en) Multi-chips stacked package
US20030141582A1 (en) Stack type flip-chip package
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20050135067A1 (en) Semiconductor module with vertically mounted semiconductor chip packages
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
CN108807361B (zh) 一种芯片堆栈立体封装结构
US6476472B1 (en) Integrated circuit package with improved ESD protection for no-connect pins
US6777815B2 (en) Configuration of conductive bumps and redistribution layer on a flip chip
KR20010049663A (ko) 반도체장치
US7923296B2 (en) Board on chip package and method of manufacturing the same
US6856027B2 (en) Multi-chips stacked package
KR20070019475A (ko) 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지
KR100585150B1 (ko) 신호 전달 특성을 개선시킨 반도체 장치
US20050104184A1 (en) Semiconductor chip package and method
KR100950759B1 (ko) 스택 패키지
US7071555B2 (en) Ball grid array package stack
US7183655B2 (en) Packaged semiconductor device
EP1310996A2 (en) Direct interconnect multi-chip module, method for making the same and electronic package comprising same
KR100570512B1 (ko) 칩 스케일형 반도체 패키지
CN115497901B (zh) 改善凸点开裂失效的高密度封装装置和方法
KR100349561B1 (ko) Ｌｓｉ 패키지 및 그 인너리드 배선방법
US20050146050A1 (en) Flip chip package structure and chip structure thereof
US20050275080A1 (en) Multi-chip module package structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee