JP2003243435A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JP2003243435A
JP2003243435A JP2002037204A JP2002037204A JP2003243435A JP 2003243435 A JP2003243435 A JP 2003243435A JP 2002037204 A JP2002037204 A JP 2002037204A JP 2002037204 A JP2002037204 A JP 2002037204A JP 2003243435 A JP2003243435 A JP 2003243435A
Authority
JP
Japan
Prior art keywords
cavity
integrated circuit
manufacturing
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002037204A
Other languages
English (en)
Inventor
Bunji Kuratomi
文司 倉冨
Fukumi Shimizu
福美 清水
Kenichi Imura
健一 井村
Katsushige Namiki
勝重 並木
Fumio Murakami
文夫 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP2002037204A priority Critical patent/JP2003243435A/ja
Priority to TW092101472A priority patent/TWI253152B/zh
Priority to US10/364,503 priority patent/US6797542B2/en
Priority to KR10-2003-0009039A priority patent/KR20030068467A/ko
Priority to CNB031044549A priority patent/CN1279597C/zh
Publication of JP2003243435A publication Critical patent/JP2003243435A/ja
Priority to US10/921,156 priority patent/US7144755B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 製品の品質の安定化を図る。 【解決手段】 半導体集積回路装置の製造においてマト
リクスフレームに対して樹脂モールディングを行う際
に、モールド金型６の下型８のマトリクス配置の１列め
の第１キャビティ８ａと２列めの第２キャビティ８ｂに
対してそれぞれのキャビティ内に所定量のエアー９を供
給して加圧し、キャビティ内における封止用樹脂１０の
充填速度が各キャビティで同じになるように封止用樹脂
１０を充填することにより、製品品質の安定化を図るこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、マトリクスフレームを用い
た組み立てにおける樹脂成形に適用して有効な技術に関
する。
【０００２】
【従来の技術】樹脂モールド技術として、例えば、特開
２０００−６８３０５号公報、特開平１１−２９７７３
１号公報および特開２０００−１６４６１５号公報にそ
の記載がある。
【０００３】特開２０００−６８３０５号公報には、キ
ャビティ内に樹脂を注入する前から予めキャビティ内を
減圧し、樹脂がキャビティ内に進入するとほぼ同時にキ
ャビティ内を加圧し、その後キャビティ内を減圧する技
術が記載されている。
【０００４】特開平１１−２９７７３１号公報には、キ
ャビティ内に樹脂を注入する際、エアーベントを介して
キャビティ内を加圧しながら樹脂を充填する技術が記載
されている。
【０００５】特開２０００−１６４６１５号公報には、
樹脂封止金型の押し切り逃げ面に空気抜き手段が形成さ
れ、樹脂注入時にキャビティ内の残留エアーや溶融した
樹脂から発生するガスを空気抜き手段から外部に排出す
る技術が記載されている。
【０００６】
【発明が解決しようとする課題】前記マトリクスフレー
ムを用いた組み立てで樹脂モールディングを行うと、マ
トリクス配置されたキャビティにおいてモールド金型の
ポットに近い側の１列めのキャビティと２列めのキャビ
ティとで封止用樹脂の充填速度が異なり、製品の品質が
低下することが問題となる。
【０００７】つまり、ポットに近い側の１列めのキャビ
ティと２列めのキャビティでは、２列めのキャビティの
方がポットからの距離が長いため、樹脂の充填速度が１
列めのキャビティより遅くなり、品質低下につながる。
【０００８】本発明の目的は、製品の品質の安定化を図
る半導体集積回路装置の製造方法を提供することにあ
る。
【０００９】また、本発明の目的は、封止用樹脂の樹脂
材開発における自由度の向上を図る半導体集積回路装置
の製造方法を提供することにある。
【００１０】さらに、本発明の目的は、組み立て条件の
自由度の向上を図る半導体集積回路装置の製造方法を提
供することにある。
【００１１】また、本発明の目的は、製造コストの低減
化を図る半導体集積回路装置の製造方法を提供すること
にある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明は、マトリクス配置のキ
ャビティ内を加圧して封止用樹脂を充填し、封止用樹脂
の充填速度がそれぞれのキャビティで同じになるように
するものである。
【００１５】さらに本願のその他の発明の概要を項に分
けて以下に示す。すなわち、 １．以下の工程を含む半導体集積回路装置の製造方法： （ａ）チップ搭載部と複数のリードとをそれぞれに有し
た複数の装置形成領域がマトリクス配置で形成されたリ
ードフレームを準備する工程； （ｂ）前記リードフレームのチップ搭載部に半導体チッ
プを搭載する工程； （ｃ）モールド金型のキャビティを含む金型面に前記半
導体チップが搭載されたリードフレームを配置した後、
前記モールド金型を閉じる工程； （ｄ）前記キャビティに封止用樹脂を注入する際に、マ
トリクス配置のキャビティに対して１から１０ｋｇ／ｃ
ｍ2 の範囲の圧力でキャビティ内を加圧して前記封止用
樹脂を充填する工程； （ｅ）前記（ｄ）工程の後、前記リードフレームを前記
装置形成領域単位に個片化する工程。 ２．以下の工程を含む半導体集積回路装置の製造方法： （ａ）チップ搭載領域と複数のリードとをそれぞれに有
した複数の装置形成領域がマトリクス配置で形成された
多数個取り基板を準備する工程； （ｂ）前記多数個取り基板のチップ搭載領域に厚さ２２
０μｍ以下の半導体チップを搭載する工程； （ｃ）モールド金型のキャビティを含む金型面に前記半
導体チップが搭載された多数個取り基板を配置した後、
１つの前記キャビティによって複数の前記装置形成領域
を一括で覆って前記モールド金型を閉じる工程； （ｄ）前記キャビティに封止用樹脂を注入する際に、前
記キャビティ内を加圧して前記封止用樹脂を充填する工
程； （ｅ）前記（ｄ）工程の後、前記多数個取り基板を前記
装置形成領域単位に個片化する工程。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００１７】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明などの関係にある。
【００１８】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合などを除き、その特定の数に限定され
るものではなく、特定の数以上でも以下でも良いものと
する。
【００１９】さらに、以下の実施の形態において、その
構成要素（要素ステップなども含む）は、特に明示した
場合および原理的に明らかに必須であると考えられる場
合などを除き、必ずしも必須のものではないことは言う
までもない。
【００２０】同様に、以下の実施の形態において、構成
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合などを除き、実質的にその形状などに近似ま
たは類似するものなどを含むものとする。このことは前
記数値および範囲についても同様である。
【００２１】また、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
【００２２】（実施の形態１）図１は本発明の実施の形
態１の半導体集積回路装置の製造方法によって組み立て
られる半導体集積回路装置の構造の一例を示す平面図、
図２は図１に示す半導体集積回路装置の構造を示す側面
図、図３は図１に示す半導体集積回路装置の構造を示す
断面図、図４は本発明の実施の形態１の半導体集積回路
装置の製造方法で用いられる背圧圧力供給装置の構造お
よびモールド金型との接続状態の一例を示す構成ブロッ
ク図、図５は本発明の実施の形態１の半導体集積回路装
置の製造方法で用いられるマトリクスフレームの構造の
一例を示す部分平面図、図６は本発明の実施の形態１の
半導体集積回路装置の製造方法で用いられるモールド金
型の上型の構造の一例を示す平面図、図７は本発明の実
施の形態１の半導体集積回路装置の製造方法で用いられ
るモールド金型の下型の構造の一例を示す平面図、図８
は本発明の実施の形態１の半導体集積回路装置の製造方
法のモールド工程におけるモールド金型と圧力供給装置
の背圧供給動作のタイミングの一例を示すタイミングチ
ャート、図９は本発明の実施の形態１のモールド工程に
おけるキャビティの加圧状態の一例を示す部分平面図、
図１０は本発明の実施の形態１のモールド工程における
キャビティの樹脂充填状態の一例を示す平面図、図１１
は本発明の実施の形態１のモールド工程における減圧開
始のタイミング（最早）の一例を示す平面図、図１２は
本発明の実施の形態１のモールド工程における減圧開始
のタイミング（最遅）の一例を示す平面図、図１３は本
発明の実施の形態１の変形例のマトリクスフレームの構
造を示す部分平面図、図１４は本発明の実施の形態１の
モールド金型の変形例の上型の構造を示す平面図、図１
５は本発明の実施の形態１のモールド金型の変形例の下
型の構造を示す平面図、図１６は本発明の実施の形態１
のモールド工程における変形例の背圧圧力の調整方法を
示す部分断面図、図１７は本発明の実施の形態１のモー
ルド工程における変形例の背圧圧力の調整方法を示す部
分断面図である。
【００２３】本実施の形態１の半導体集積回路装置の製
造方法は、図１、図２および図３に示すような薄型のＱ
ＦＰ（Quad Flat Package)１の組み立てを説明するもの
である。
【００２４】ＱＦＰ１は、半導体集積回路を有した半導
体チップ４と、半導体チップ４の周囲に放射状に配置さ
れた複数のインナリード（リード）２ａと、半導体チッ
プ４の主面４ａに形成された表面電極であるボンディン
グ電極４ｂとこれに対応するインナリード２ａとを接続
する金線などの複数のワイヤ（金属細線）５と、ダイボ
ンディング材を介して半導体チップ４が固定されたタブ
（チップ搭載部）２ｃと、樹脂モールディングによって
形成され、かつ半導体チップ４と複数のワイヤ５を封止
する封止体３と、封止体３から外部に向かって突出する
とともに、インナリード２ａと一体に形成された複数の
アウタリード２ｂとから構成されている。
【００２５】ここで、本実施の形態１のＱＦＰ１は、そ
の封止体３の厚さが、例えば、1.２ｍｍ以下の薄型のも
のである。
【００２６】また、ワイヤ５は、例えば、直径３０μｍ
以下の金線からなり、さらに、半導体チップ４の主面４
ａにおいて複数のボンディング電極４ｂは、例えば、６
５μｍ以下のパッドピッチで設けられている。
【００２７】これにより、ＱＦＰ１の多ピン化を図るこ
とができる。
【００２８】すなわち、ワイヤ径を細くし、かつパッド
ピッチを狭くすることにより、ＱＦＰ１の多ピン化もし
くはチップシュリンク化を図ることができる。
【００２９】なお、ＱＦＰ１の封止体３の厚さやワイヤ
径、およびパッドピッチなどについては前記範囲に限定
されるものではなく、前記範囲外のものであってもよ
い。
【００３０】また、インナリード２ａ、アウタリード２
ｂおよびタブ２ｃは、銅合金や鉄−ニッケル合金などの
薄板状の部材によって形成され、さらに、封止体３は、
例えば、エポキシ樹脂などであり、かつ樹脂モールディ
ングによって形成されたものである。
【００３１】次に、本実施の形態１のＱＦＰ１の組み立
てにおける樹脂封止工程で用いられる図４に示す背圧圧
力供給装置について説明する。
【００３２】なお、背圧圧力供給装置２３は、モールド
装置のモールド金型６に接続されるものであり、樹脂モ
ールディング工程でモールド金型６のキャビティ内を加
圧または減圧する手段である。
【００３３】背圧圧力供給装置２３には、主に、レギュ
レータ（ミストセパレータコンビネーション）１１と、
増圧弁（エアータンクコンビネーション）１２と、電磁
弁１３ａ，１３ｂと、大気圧排気用の排気弁１４ａ，１
４ｂと、真空排気用の排気弁１７ａ，１７ｂと、サイレ
ンサ１５，２１と、圧力計１６，１９と、真空レギュレ
ータ１８と、真空ポンプ２０と、シーケンサ２２などが
設けられている。
【００３４】つまり、図５に示すマトリクスフレーム
（リードフレーム）２に対応して、ポット８ｄ（図７参
照）に近い側に配置される第１列（１列め）の第１キャ
ビティ７ａと、ポット８ｄから遠い側に配置される第２
列（２列め）の第２キャビティ７ｂとで、加圧・減圧系
を別々に有しており、第１キャビティ７ａと第２キャビ
ティ７ｂでは、加圧・減圧量をそれぞれ独立して制御可
能となっている。
【００３５】図４に示すように、背圧圧力供給装置２３
でのモールド金型６の第１キャビティ７ａおよび第２キ
ャビティ７ｂへのエアー９の供給は、工場エアー３２を
元圧とし、増圧弁１２または真空ポンプ２０によって所
定量のエアー９をモールド金型６の第１キャビティ７ａ
および第２キャビティ７ｂに供給する。
【００３６】その際、封止用樹脂（レジン）１０の流動
抵抗となる背圧圧力２８が設定値となるようにエアー９
の加圧量を設定するものであり、エアー９の加圧量を調
整して樹脂注入圧力２７と相対する背圧圧力２８を調整
することにより、封止用樹脂１０の流動すなわち充填速
度を制御する。
【００３７】例えば、１列めと２列めのキャビティで
は、１列めの方が充填速度が速いため、各キャビティ内
を所定の圧力（１列めの封止用樹脂１０の充填速度を遅
らせることが可能な大きさの圧力）で加圧して１列めの
充填速度を遅らせ、その結果、第１キャビティ７ａと第
２キャビティ７ｂとで封止用樹脂１０の充填速度がほぼ
同じになるようにする。
【００３８】つまり、１列めのキャビティと２列めのキ
ャビティとにおいて、力学的非平衡性の強い状態で封止
用樹脂１０が注入されることによるレジンフロントの非
安定性、非制御性、外部要因過敏性を緩和させるため、
封止用樹脂１０への背圧を高めることによってレジン界
面での力学的非平衡度を弱めるものであり、第１キャビ
ティ７ａおよび第２キャビティ７ｂそれぞれにおける封
止用樹脂１０の充填速度が同じになるようにキャビティ
内を加圧する。
【００３９】したがって、樹脂の充填の際に、各キャビ
ティ内に設定された所定の背圧圧力２８を付与すると、
加圧を行っていない状態で充填速度が速い１列めの第１
キャビティ７ａの封止用樹脂１０の充填速度が遅くな
り、加圧を行っていない状態で充填速度が遅い２列めの
第２キャビティ７ｂの封止用樹脂１０の充填速度に同じ
になる。
【００４０】なお、モールド金型６の第１キャビティ７
ａと第２キャビティ７ｂへのエアー供給系は独立してお
り、個別に背圧圧力２８を設定可能にもなっている。ま
た、レギュレータ１１によって元圧以下の大きさの背圧
圧力２８の設定も可能となっている。さらに、増圧弁１
２と真空ポンプ２０の選択によって設定圧力は加圧から
負圧まで設定が可能である。
【００４１】また、電磁弁１３ａ，１３ｂ、排気弁１４
ａ，１４ｂ、排気弁１７ａ，１７ｂは、シーケンサ２２
によって個別に制御することが可能であり、さらに、モ
ールド金型６を有するモールド装置からの信号をシーケ
ンサ２２によって受信することにより、モールド装置の
動作に応じて電磁弁１３ａ，１３ｂ、排気弁１４ａ，１
４ｂ、排気弁１７ａ，１７ｂそれぞれの開閉のタイミン
グを設定することができる。
【００４２】また、圧力計１６のデータは、シーケンサ
２２を介してパーソナルコンピュータなどを用いてモニ
タリングや解析を行うことが可能である。なお、圧力計
１６は、各キャビティ内に圧力センサを埋め込むことに
よって代替えすることもできる。
【００４３】次に、本実施の形態１の半導体集積回路装
置（ＱＦＰ１）の製造方法について説明する。
【００４４】まず、図５に示すマトリクスフレーム２を
準備する。
【００４５】ここで、マトリクスフレーム２は、１つの
ＱＦＰ１を形成するための領域であるデバイス領域（装
置形成領域）２ｄが複数行×複数列に亘ってマトリクス
配置で複数個形成されたものであり、それぞれのデバイ
ス領域２ｄは、タブ（チップ搭載部）２ｃ、インナリー
ド（リード）２ａおよびアウタリード（リード）２ｂな
どを有している。
【００４６】また、それぞれのデバイス領域２ｄの１つ
の角部には、モールド金型６のゲート８ｆに対応したゲ
ート樹脂溜り部２ｆが形成されている。
【００４７】なお、マトリクスフレーム２は、例えば、
銅合金などによって形成された薄板材である。
【００４８】その後、マトリクスフレーム２のタブ２ｃ
にダイボンディング材を介して半導体チップ４を搭載す
る。
【００４９】その際、ＱＦＰ１が多ピン化を図るもので
ある場合、半導体チップ４の主面４ａのボンディング電
極４ｂは、例えば、６５μｍ以下の設置ピッチで設けら
れていることが好ましい。
【００５０】その後、ワイヤボンディングを行う。
【００５１】すなわち、半導体チップ４のボンディング
電極４ｂとこれに対応するインナリード２ａとをワイヤ
５によって接続する。
【００５２】なお、ＱＦＰ１が多ピン化を図るものであ
る場合、ワイヤ５として、例えば、直径３０μｍ以下の
金線などを用いることが好ましい。
【００５３】その後、樹脂モールディングを行う。
【００５４】ここでは、まず、ＱＦＰ１を組み立てるた
めのモールド装置におけるモールド金型６の構造につい
て説明する。
【００５５】図６は、モールド金型６の上型７の金型面
７ｇを示すものであり、第１列（１列め）のキャビティ
である第１キャビティ７ａが５個並んでおり、かつ第２
列（２列め）のキャビティである第２キャビティ７ｂが
同じく５個並んでおり、各キャビティがマトリクスフレ
ーム２に対応してマトリクス配置されている。
【００５６】また、図７に示す下型８のポット８ｄに対
応したカル７ｄや樹脂の流路となるランナ７ｅが形成さ
れ、さらに、各第１キャビティ７ａと各第２キャビティ
７ｂにおいて、下型８のゲート８ｆに対応した角部を除
く３つの角部にはエアーベント７ｃが形成されている。
【００５７】図７は、モールド金型６の下型８の金型面
８ｉを示すものであり、第１列（１列め）のキャビティ
である第１キャビティ８ａが５個並んでおり、かつ第２
列（２列め）のキャビティである第２キャビティ８ｂが
同じく５個並んでおり、各キャビティが、上型７と同様
にマトリクス配置されている。
【００５８】さらに、ポット８ｄやサブランナ８ｅおよ
びエアーベント８ｃが形成されているとともに、加圧と
減圧用の複数の吸引孔８ｇが形成されている。この吸引
孔８ｇは、第１キャビティ８ａおよび第２キャビティ８
ｂそれぞれに隣接して各キャビティに対応するように設
けられており、図７に示す下型８の例では、各キャビテ
ィに対してそれぞれ２つずつの吸引孔８ｇが形成されて
いる。
【００５９】各キャビティの加圧または減圧を行う際に
は、それぞれの吸引孔８ｇからエアー９を供給するか、
もしくは排気を行う。したがって、本実施の形態１で
は、この吸引孔８ｇからのエアー９の供給もしくは排気
を各キャビティに対して行うことにより、各キャビティ
の加圧もしくは減圧を行うことができる。
【００６０】また、上型７と下型８が閉じた際に、モー
ルド領域が密閉されるように、各ポット８ｄ、各キャビ
ティおよび複数の吸引孔８ｇの外側の周囲にはリング状
のパッキン８ｈが埋め込まれている。
【００６１】なお、各キャビティ内の加圧は、それぞれ
のキャビティと連通するエアーベント７ｃ，８ｃを介し
てエアー９を供給して行い、一方、各キャビティ内の減
圧は、エアーベント７ｃ，８ｃを介してエアー９を排気
して行う。
【００６２】また、ポット８ｄ内には、溶融された封止
用樹脂１０を押し出す図８に示すプランジャ８ｊが配置
されている。
【００６３】このようなモールド金型６を用いて、樹脂
モールディングを行う。
【００６４】なお、樹脂モールディングは、図８に示す
タイミングチャートを用いて説明するが、図８は、樹脂
の充填時間を２０秒とした時のプランジャ８ｊ、電磁弁
１３ａ，１３ｂおよび排気弁１４ａ，１４ｂ，１７ａ，
１７ｂそれぞれの好ましい動作時間とそれぞれの動作時
間の許容範囲の一例を示したものである。
【００６５】まず、モールド金型６の下型８の金型面８
ｉに、半導体チップ４が搭載され、かつワイヤボンディ
ング済みのマトリクスフレーム２を配置し、その後、図
８のモールド金型動作に示すように上型７と下型８を閉
じてクランプする。
【００６６】金型のクランプ確認後、プランジャ動作を
開始して各キャビティへの封止用樹脂１０の注入を行
う。
【００６７】その際、本実施の形態１では、図９に示す
ように、マトリクス配置の１列め（第１列）の第１キャ
ビティ８ａと２列め（第２列）の第２キャビティ８ｂに
対して各キャビティ内を所定の圧力で加圧して、各キャ
ビティ内での封止用樹脂１０の充填速度が同じになるよ
うに封止用樹脂１０の充填を行う。
【００６８】すなわち、各吸引孔８ｇを介してエアーベ
ント７ｃから所定量のエアー９を第１キャビティ８ａと
第２キャビティ８ｂに送り込むことにより、第１列と第
２列で封止用樹脂１０の充填速度が同じになるようにす
る。
【００６９】なお、各キャビティ内の加圧は、図８に示
す電磁弁動作に従って図４に示す電磁弁１３ａ，１３ｂ
の開閉動作によって行う。
【００７０】まず、図８に示すように、プランジャ８ｊ
が下から上に向かって移動し始めると、溶融された封止
用樹脂１０が押し出され始める。
【００７１】ただし、本実施の形態１では、モールド金
型６のゲート８ｆに溶融された封止用樹脂１０が到達す
るまでは、各キャビティ内を大気圧状態に維持すること
が好ましい。なお、大気圧状態とはキャビティ内部の圧
力をモールド金型６の外部の圧力とほぼ等しくすること
であり、キャビティ内部と外部とで差圧が無い状態のこ
とである。言い換えると、キャビティ内を意図的な加圧
や減圧を行わない状態に維持することである。例えば、
金型クランプ前に各キャビティ内が大気開放されてお
り、さらに、ゲート８ｆに封止用樹脂１０が到達するま
でキャビティ内の加圧も減圧も行わなければよい。
【００７２】なお、具体的な大気圧状態の圧力値として
は、例えば、１Ａｔｍであるが、その許容範囲は、0.５
〜1.５Ａｔｍ程度である。
【００７３】このように、ゲート８ｆに封止用樹脂１０
が到達するまでは、キャビティ内の加圧も減圧も行わな
いことにより、プランジャ８ｊ上昇時のカル７ｄ内での
封止用樹脂１０のエアー巻き込みを防止することがで
き、封止用樹脂１０内や封止体３へのボイド形成を防止
できる。
【００７４】すなわち、プランジャ８ｊの動作開始時点
（図８のレジン充填状態の（Ａ）の状態）で、カル７ｄ
内に加圧によるエアー９が入ると、プランジャ８ｊの動
作後、カル７ｄ内に進入した封止用樹脂１０が高圧のエ
アー９を巻き込み、その結果、封止用樹脂１０内へのボ
イド形成に至る。その際、高圧のエアー９は、潰れにく
く残留し易い。これに比べて大気圧程度のエアー９なら
樹脂注入圧力で押しつぶすことができ、したがって、ゲ
ート８ｆに封止用樹脂１０が到達するまでキャビティ内
の加圧を行わない方が良い。
【００７５】さらに、減圧も行わない方が好ましい。こ
れは、プランジャ８ｊの動作後、封止用樹脂１０がゲー
ト８ｆに到達するまでにキャビティ内の減圧を行うと、
溶融された封止用樹脂１０がカル７ｄ内でキャビティ方
向に引っ張られ、封止用樹脂１０がエアー９を巻き込む
とともに、封止用樹脂１０内にエアー９が留まり、ボイ
ド形成に至るからである。
【００７６】したがって、封止用樹脂１０がゲート８ｆ
に到達するまで減圧も行わないことにより、封止用樹脂
１０内や封止体３へのボイド形成を防止できる。
【００７７】次に各キャビティ内の加圧について説明す
る。
【００７８】まず、プランジャ８ｊが移動し始めてから
上限の位置に到達する時間が、封止用樹脂１０の充填時
間となり、この充填時間は、約８〜２０秒である。この
充填時間内に電磁弁動作による電磁弁１３ａ，１３ｂの
開閉動作を行って各キャビティ内の加圧の開始と停止を
行う。
【００７９】その際、加圧は、図８のレジン充填状態の
（Ｂ）の状態となった時点で開始する。
【００８０】すなわち、溶融された封止用樹脂１０がゲ
ート８ｆに到達後、各キャビティに入り始めるのとほぼ
同時ぐらいに加圧を開始する。なお、図８に示すよう
に、プランジャ動作開始時点（Ａ）から加圧開始時点
（Ｂ）までの時間（Ｔ１）は、約３〜１０秒であり、さ
らに、電磁弁１３ａ，１３ｂが動作している時間（開状
態となっている時間）すなわち加圧時間（Ｔ２）は、約
２〜１００秒である。
【００８１】なお、前記加圧は、前記キャビティと連通
して形成されたエアーベント７ｃ，８ｃを介して各キャ
ビティ内にエアー９を意図的に供給して行うものであ
り、その際の加圧の大きさは、例えば、中心値で５ｋｇ
／ｃｍ2 、範囲は１〜１０ｋｇ／ｃｍ2 である。前記数
値は、各キャビティにおいて前記した大気圧状態（例え
ば、１Ａｔｍ、許容範囲0.５〜1.５Ａｔｍ）からさらに
加える圧力のことである。
【００８２】このように、前記加圧の大きさを１〜１０
ｋｇ／ｃｍ2 の範囲とすることにより、背圧圧力供給装
置２３に高圧タンクを設置せずに済むため、設備の大型
化を抑えることができる。
【００８３】ただし、前記加圧の大きさの範囲は、前記
範囲に限定されるものではなく、樹脂注入圧との関係な
どにより、その上限は、１０ｋｇ／ｃｍ2 以上であって
もよい。
【００８４】このようにして、加圧の大きさを、好まし
くは１〜１０ｋｇ／ｃｍ2 の範囲で、図１０に示すよう
に、それぞれのキャビティ内での封止用樹脂１０の充填
速度が全てのキャビティ間でほぼ等しくなるように設定
してエアー９を供給しながら樹脂充填を行う。
【００８５】すなわち、１〜１０ｋｇ／ｃｍ2 の範囲で
各キャビティ内の加圧を行うと、本来充填速度の速い１
列め（第１列）の第１キャビティ８ａの封止用樹脂１０
の充填速度が、流動抵抗となる背圧圧力２８によって小
さくなり、各キャビティ間の封止用樹脂１０の充填速度
の差がほぼ無くなる。
【００８６】これにより、キャビティ間での樹脂の充填
状態のばらつきを低減でき、製品すなわちＱＦＰ１の品
質の安定化を図ることができる。
【００８７】また、封止用樹脂１０の選択にあたってそ
の流動性の制限を緩和できる。すなわち、キャビティ間
で充填速度が異なっていると、何れかのキャビティに合
わせた流動性の封止用樹脂１０の選択をすることにな
り、封止用樹脂１０の選択にあたって制限が大きくなる
が、本実施の形態１では、キャビティ間での樹脂の充填
状態のばらつきを低減できるため、封止用樹脂１０の選
択にあたってその流動性の制限を緩和できる。
【００８８】その結果、封止用樹脂材の開発の自由度を
高めることができる。
【００８９】さらに、封止用樹脂１０の選択にあたって
その流動性の制限を緩和できるため、半導体集積回路装
置の品種に応じて封止用樹脂１０を変える必要がなくな
り、封止用樹脂１０の共通性を高めることができる。
【００９０】また、キャビティ間で充填速度が異なって
いると、充填速度が遅いキャビティ内の封止用樹脂１０
が硬くなってワイヤ流れを引き起し易いため、充填速度
が遅いキャビティを基準としてモールドの条件を設定す
る必要があり、組み立て条件に制限があるが、これに対
して、封止用樹脂１０の共通性を高めることができるた
め、ＱＦＰ１の組み立て条件の自由度の向上を図ること
ができる。
【００９１】また、第１キャビティ８ａと第２キャビテ
ィ８ｂとで封止用樹脂１０の充填速度がほぼ等しくなる
と、第１キャビティ８ａと第２キャビティ８ｂとでゲー
ト８ｆの形成角度を変えることなく同じにできるため、
モールド金型６の形状を容易にすることができ、モール
ド金型６のコストを低減できるとともに、ＱＦＰ１の製
造コストを低減できる。
【００９２】さらに、モールド金型６の形状を容易にで
きるため、ＱＦＰ１の開発期間を短縮できる。
【００９３】次に、各キャビティの減圧について説明す
る。
【００９４】減圧は、図８のレジン充填状態の（Ｃ）に
示すように、各キャビティ内の加圧を停止した後、各キ
ャビティへの封止用樹脂１０の充填が完了する前に開始
する。
【００９５】つまり、電磁弁１３ａ，１３ｂを閉じて各
キャビティ内の加圧を停止し、その後、各キャビティへ
の封止用樹脂１０の充填が完了する前に排気弁１４ａ，
１４ｂもしくは排気弁１７ａ，１７ｂを開いて減圧を開
始する。
【００９６】なお、加圧停止から減圧開始までの時間
（Ｔ３）は、０〜１００秒程度であり、加圧の停止と減
圧の開始がほぼ同時であってもよい。
【００９７】そこで、減圧開始のタイミングとしては、
その最も早いタイミングでの充填状態と、最も遅いタイ
ミングでの充填状態とをそれぞれ図１１（最も早いタイ
ミング）、図１２（最も遅いタイミング）に示す。
【００９８】すなわち、減圧開始の最も早いタイミング
としては、図１１に示すように、各キャビティ内におけ
る封止用樹脂１０の充填状態が、だいたい各キャビティ
の容積の１／２を過ぎた時点である。
【００９９】また、減圧開始の最も遅いタイミングとし
ては、図１２に示すように、各キャビティ内における封
止用樹脂１０の充填が完了する直前である。したがっ
て、減圧は、各キャビティ内における封止用樹脂１０の
充填状態が、だいたい各キャビティの容積の１／２を過
ぎた時点からの充填が完了する直前までの間に開始する
ことが好ましい。
【０１００】このように減圧を行うことにより、加圧に
よって各キャビティ内に進入したエアー９を排気させる
ことができ、封止用樹脂１０にエアー９が含まれること
を防止できる。
【０１０１】その結果、ＱＦＰ１の封止体３にボイドが
形成されることを防止できる。
【０１０２】なお、減圧は、図８のレジン充填状態の
（Ｄ）に示す樹脂充填完了後、モールド金型６を開く前
に停止させる。
【０１０３】以上により、樹脂モールディングを終了
し、モールド金型６を開いた後、モールド済みのマトリ
クスフレーム２をモールド金型６内から取り出す。
【０１０４】その後、マトリクスフレーム２をデバイス
領域２ｄ単位に切断して個片化する。その際、マトリク
スフレーム２の枠部２ｅとそれぞれのアウタリード２ｂ
とを切断分離するとともに、アウタリード２ｂをガルウ
ィング状に曲げ成形する。
【０１０５】これにより、ＱＦＰ１の組み立て完了とな
り、例えば、封止体３の厚さが1.２ｍｍ以下のＱＦＰ１
を組み立てることができる。
【０１０６】すなわち、封止体３の厚さが1.２ｍｍ以下
のＱＦＰ１などの薄型の半導体パッケージの組み立てに
おいて本実施の形態１の樹脂モールディング方法は有効
である。
【０１０７】なお、前記モールド金型６では、図１４お
よび図１５の変形例の上型７および下型８にそれぞれ示
すフローキャビティ（補助凹部）７ｆ，８ｋが設けられ
ていない場合を説明した。フローキャビティ７ｆ，８ｋ
は、キャビティから押し出されたエアー９を溜める補助
的な凹部であり、各キャビティのゲート８ｆから遠い角
部などにそれぞれのキャビティと連通して設けられてい
る。
【０１０８】そこで、図６と図７にそれぞれ示す上型７
と下型８では前記フローキャビティ７ｆ，８ｋが設けら
れていないため、各キャビティへの樹脂充填時には、各
キャビティと連通するエアーベント７ｃ，８ｃのみから
前記キャビティ内のエアー９を逃がす。
【０１０９】また、図１４および図１５に示す上型７お
よび下型８にはそれぞれフローキャビティ７ｆ，８ｋが
設けられているため、このモールド金型６用として使用
される図１３に示すマトリクスフレーム２には、フロー
キャビティ７ｆ，８ｋに対応した箇所に樹脂溜まりであ
るフローキャビティ樹脂溜まり部２ｇが形成されてい
る。
【０１１０】したがって、図６および図７に示す上型７
および下型８にはそれぞれフローキャビティ７ｆ，８ｋ
は設けられていないため、このモールド金型６用として
使用される図５に示すマトリクスフレーム２には、前記
フローキャビティ７ｆ，８ｋに対応した樹脂溜まり部は
形成されていない。
【０１１１】モールド金型６においてフローキャビティ
７ｆ，８ｋが設けられていない図６および図７に示すよ
うな上型７および下型８を採用することにより、フロー
キャビティ７ｆ，８ｋに埋まる分の封止用樹脂１０を削
減できるため、フローキャビティ７ｆ，８ｋが設けられ
ているモールド金型６を使用する場合に比較して省レジ
ン化を図ることができ、ＱＦＰ１の製造コストの低減化
を図ることが可能になる。
【０１１２】さらに、封止体３にフローキャビティ樹脂
が形成されないため、前記フローキャビティ樹脂の切断
を行わなくて済むため、切断工程を短縮化することがで
きる。
【０１１３】また、フローキャビティ７ｆ，８ｋが設け
られていないモールド金型６では、樹脂流路を容易にで
きるため、モールド金型６の形状を容易にすることがで
き、モールド金型６の製造コストを低減できる。
【０１１４】さらに、フローキャビティ７ｆ，８ｋが設
けられていないモールド金型６では、フローキャビティ
樹脂溜まり部２ｇが形成されていないマトリクスフレー
ム２を使用することができるため、リードフレームの共
通化を図って品種を減らすことができる。
【０１１５】一方、フローキャビティ７ｆ，８ｋが設け
られているモールド金型６を採用する場合には、各キャ
ビティ内のエアー９をフローキャビティ７ｆ，８ｋに溜
めることが可能なため、各キャビティ内から十分にエア
ー９を逃がすことができ、よりボイドの形成を防ぐこと
ができる。
【０１１６】次に、図１６および図１７は、図４に示す
背圧圧力供給装置２３による各キャビティ内の背圧圧力
の調整方法の変形例を示すものである。
【０１１７】図１６は、モータやエアーなどの駆動源２
６による駆動でピストン２４を動作させ、エアータンク
２５の容積を変動させて各キャビティ内の封止用樹脂１
０の流動抵抗となる背圧圧力２８を調整するものであ
る。すなわち、樹脂注入圧力２７によって排出されるキ
ャビティ内エアーをエアータンク２５に圧縮することに
より、背圧圧力２８を付与するものである。
【０１１８】図１７は、弁部材２９によってエアー排出
量を絞ることにより、各キャビティ内の背圧圧力２８を
調整するものであり、エアー排出必要量３０が実際のエ
アー排出量３１より大きくなるように調整して背圧圧力
２８の大きさを変える方法である。ここでは、エアーベ
ント７ｃ，８ｃに弁部材２９を設け、樹脂注入圧力２７
によって排出されるキャビティ内エアーを弁部材２９で
絞ることにより、背圧圧力２８を付与するものである。
【０１１９】図１６および図１７に示す変形例の背圧圧
力２８の調整方法であっても、各キャビティ内の背圧圧
力２８を調整することができ、図４に示す背圧圧力供給
装置２３の場合と同様の効果を得ることができる。
【０１２０】（実施の形態２）図１８は本発明の実施の
形態２の半導体集積回路装置の製造方法によって組み立
てられる半導体集積回路装置の構造の一例を示す断面
図、図１９は本発明の実施の形態２の半導体集積回路装
置の製造方法で用いられるモールド金型の上型の構造の
一例を示す平面図、図２０は本発明の実施の形態２の半
導体集積回路装置の製造方法で用いられるモールド金型
の下型の構造の一例を示す平面図、図２１は本発明の実
施の形態２の半導体集積回路装置の製造方法で用いられ
る多数個取り基板の構造の一例を示す平面図、図２２は
本発明の実施の形態２の半導体集積回路装置の製造方法
における樹脂モールディング後の構造の一例を示す平面
図、図２３は本発明の実施の形態２の半導体集積回路装
置の製造方法における樹脂モールディング後の個片化時
のダイシングラインの一例を示す平面図、図２４は本発
明の実施の形態２の半導体集積回路装置の製造方法にお
ける樹脂モールディング後のランナおよびカルの構造の
一例を示す平面図、図２５は本発明の実施の形態２の半
導体集積回路装置の製造方法における個片化後の構造の
一例を示す平面図、図２６は本発明の実施の形態２の半
導体集積回路装置の製造方法における個片化後の構造の
一例を示す底面図、図２７は本発明の実施の形態２の半
導体集積回路装置の製造方法におけるチップ搭載後の多
数個取り基板の構造の一例を示す平面図、図２８は図２
７に示す多数個取り基板の樹脂充填状態の一例を示す平
面図である。
【０１２１】本実施の形態２は、多数個取り基板４０を
用いて組み立てられるＣＳＰ（ChipSize Package)４３
の製造方法を説明するものである。
【０１２２】図１８に示すＣＳＰ４３は、チップ積層タ
イプの薄型の半導体パッケージであり、その構造は、主
面４１ａと裏面４１ｂを有し、かつ主面４１ａに図２１
に示すチップ搭載領域４０ｂと複数の配線であるリード
４１ｃとが形成された配線基板４１と、配線基板４１の
主面４１ａのチップ搭載領域４０ｂに積層して搭載され
た２つの半導体チップ４と、各半導体チップ４のボンデ
ィング電極４ｂとこれに対応するリード４１ｃそれぞれ
とを接続する複数のワイヤ５と、２つの半導体チップ４
および複数のワイヤ５を樹脂封止する封止体４４と、配
線基板４１の裏面４１ｂに設けられた複数の外部端子で
ある半田ボール４２とからなる。
【０１２３】なお、ＣＳＰ４３は、薄型のものであり、
１つの半導体チップ４の厚さは、例えば、２２０μｍ程
度である。これにより、ＣＳＰ４３は、その配線基板４
１の裏面４１ｂから封止体４４の表面までの厚さが、例
えば１ｍｍ以下のものである。
【０１２４】また、ＣＳＰ４３は、それぞれにチップ搭
載領域４０ｂを有する複数のデバイス領域（装置形成領
域）４０ｃが主面４０ａにマトリクス配置で形成された
多数個取り基板４０を用い、かつワイヤボンディング後
の樹脂モールディング工程において、マトリクス配置さ
れた複数のデバイス領域４０ｃをモールド金型６の１つ
のキャビティで覆って一括で樹脂封止（以降、このよう
な樹脂封止方法を一括モールドと呼ぶ）した後、ダイシ
ングによって個片化されて形成されたものである。
【０１２５】次に、本実施の形態２の半導体集積回路装
置の製造方法の樹脂モールディング工程で用いられる図
１９に示す上型７と図２０に示す下型８の構造について
説明する。
【０１２６】まず、図１９に示す上型７には、多数個取
り基板４０の主面４０ａを覆うことが可能な１つの一括
用キャビティ７ｈが形成され、さらに、この一括用キャ
ビティ７ｈの周囲には、複数のエアーベント７ｃ、複数
のカル７ｄ、複数のゲート７ｉおよび複数の背圧・減圧
用の吸引孔７ｊが設けられている。
【０１２７】なお、複数のエアーベント７ｃは、四角形
の一括用キャビティ７ｈのカル７ｄ側の一辺を除いたそ
れ以外の３辺それぞれの外周に、複数個ずつ設けられて
おり、さらに、複数の吸引孔７ｊは、これらのエアーベ
ント７ｃの近傍に設けられている。
【０１２８】したがって、一括用キャビティ７ｈの加圧
と減圧の際のエアー９の供給と排気は、一括用キャビテ
ィ７ｈの３方向から行うことができる。
【０１２９】また、図２０に示す下型８には、１つの一
括用キャビティ８ｌと複数のポット８ｄが設けられ、さ
らに、この一括用キャビティ８ｌと複数のポット８ｄの
外周にリング状のパッキン８ｈが埋め込まれており、上
型７と下型８が閉じてクランプした際には、このパッキ
ン８ｈにより、真空排気可能な密閉領域が形成される。
【０１３０】なお、本実施の形態２のモールド金型６に
おいても、実施の形態１のモールド金型６と同様に図４
に示すような背圧圧力供給装置２３が接続されており、
したがって、樹脂モールディング時に、吸引孔７ｊを介
して各エアーベント７ｃからエアー９を一括用キャビテ
ィ７ｈ，８ｌに対して供給するか、もしくは排気するこ
とにより、一括用キャビティ７ｈ，８ｌ内を加圧もしく
は減圧することができる。
【０１３１】次に、本実施の形態２の半導体集積回路装
置（ＣＳＰ４３）の製造方法について説明する。
【０１３２】まず、チップ搭載領域４０ｂと複数のリー
ド（配線）４１ｃとをそれぞれに有した複数のデバイス
領域４０ｃがマトリクス配置で形成された図２１に示す
多数個取り基板４０を準備する。
【０１３３】その後、多数個取り基板４０の主面４０ａ
のデバイス領域４０ｃのチップ搭載領域４０ｂにダイボ
ンド材などを介して半導体チップ４を搭載する。本実施
の形態２のＣＳＰ４３は、チップ積層タイプであるた
め、ここでは、まず下段の半導体チップ４を各デバイス
領域４０ｃのチップ搭載領域４０ｂに搭載し、続いて、
下段の半導体チップ４の上に上段の半導体チップ４を搭
載する。
【０１３４】その際、ＣＳＰ４３は薄型化を図るもので
あるため、半導体チップ４の厚さは、例えば、２２０μ
ｍ程度であることが好ましいが、ただし、半導体チップ
４の厚さはこれに限定されるものではない。
【０１３５】なお、ＣＳＰ４３の組み立てでは、多数個
取り基板４０においてそのデバイス領域４０ｃ単位の不
良などによってマトリクス配置された複数のデバイス領
域４０ｃのなかにＣＳＰ４３を形成できないデバイス領
域４０ｃが存在している場合がある。
【０１３６】このような多数個取り基板４０では、不良
となったデバイス領域４０ｃには半導体チップ４の搭載
を行わず、良品のデバイス領域４０ｃのみに半導体チッ
プ４の搭載を行うため、チップ搭載終了後の組み立て工
程では、図２７に示すように、半導体チップ４が目ぬけ
状態となった多数個取り基板４０がその後の工程を流れ
る場合がある。
【０１３７】すなわち、チップ搭載後の多数個取り基板
４０が、半導体チップ４が搭載されたデバイス領域４０
ｃと、半導体チップ４が搭載されていないデバイス領域
４０ｃとを有した状態になっている場合があり、本実施
の形態２では、チップ搭載以後の組み立てについて、半
導体チップ４が搭載されたデバイス領域４０ｃと、半導
体チップ４が搭載されていないデバイス領域４０ｃとを
有した多数個取り基板４０（このような状態の多数個取
り基板４０を、以降、チップ目ぬけ状態の多数個取り基
板４０と呼ぶ）についての組み立てを説明する。ただ
し、本実施の形態２のＣＳＰ４３の組み立てはチップ目
ぬけ状態の多数個取り基板４０に限らず、主面４０ａの
全てのデバイス領域４０ｃに半導体チップ４が搭載され
た多数個取り基板４０に適用することも可能である。
【０１３８】チップ積層搭載終了後、ワイヤボンディン
グを行う。
【０１３９】すなわち、下段の半導体チップ４のボンデ
ィング電極４ｂとこれに対応するリード４１ｃ、および
上段の半導体チップ４のボンディング電極４ｂとこれに
対応するリード４１ｃとをワイヤ５によって接続する。
【０１４０】その後、樹脂モールディングを行う。
【０１４１】なお、本実施の形態２の樹脂モールディン
グにおいても、図８に示すタイミングチャートに示され
た内容と同様に、樹脂充填、キャビティ内の加圧および
減圧などを行うが、プランジャ動作、電磁弁動作、排気
弁動作などのタイミングとそれぞれの動作時間の許容範
囲については、実施の形態１と全く同じであってもよ
く、また品種などに応じて種々変更することも可能であ
る。
【０１４２】まず、モールド金型６の下型８上に、チッ
プ目ぬけ状態で、かつワイヤボンディング済みの多数個
取り基板４０を配置し、その後、上型７の１つの一括用
キャビティ７ｈによって多数個取り基板４０の複数のデ
バイス領域４０ｃを一括で覆ってモールド金型６の上型
７と下型８を閉じてクランプする。
【０１４３】金型のクランプ確認後、図８に示すプラン
ジャ動作を開始して一括用キャビティ７ｈ，８ｌへの封
止用樹脂１０の注入を行う。
【０１４４】その際、本実施の形態２では、図２８に示
すように、多数個取り基板４０上で一括用キャビティ７
ｈ，８ｌでの樹脂注入方向に直角な方向（多数個取り基
板４０の長手方向）に並んだ各列内の複数の半導体チッ
プ４に対する封止用樹脂１０の充填速度が、同一列内の
複数の半導体チップ同士でほぼ同じになるように封止用
樹脂１０を充填する。
【０１４５】すなわち、一括用キャビティ７ｈ，８ｌへ
の樹脂充填中に複数のエアーベント７ｃから所定量のエ
アー９を送り込んで一括用キャビティ７ｈ，８ｌ内を加
圧し、これにより、充填中の封止用樹脂１０全体にほぼ
均一の大きさの流動抵抗を付与することができ、樹脂注
入方向に直角な方向に並んだ各列の複数の半導体チップ
４に対する封止用樹脂１０の充填速度が、図２８に示す
ように同一列内の複数の半導体チップ４同士でほぼ同じ
になるようにする。
【０１４６】なお、樹脂注入の際には、４９０ＭＰａ
（５０ｋｇ／ｃｍ2 ) 程度もしくはそれ以下の低い樹脂
注入圧で封止用樹脂１０を一括用キャビティ７ｈ，８ｌ
内に注入する。
【０１４７】これにより、厚さの薄い２２０μｍ程度ま
たはそれ以下の厚さの半導体チップ４であっても樹脂注
入圧によるチップクラックの発生を防ぐことができる。
【０１４８】また、加圧終了後、実施の形態１と同様
に、一括用キャビティ７ｈ，８ｌ内の減圧を行って封止
用樹脂１０内に加圧エアーが巻き込まれることを防ぐと
ともに、ボイドの形成を防ぐ。
【０１４９】なお、本実施の形態２の樹脂モールディン
グにおいて、金型クランプ後、封止用樹脂１０がゲート
７ｉに到達するまでの間に一括用キャビティ７ｈ，８ｌ
内の加圧や減圧を行わないことや、加圧および減圧の方
法、さらに加圧および減圧を行うタイミングについては
実施の形態１のものと同じである。
【０１５０】このようにして一括用キャビティ７ｈ，８
ｌへの樹脂充填中に一括用キャビティ７ｈ，８ｌ内を加
圧することにより、充填中の封止用樹脂１０全体に所定
の流動抵抗を付与することができ、したがって、樹脂注
入方向に直角な方向に並んだ各列の複数の半導体チップ
４に対する封止用樹脂１０の充填速度を、同一列内の複
数の半導体チップ４同士でほぼ同じにできる。
【０１５１】これにより、一括用キャビティ７ｈ，８ｌ
内で未充填箇所の発生を無くすことができ、製品すなわ
ちＣＳＰ４３の品質の安定化を図ることができる。
【０１５２】また、チップ目ぬけ状態の多数個取り基板
４０であっても同一列内の複数の半導体チップ４同士で
樹脂の充填速度をほぼ同じにできるため、従来チップ目
ぬけ状態の多数個取り基板４０に対して行っていたダミ
ーチップの搭載を行わなくて済む。
【０１５３】これにより、ダミーチップの搭載の工程を
省くことができ、ＣＳＰ４３の製造工程の簡略化を図る
ことができる。
【０１５４】さらに、ダミーチップが不要となるため、
ＣＳＰ４３の製造コストを低減できる。
【０１５５】以上により、樹脂モールディングを終了
し、モールド金型６を開いた後、モールド済みの多数個
取り基板４０をモールド金型６内から取り出す。
【０１５６】この際、多数個取り基板４０の主面４０ａ
上には、図２４に示すように、一括モールドによって形
成された一括封止部４５が形成されており、さらに、ラ
ンナレジン４７、カルレジン４８、ゲートレジン４９な
どが形成されている。
【０１５７】その後、一括封止部４５からランナレジン
４７、カルレジン４８、ゲートレジン４９などを取り除
いて図２２に示す状態にし、さらに、多数個取り基板４
０をデバイス領域４０ｃ単位に切断して個片化する。
【０１５８】その際、図２３に示すダイシングライン４
６に沿ってダイシングを行って一括封止部４５といっし
ょに多数個取り基板４０を切断し、これにより、図２５
に示すように個片化する。
【０１５９】その後、図２６に示すように、個片化され
て形成された配線基板４１の裏面４１ｂに複数の半田ボ
ール４２を取り付けてＣＳＰ４３の組み立て完成とな
る。
【０１６０】なお、半田ボール４２の取り付けは、前記
ダイシングによる個片化の前に、多数個取り基板４０の
状態で行ってもよい。
【０１６１】本実施の形態２のＣＳＰ４３の組み立てに
より、薄型、例えば、配線基板４１の裏面４１ｂから封
止体４４の表面までの厚さが１ｍｍ以下のチップ積層タ
イプのＣＳＰ４３においても、その製品の品質の安定化
を図ることができる。
【０１６２】以上、本発明者によってなされた発明を発
明の実施の形態１，２に基づき具体的に説明したが、本
発明は前記発明の実施の形態１，２に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることは言うまでもない。
【０１６３】例えば、実施の形態１では、半導体集積回
路装置がＱＦＰ１の場合を説明したが、前記実施の形態
１の半導体集積回路装置は、マトリクスフレーム２を用
いて形成する薄型のものであれば、ＱＦＰ１以外の半導
体集積回路装置であってもよい。
【０１６４】さらに、前記実施の形態１では、モールド
金型６のキャビティ列が２列の場合を取り上げて説明し
たが、前記キャビティの列数は、２列に限定されるもの
ではなく、２列以上の複数列であればよい。
【０１６５】また、前記実施の形態２では、ＣＳＰ４３
がチップ積層タイプの場合を説明したが、ＣＳＰ４３
は、チップ積層タイプに限らず、１つの半導体チップ４
が搭載されたものであってもよい。
【０１６６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【０１６７】マトリクス配置のキャビティに対してキャ
ビティ内を加圧して封止用樹脂を充填することにより、
各キャビティの樹脂の充填速度を同じにすることがで
き、製品品質の安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体集積回路装置の
製造方法によって組み立てられる半導体集積回路装置の
構造の一例を示す平面図である。
【図２】図１に示す半導体集積回路装置の構造を示す側
面図である。
【図３】図１に示す半導体集積回路装置の構造を示す断
面図である。
【図４】本発明の実施の形態１の半導体集積回路装置の
製造方法で用いられる背圧圧力供給装置の構造およびモ
ールド金型との接続状態の一例を示す構成ブロック図で
ある。
【図５】本発明の実施の形態１の半導体集積回路装置の
製造方法で用いられるマトリクスフレームの構造の一例
を示す部分平面図である。
【図６】本発明の実施の形態１の半導体集積回路装置の
製造方法で用いられるモールド金型の上型の構造の一例
を示す平面図である。
【図７】本発明の実施の形態１の半導体集積回路装置の
製造方法で用いられるモールド金型の下型の構造の一例
を示す平面図である。
【図８】本発明の実施の形態１の半導体集積回路装置の
製造方法のモールド工程におけるモールド金型と圧力供
給装置の背圧供給動作のタイミングの一例を示すタイミ
ングチャートである。
【図９】本発明の実施の形態１のモールド工程における
キャビティの加圧状態の一例を示す部分平面図である。
【図１０】本発明の実施の形態１のモールド工程におけ
るキャビティの樹脂充填状態の一例を示す平面図であ
る。
【図１１】本発明の実施の形態１のモールド工程におけ
る減圧開始のタイミング（最早）の一例を示す平面図で
ある。
【図１２】本発明の実施の形態１のモールド工程におけ
る減圧開始のタイミング（最遅）の一例を示す平面図で
ある。
【図１３】本発明の実施の形態１の変形例のマトリクス
フレームの構造を示す部分平面図である。
【図１４】本発明の実施の形態１のモールド金型の変形
例の上型の構造を示す平面図である。
【図１５】本発明の実施の形態１のモールド金型の変形
例の下型の構造を示す平面図である。
【図１６】本発明の実施の形態１のモールド工程におけ
る変形例の背圧圧力の調整方法を示す部分断面図であ
る。
【図１７】本発明の実施の形態１のモールド工程におけ
る変形例の背圧圧力の調整方法を示す部分断面図であ
る。
【図１８】本発明の実施の形態２の半導体集積回路装置
の製造方法によって組み立てられる半導体集積回路装置
の構造の一例を示す断面図である。
【図１９】本発明の実施の形態２の半導体集積回路装置
の製造方法で用いられるモールド金型の上型の構造の一
例を示す平面図である。
【図２０】本発明の実施の形態２の半導体集積回路装置
の製造方法で用いられるモールド金型の下型の構造の一
例を示す平面図である。
【図２１】本発明の実施の形態２の半導体集積回路装置
の製造方法で用いられる多数個取り基板の構造の一例を
示す平面図である。
【図２２】本発明の実施の形態２の半導体集積回路装置
の製造方法における樹脂モールディング後の構造の一例
を示す平面図である。
【図２３】本発明の実施の形態２の半導体集積回路装置
の製造方法における樹脂モールディング後の個片化時の
ダイシングラインの一例を示す平面図である。
【図２４】本発明の実施の形態２の半導体集積回路装置
の製造方法における樹脂モールディング後のランナおよ
びカルの構造の一例を示す平面図である。
【図２５】本発明の実施の形態２の半導体集積回路装置
の製造方法における個片化後の構造の一例を示す平面図
である。
【図２６】本発明の実施の形態２の半導体集積回路装置
の製造方法における個片化後の構造の一例を示す底面図
である。
【図２７】本発明の実施の形態２の半導体集積回路装置
の製造方法におけるチップ搭載後の多数個取り基板の構
造の一例を示す平面図である。
【図２８】図２７に示す多数個取り基板の樹脂充填状態
の一例を示す平面図である。
【符号の説明】
１ ＱＦＰ（半導体集積回路装置） ２ マトリクスフレーム（リードフレーム） ２ａ インナリード（リード） ２ｂ アウタリード（リード） ２ｃ タブ（チップ搭載部） ２ｄ デバイス領域（装置形成領域） ２ｅ 枠部 ２ｆ ゲート樹脂溜り部 ２ｇ フローキャビティ樹脂溜まり部 ３ 封止体 ４ 半導体チップ ４ａ 主面 ４ｂ ボンディング電極 ５ ワイヤ（金属細線） ６ モールド金型 ７ 上型 ７ａ 第１キャビティ ７ｂ 第２キャビティ ７ｃ エアーベント ７ｄ カル ７ｅ ランナ ７ｆ フローキャビティ（補助凹部） ７ｇ 金型面 ７ｈ 一括用キャビティ ７ｉ ゲート ７ｊ 吸引孔 ８ 下型 ８ａ 第１キャビティ ８ｂ 第２キャビティ ８ｃ エアーベント ８ｄ ポット ８ｅ サブランナ ８ｆ ゲート ８ｇ 吸引孔 ８ｈ パッキン ８ｉ 金型面 ８ｊ プランジャ ８ｋ フローキャビティ（補助凹部） ８ｌ 一括用キャビティ ９ エアー １０ 封止用樹脂 １１ レギュレータ １２ 増圧弁 １３ａ，１３ｂ 電磁弁 １４ａ，１４ｂ，１７ａ，１７ｂ 排気弁 １５，２１ サイレンサ １６，１９ 圧力計 １８ 真空レギュレータ ２０ 真空ポンプ ２２ シーケンサ ２３ 背圧圧力供給装置 ２４ ピストン ２５ エアータンク ２６ 駆動源 ２７ 樹脂注入圧力 ２８ 背圧圧力 ２９ 弁部材 ３０ エアー排出必要量 ３１ 実際のエアー排出量 ３２ 工場エアー ４０ 多数個取り基板 ４０ａ 主面 ４０ｂ チップ搭載領域 ４０ｃ デバイス領域（装置形成領域） ４１ 配線基板 ４１ａ 主面 ４１ｂ 裏面 ４１ｃ リード（配線） ４２ 半田ボール ４３ ＣＳＰ（半導体集積回路装置） ４４ 封止体 ４５ 一括封止部 ４６ ダイシングライン ４７ ランナレジン ４８ カルレジン ４９ ゲートレジン
フロントページの続き (72)発明者 清水 福美 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 (72)発明者 井村 健一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 並木 勝重 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 (72)発明者 村上 文夫 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 Ｆターム(参考） 4F202 AD03 AD18 AH37 AM32 AR02 AR03 CA11 CB12 CB17 CK15 CK90 CP06 4F206 AD03 AD18 AH37 AM32 AR02 AR03 JA07 JB12 JB17 JF05 JM02 JM04 JN26 JN27 JQ81 5F061 AA01 BA01 CA21 DA08 DB01

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 以下の工程を含む半導体集積回路装置の
    製造方法： （ａ）チップ搭載部と複数のリードとをそれぞれに有し
    た複数の装置形成領域がマトリクス配置で形成されたリ
    ードフレームを準備する工程； （ｂ）前記リードフレームのチップ搭載部に半導体チッ
    プを搭載する工程； （ｃ）モールド金型のキャビティを含む金型面に前記半
    導体チップが搭載されたリードフレームを配置した後、
    前記モールド金型を閉じる工程； （ｄ）前記キャビティに封止用樹脂を注入する際に、マ
    トリクス配置の前記キャビティ内を加圧して前記封止用
    樹脂を充填する工程； （ｅ）前記（ｄ）工程の後、前記リードフレームを前記
    装置形成領域単位に個片化する工程。
  2. 【請求項２】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記モールド金型のゲートに前記封止
    用樹脂が到達するまでは、前記キャビティ内を大気圧状
    態に維持することを特徴とする半導体集積回路装置の製
    造方法。
  3. 【請求項３】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記（ｂ）工程と前記（ｃ）工程の間
    で、直径３０μｍ以下の金属細線によって前記半導体チ
    ップのボンディング電極とこれに対応する前記リードと
    を接続することを特徴とする半導体集積回路装置の製造
    方法。
  4. 【請求項４】 請求項３記載の半導体集積回路装置の製
    造方法であって、前記半導体チップの複数のボンディン
    グ電極は、６５μｍ以下の設置ピッチで設けられている
    ことを特徴とする半導体集積回路装置の製造方法。
  5. 【請求項５】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記キャビティ内の加圧を停止した
    後、前記キャビティへの封止用樹脂の充填完了前に前記
    キャビティの減圧を開始することを特徴とする半導体集
    積回路装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体集積回路装置の製
    造方法であって、前記減圧は、前記キャビティ内におけ
    る封止用樹脂の充填量が前記キャビティの容積の１／２
    以上となってから充填を完了するまでの間に開始するこ
    とを特徴とする半導体集積回路装置の製造方法。
  7. 【請求項７】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記モールド金型は、前記キャビティ
    から押し出されたエアーを溜める補助凹部を有しておら
    ず、前記キャビティへの樹脂充填時には、前記キャビテ
    ィと連通するエアーベントから前記キャビティ内のエア
    ーを逃がすことを特徴とする半導体集積回路装置の製造
    方法。
  8. 【請求項８】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記半導体集積回路装置の封止体の厚
    さは、1.２ｍｍ以下であることを特徴とする半導体集積
    回路装置の製造方法。
  9. 【請求項９】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記キャビティ内の加圧は、前記封止
    用樹脂が前記キャビティに入り始めるのとほぼ同時に開
    始することを特徴とする半導体集積回路装置の製造方
    法。
  10. 【請求項１０】 請求項１記載の半導体集積回路装置の
    製造方法であって、前記キャビティ内の加圧は、前記キ
    ャビティと連通して形成されたエアーベントを介してエ
    アーを供給して行うことを特徴とする半導体集積回路装
    置の製造方法。
  11. 【請求項１１】 以下の工程を含む半導体集積回路装置
    の製造方法： （ａ）チップ搭載領域と複数のリードとをそれぞれに有
    した複数の装置形成領域がマトリクス配置で形成された
    多数個取り基板を準備する工程； （ｂ）前記多数個取り基板のチップ搭載領域に半導体チ
    ップを搭載する工程； （ｃ）モールド金型のキャビティを含む金型面に前記半
    導体チップが搭載された多数個取り基板を配置した後、
    １つの前記キャビティによって複数の前記装置形成領域
    を一括で覆って前記モールド金型を閉じる工程； （ｄ）前記キャビティに封止用樹脂を注入する際に、前
    記キャビティ内を加圧して前記封止用樹脂を充填する工
    程； （ｅ）前記（ｄ）工程の後、前記多数個取り基板を前記
    装置形成領域単位に個片化する工程。
  12. 【請求項１２】 請求項１１記載の半導体集積回路装置
    の製造方法であって、前記半導体チップが搭載された装
    置形成領域と、前記半導体チップが搭載されていない装
    置形成領域とを有する多数個取り基板を樹脂封止するこ
    とを特徴とする半導体集積回路装置の製造方法。
  13. 【請求項１３】 請求項１１記載の半導体集積回路装置
    の製造方法であって、前記多数個取り基板の装置形成領
    域において前記半導体チップが積層されていることを特
    徴とする半導体集積回路装置の製造方法。
  14. 【請求項１４】 請求項１３記載の半導体集積回路装置
    の製造方法であって、前記半導体集積回路装置の配線基
    板の裏面から封止体の表面までの厚さは、１ｍｍ以下で
    あることを特徴とする半導体集積回路装置の製造方法。
  15. 【請求項１５】 請求項１１記載の半導体集積回路装置
    の製造方法であって、前記（ｄ）工程において、４９０
    ＭＰａ以下の樹脂注入圧で前記封止用樹脂を前記キャビ
    ティに注入することを特徴とする半導体集積回路装置の
    製造方法。
  16. 【請求項１６】 請求項１１記載の半導体集積回路装置
    の製造方法であって、前記モールド金型のゲートに前記
    封止用樹脂が到達するまでは、前記キャビティ内を大気
    圧状態に維持することを特徴とする半導体集積回路装置
    の製造方法。
  17. 【請求項１７】 請求項１１記載の半導体集積回路装置
    の製造方法であって、前記キャビティ内の加圧は、前記
    封止用樹脂が前記キャビティに入り始めるのとほぼ同時
    に開始することを特徴とする半導体集積回路装置の製造
    方法。
JP2002037204A 2002-02-14 2002-02-14 半導体集積回路装置の製造方法 Pending JP2003243435A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002037204A JP2003243435A (ja) 2002-02-14 2002-02-14 半導体集積回路装置の製造方法
TW092101472A TWI253152B (en) 2002-02-14 2003-01-23 Fabrication method of semiconductor integrated circuit device
US10/364,503 US6797542B2 (en) 2002-02-14 2003-02-12 Fabrication method of semiconductor integrated circuit device
KR10-2003-0009039A KR20030068467A (ko) 2002-02-14 2003-02-13 반도체 집적 회로 장치의 제조 방법
CNB031044549A CN1279597C (zh) 2002-02-14 2003-02-14 半导体集成电路器件的制造方法
US10/921,156 US7144755B2 (en) 2002-02-14 2004-08-19 Fabrication method of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002037204A JP2003243435A (ja) 2002-02-14 2002-02-14 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003243435A true JP2003243435A (ja) 2003-08-29

Family

ID=27655079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002037204A Pending JP2003243435A (ja) 2002-02-14 2002-02-14 半導体集積回路装置の製造方法

Country Status (5)

Country Link
US (2) US6797542B2 (ja)
JP (1) JP2003243435A (ja)
KR (1) KR20030068467A (ja)
CN (1) CN1279597C (ja)
TW (1) TWI253152B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010201696A (ja) * 2009-03-02 2010-09-16 Konica Minolta Opto Inc 射出成形方法及び装置
JP2012200996A (ja) * 2011-03-25 2012-10-22 Nec Corp 射出成形装置および射出成形方法
JP2016128222A (ja) * 2015-01-09 2016-07-14 アピックヤマダ株式会社 樹脂成形装置
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法
JP2020078873A (ja) * 2018-11-12 2020-05-28 東洋機械金属株式会社 射出成形機
JP2021160354A (ja) * 2020-04-01 2021-10-11 瑞皇精密工業股▲ふん▼有限公司 金型の構造
CN114701175A (zh) * 2022-05-17 2022-07-05 扬州港信光电科技有限公司 一种具有自动导气功能的碳化硅超声波封装装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
US7525180B2 (en) * 2005-10-24 2009-04-28 Panasonic Corporation Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package
KR200449442Y1 (ko) * 2008-06-25 2010-07-09 김천섭 게시판 회전장치
JP5405785B2 (ja) * 2008-09-19 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
KR101109342B1 (ko) * 2009-07-22 2012-01-31 삼성전기주식회사 역몰딩 장치 및 그를 이용한 하프 몰딩 방법
JP5512292B2 (ja) * 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8951037B2 (en) 2012-03-02 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level underfill and over-molding
US9802349B2 (en) 2012-03-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level transfer molding and apparatus for performing the same
CN104795377B (zh) 2014-01-17 2019-02-19 恩智浦美国有限公司 具有引线网的半导体器件
DE102014109286B4 (de) * 2014-06-12 2019-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Spritzpressen auf Waferebene und Vorrichtung zum Ausführen
US10451766B2 (en) * 2014-12-19 2019-10-22 Schlumberger Technology Corporation Methods of elemental imaging of formations and systems for producing the same
JP2017183511A (ja) * 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2019079928A (ja) * 2017-10-24 2019-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびリードフレーム
JP2020129608A (ja) * 2019-02-08 2020-08-27 セイコーエプソン株式会社 電子デバイスの製造方法
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS535255A (en) * 1976-07-05 1978-01-18 Hitachi Ltd Mold for molding resin
JPH03205117A (ja) * 1990-01-05 1991-09-06 Toshiba Corp マルチプランジャー成形金型
JPH0550456A (ja) 1991-08-23 1993-03-02 Sony Corp 薄型電子部品の樹脂封止方法
JP3305842B2 (ja) 1993-12-15 2002-07-24 住友ベークライト株式会社 半導体部品の樹脂封止方法、半導体封止装置および樹脂封止半導体部品
US5624691A (en) * 1994-06-21 1997-04-29 Texas Instruments Incorporated Transfer mold design
JP3533084B2 (ja) 1998-04-15 2004-05-31 株式会社ルネサステクノロジ モールド装置ならびに半導体装置の製造方法
JP2000012598A (ja) 1998-06-23 2000-01-14 Hitachi Ltd キャピラリおよびそれを用いたワイヤボンディング方法ならびに装置および半導体装置の製造方法
JP3005534B1 (ja) 1998-08-25 2000-01-31 九州日本電気株式会社 樹脂封止成形方法
JP2000164615A (ja) 1998-11-30 2000-06-16 Toshiba Microelectronics Corp 樹脂封止金型及び半導体装置の製造方法
JP2000243876A (ja) 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
EP2259369A1 (en) 1999-05-07 2010-12-08 Nitto Denko Corporation Porous films and processes for the production thereof
JP3901427B2 (ja) * 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
JP3883784B2 (ja) 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
JP3859654B2 (ja) * 2003-07-31 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
JP4094515B2 (ja) * 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4243177B2 (ja) * 2003-12-22 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010201696A (ja) * 2009-03-02 2010-09-16 Konica Minolta Opto Inc 射出成形方法及び装置
JP2012200996A (ja) * 2011-03-25 2012-10-22 Nec Corp 射出成形装置および射出成形方法
JP2016128222A (ja) * 2015-01-09 2016-07-14 アピックヤマダ株式会社 樹脂成形装置
WO2016111028A1 (ja) * 2015-01-09 2016-07-14 アピックヤマダ株式会社 樹脂成形装置
TWI656006B (zh) * 2015-01-09 2019-04-11 日商山田尖端科技股份有限公司 Resin forming device
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法
JP2020078873A (ja) * 2018-11-12 2020-05-28 東洋機械金属株式会社 射出成形機
JP2021160354A (ja) * 2020-04-01 2021-10-11 瑞皇精密工業股▲ふん▼有限公司 金型の構造
JP7052106B2 (ja) 2020-04-01 2022-04-11 瑞皇精密工業股▲ふん▼有限公司 金型の構造
CN114701175A (zh) * 2022-05-17 2022-07-05 扬州港信光电科技有限公司 一种具有自动导气功能的碳化硅超声波封装装置

Also Published As

Publication number Publication date
US20050019979A1 (en) 2005-01-27
CN1438685A (zh) 2003-08-27
US20030153130A1 (en) 2003-08-14
US7144755B2 (en) 2006-12-05
KR20030068467A (ko) 2003-08-21
TWI253152B (en) 2006-04-11
US6797542B2 (en) 2004-09-28
CN1279597C (zh) 2006-10-11
TW200308066A (en) 2003-12-16

Similar Documents

Publication Publication Date Title
JP2003243435A (ja) 半導体集積回路装置の製造方法
JP4326786B2 (ja) 樹脂封止装置
US7790512B1 (en) Molded leadframe substrate semiconductor package
US6438826B2 (en) Electronic component, method of sealing electronic component with resin, and apparatus therefor
JP2001053094A (ja) 樹脂封止方法及び装置
US6383846B1 (en) Method and apparatus for molding a flip chip semiconductor device
JPH05267376A (ja) 集積回路リードフレーム用の改良されたプラスチック封止装置およびその方法
KR100392264B1 (ko) 반도체집적회로장치의제조방법
EP1126516A2 (en) Electronic component, method of sealing electronic component with resin, and apparatus therefor
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
JP2007036273A (ja) 半導体集積回路装置の製造方法
JPH06177305A (ja) スロット付き導線フレーム及び集積回路パッケージを成形する方法
JP3456983B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
JP4517193B2 (ja) マルチチップモールド方法
US20130071505A1 (en) Molding device for semiconductor chip package
JPH08192438A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置
JP2000263603A (ja) 樹脂成形装置及び成形品の離型方法
JPH07183318A (ja) 電子回路装置及びその製造方法
US6514797B2 (en) Underfill applications using film technology
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
KR102407742B1 (ko) 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임
JP2006295010A (ja) モールド成型装置およびモールド成型方法
JP3955408B2 (ja) 半導体装置の製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JP2003017516A (ja) 半導体装置の製造方法およびそれに用いられるモールド装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040913

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061017