KR20030068467A - 반도체 집적 회로 장치의 제조 방법 - Google Patents

반도체 집적 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR20030068467A
KR20030068467A KR10-2003-0009039A KR20030009039A KR20030068467A KR 20030068467 A KR20030068467 A KR 20030068467A KR 20030009039 A KR20030009039 A KR 20030009039A KR 20030068467 A KR20030068467 A KR 20030068467A
Authority
KR
South Korea
Prior art keywords
cavity
mold
integrated circuit
semiconductor integrated
circuit device
Prior art date
Application number
KR10-2003-0009039A
Other languages
English (en)
Inventor
구라또미분시
시미즈후꾸미
이무라겐이찌
나미끼가쯔시게
무라까미후미오
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
가부시끼가이샤 히가시 닛본 세미콘덕터 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 가부시끼가이샤 히가시 닛본 세미콘덕터 테크놀로지스 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030068467A publication Critical patent/KR20030068467A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

제품 품질의 안정화를 도모한다.
반도체 집적 회로 장치의 제조에 있어서 매트릭스 프레임에 대하여 수지 몰딩을 행할 때에, 몰드 금형(6)의 하형(8)의 매트릭스 배치의 1열째의 제1 캐비티(8a)와 2열째의 제2 캐비티(8b)에 대하여 각 캐비티 내에 소정 량의 에어(9)를 공급하여 가압하고, 캐비티 내에서의 밀봉용 수지(10)의 충전 속도가 각 캐비티에서 동일하게 되도록 밀봉용 수지(10)를 충전함으로써, 제품 품질의 안정화를 도모할 수 있다.

Description

반도체 집적 회로 장치의 제조 방법{FABRICATION METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은 반도체 집적 회로 장치의 제조 기술에 관한 것으로, 특히, 매트릭스 프레임을 이용한 조립에서의 수지 성형에 적용하기 유효한 기술에 관한 것이다.
수지 몰드 기술로서, 예를 들면, 일본 특허 공개2000-68305호 공보, 일본 특허 공개 평성11-297731호 공보 및 일본 특허 공개2000-164615호 공보에 그 기재가 있다.
일본 특허 공개2000-68305호 공보에는, 캐비티 내에 수지를 주입하기 전부터 미리 캐비티 내를 감압하다가, 수지가 캐비티 내에 진입함과 거의 동시에 캐비티 내를 가압하고, 그 후 캐비티 내를 감압하는 기술이 기재되어 있다.
일본 특허 공개 평성11-297731호 공보에는, 캐비티 내에 수지를 주입할 때, 에어벤트를 통하여 캐비티 내를 가압하면서 수지를 충전하는 기술이 기재되어 있다.
일본 특허 공개2000-164615호 공보에는, 수지 밀봉 금형의 가압 절단 릴리프면에 에어 블리더 수단이 형성되고, 수지 주입 시에 캐비티 내의 잔류 에어나 용융한 수지로부터 발생하는 가스를 에어 블리더 수단에서 외부로 배출하는 기술이 기재되어 있다.
상기 매트릭스 프레임을 이용한 조립으로 수지 몰딩을 행하면, 매트릭스 배치된 캐비티에 있어서 몰드 금형의 포트에 가까운 측의 1열째의 캐비티와 2열째의 캐비티에서 밀봉용 수지의 충전 속도가 서로 달라, 제품의 품질이 저하하는 것이 문제가 된다.
즉, 포트에 가까운 측의 1열째의 캐비티와 2열째의 캐비티에서는, 2열째의 캐비티 쪽이 포트로부터의 거리가 길기 때문에, 수지의 충전 속도가 1열째의 캐비티보다 늦어져 품질 저하로 이어진다.
본 발명의 목적은 제품 품질의 안정화를 도모하는 반도체 집적 회로 장치의 제조 방법을 제공하는 데에 있다.
또한, 본 발명의 목적은 밀봉용 수지의 수지재 개발에 있어서의 자유도 향상을 도모하는 반도체 집적 회로 장치의 제조 방법을 제공하는 데에 있다.
또한, 본 발명의 목적은 조립 조건의 자유도 향상을 도모하는 반도체 집적 회로 장치의 제조 방법을 제공하는 데에 있다.
또한, 본 발명의 목적은 제조 비용의 저감화를 도모하는 반도체 집적 회로 장치의 제조 방법을 제공하는 데에 있다.
본 발명의 상기 및 그 밖의 목적과 신규 특징은 본 명세서의 기술 및 첨부 도면에서 분명해질 것이다.
본원에 있어서 개시되는 발명 중 대표적이지만 개요를 간단히 설명하면 이하와 같다.
즉, 본 발명은 매트릭스 배치의 캐비티 내를 가압하여 밀봉용 수지를 충전하고, 밀봉용 수지의 충전 속도가 각각의 캐비티에서 동일하게 되도록 하는 것이다.
또한 본원의 그 밖의 발명의 개요를 항으로 나누어 이하에 나타낸다. 즉,
1. 이하의 공정을 포함하는 반도체 집적 회로 장치의 제조 방법:
(a) 칩 탑재부와 복수의 리드를 각각에 갖는 복수의 장치 형성 영역이 매트릭스 배치에 의해 형성된 리드 프레임을 준비하는 공정;
(b) 상기 리드 프레임의 칩 탑재부에 반도체 칩을 탑재하는 공정;
(c) 몰드 금형의 캐비티를 포함하는 금형면에 상기 반도체 칩이 탑재된 리드프레임을 배치한 후, 상기 몰드 금형을 폐쇄하는 공정;
(d) 상기 캐비티에 밀봉용 수지를 주입할 때, 매트릭스 배치의 캐비티에 대하여 1 내지 1O㎏/㎠의 범위의 압력으로 캐비티 내를 가압하여 상기 밀봉용 수지를 충전하는 공정;
(e) 상기 (d) 공정 후, 상기 리드 프레임을 상기 장치 형성 영역 단위로 개편화하는 공정.
2. 이하의 공정을 포함하는 반도체 집적 회로 장치의 제조 방법:
(a) 칩 탑재 영역과 복수의 리드를 각각에 갖는 복수의 장치 형성 영역이 매트릭스 배치로 형성된 멀티 칩 기판을 준비하는 공정;
(b) 상기 멀티 칩 기판의 칩 탑재 영역에 두께 220㎛ 이하의 반도체 칩을 탑재하는 공정;
(c) 몰드 금형의 캐비티를 포함하는 금형면에 상기 반도체 칩이 탑재된 멀티 칩 기판을 배치한 후, 하나의 상기 캐비티에 의해서 복수의 상기 장치 형성 영역을 일괄로 피복하여 상기 몰드 금형을 폐쇄하는 공정;
(d) 상기 캐비티에 밀봉용 수지를 주입할 때, 상기 캐비티 내를 가압하여 상기 밀봉용 수지를 충전하는 공정;
(e) 상기 (d) 공정 후, 상기 멀티 칩 기판을 상기 장치 형성 영역 단위로 개편화하는 공정.
도 1은 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법에 의해서 조립되는 반도체 집적 회로 장치의 구조 일례를 보여주는 평면도.
도 2는 도 1에 도시한 반도체 집적 회로 장치의 구조를 도시하는 측면도.
도 3은 도 1에 도시한 반도체 집적 회로 장치의 구조를 도시하는 단면도.
도 4는 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 배압 압력 공급 장치의 구조 및 몰드 금형과의 접속 상태의 일례를 나타내는 구성 블록도.
도 5는 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 매트릭스 프레임의 구조 일례를 보여주는 부분 평면도.
도 6은 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 몰드 금형의 상형 구조의 일례를 보여주는 평면도.
도 7은 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 몰드 금형의 하형 구조의 일례를 보여주는 평면도.
도 8은 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법의 몰드 공정에 있어서의 몰드 금형과 압력 공급 장치의 배압 공급 동작의 타이밍 일례를 나타내는 타이밍차트.
도 9는 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 캐비티의 가압 상태의 일례를 나타내는 부분 평면도.
도 10은 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 캐비티의 수지 충전 상태의 일례를 나타내는 평면도.
도 11은 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 감압 개시의 타이밍(가장 빠름)의 일례를 나타내는 평면도.
도 12는 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 감압 개시의 타이밍(가장 느림)의 일례를 나타내는 평면도.
도 13은 본 발명의 실시 형태 1에 따른 변형예의 매트릭스 프레임의 구조를 도시하는 부분 평면도.
도 14는 본 발명의 실시 형태 1에 따른 몰드 금형의 변형예의 상형 구조를 도시하는 평면도.
도 15는 본 발명의 실시 형태 1에 따른 몰드 금형의 변형예의 하형 구조를 도시하는 평면도.
도 16은 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 변형예의 배압 압력의 조정 방법을 나타내는 부분 단면도.
도 17은 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 변형예의 배압 압력의 조정 방법을 나타내는 부분 단면도.
도 18은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 의해서 조립되는 반도체 집적 회로 장치의 구조 일례를 보여주는 단면도.
도 19는 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 몰드 금형의 상형 구조의 일례를 보여주는 평면도.
도 20은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 몰드 금형의 하형 구조의 일례를 보여주는 평면도.
도 21은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 멀티 칩 기판의 구조 일례를 보여주는 평면도.
도 22는 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 수지 몰딩 후의 구조 일례를 보여주는 평면도.
도 23은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 수지 몰딩 후의 개편화 시의 다이싱 라인의 일례를 나타내는 평면도.
도 24는 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 수지 몰딩 후의 러너(runner) 및 칼(cull)의 구조 일례를 보여주는 평면도.
도 25는 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 개편화 후의 구조 일례를 보여주는 평면도.
도 26은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 개편화 후의 구조 일례를 보여주는 저면도.
도 27은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 칩 탑재 후의 멀티 칩 기판의 구조 일례를 보여주는 평면도.
도 28은 도 27에 도시한 멀티 칩 기판의 수지 충전 상태의 일례를 나타내는 평면도.
<도면의 주요 부분에 대한 간단한 설명>
1 : QFP(반도체 집적 회로 장치)
2b : 외측 리드(리드)
3 : 밀봉체
6 : 몰드 금형
7 : 상형
8 : 하형
8a : 제1 캐비티
8b : 제2 캐비티
8c : 에어벤트
9 : 에어
10 : 밀봉용 수지
이하, 본 발명의 실시 형태를 도면에 기초하여 상세히 설명한다.
이하의 실시 형태에서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시 형태로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 이들은 상호 무관계한 것이 아니며, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다.
또한, 이하의 실시 형태에 있어서, 요소의 수 등(개수, 수치, 량, 범위 등을 포함함)에 언급하는 경우, 특별히 명시한 경우 및 원리적으로 분명하게 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것이 아니며, 특정한 수 이상이더라도 이하더라도 좋은 것으로 한다.
또한, 이하의 실시 형태에 있어서, 그 구성 요소(요소 스텝 등도 포함함)는 특별히 명시한 경우 및 원리적으로 분명하게 필수라고 생각되는 경우 등을 제외하고, 반드시 필수적인 것이 아님은 물론이다.
마찬가지로, 이하의 실시 형태에 있어서, 구성 요소 등의 형상, 위치 관계 등에 언급할 때는, 특별히 명시한 경우 및 원리적으로 분명하게 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등과 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은 상기 수치 및 범위에 대해서도 마찬가지이다.
또한, 실시 형태를 설명하기 위한 전체 도면에서 동일 기능을 갖는 것은 동일 부호를 부여하며, 그 반복 설명은 생략한다.
(실시 형태 1)
도 1은 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법에 의해서 조립되는 반도체 집적 회로 장치의 구조 일례를 보여주는 평면도, 도 2는도 1에 도시한 반도체 집적 회로 장치의 구조를 도시하는 측면도, 도 3은 도 1에 도시한 반도체 집적 회로 장치의 구조를 도시하는 단면도, 도 4는 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 배압 압력 공급 장치의 구조 및 몰드 금형과의 접속 상태의 일례를 나타내는 구성 블록도, 도 5는 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 매트릭스 프레임의 구조 일례를 보여주는 부분 평면도, 도 6은 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 몰드 금형의 상형 구조의 일례를 보여주는 평면도, 도 7은 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 몰드 금형의 하형 구조의 일례를 보여주는 평면도, 도 8은 본 발명의 실시 형태 1에 따른 반도체 집적 회로 장치의 제조 방법의 몰드 공정에 있어서의 몰드 금형과 압력 공급 장치의 배압 공급 동작의 타이밍의 일례를 나타내는 타이밍차트, 도 9는 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 캐비티의 가압 상태의 일례를 나타내는 부분 평면도, 도 10은 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 캐비티의 수지 충전 상태의 일례를 나타내는 평면도, 도 11은 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 감압 개시의 타이밍(가장 빠름)의 일례를 나타내는 평면도, 도 12는 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 감압 개시의 타이밍(가장 느림)의 일례를 나타내는 평면도, 도 13은 본 발명의 실시 형태 1에 따른 변형예의 매트릭스 프레임의 구조를 도시하는 부분 평면도, 도 14는 본 발명의 실시 형태 1에 따른 몰드 금형의 변형예의 상형 구조를 도시하는 평면도, 도 15는 본 발명의 실시 형태 1에 따른 몰드 금형의 변형예의 하형 구조를 도시하는 평면도, 도 16은 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 변형예의 배압 압력의 조정 방법을 나타내는 부분 단면도, 도 17은 본 발명의 실시 형태 1에 따른 몰드 공정에 있어서의 변형예의 배압 압력의 조정 방법을 나타내는 부분 단면도이다.
본 실시 형태 1의 반도체 집적 회로 장치의 제조 방법은 도 1, 도 2 및 도 3에 도시한 바와 같은 박형의 QFP(Quad Flat Package)(1)의 조립을 설명하는 것이다.
QFP(1)는 반도체 집적 회로를 갖는 반도체 칩(4)과, 반도체 칩(4)의 주위에 방사 형상으로 배치된 복수의 내측 리드(리드)(2a)와, 반도체 칩(4)의 주면(4a)에 형성된 표면 전극인 본딩 전극(4b)과 이것에 대응하는 내측 리드(2a)를 접속하는 금선 등의 복수의 와이어(금속 세선)(5)와, 다이 본딩재를 통하여 반도체 칩(4)이 고정된 터브(칩 탑재부)(2c)와, 수지 몰딩에 의해서 형성되고, 또한 반도체 칩(4)과 복수의 와이어(5)를 밀봉하는 밀봉체(3)와, 밀봉체(3)로부터 외부로 향하여 돌출함과 함께, 내측 리드(2a)와 일체로 형성된 복수의 외측 리드(2b)로 구성되어 있다.
여기서, 본 실시 형태 1의 QFP(1)는 그 밀봉체(3)의 두께가, 예를 들면 1.2㎜ 이하의 박형의 것이다.
또, 와이어(5)는 예를 들면 직경 30㎛ 이하의 금선으로 이루어지고, 또한 반도체 칩(4)의 주면(4a)에 있어서 복수의 본딩 전극(4b)은, 예를 들면 65㎛ 이하의 패드 피치로 마련되어 있다.
이에 의해, QFP(1)의 다핀화를 도모할 수 있다.
즉, 와이어 직경을 가늘게 하고, 또한 패드 피치를 좁게 함으로써, QFP(1)의 다핀화 혹은 칩 수축화를 도모할 수 있다.
또, QFP(1)의 밀봉체(3)의 두께나 와이어 직경 및 패드 피치 등에 대해서는 상기 범위에 한정되는 것이 아니고, 상기 범위 외의 것이어도 좋다.
또한, 내측 리드(2a), 외측 리드(2b) 및 터브(2c)는 구리 합금이나 철-니켈 합금 등의 박판형의 부재에 의해서 형성되고, 그리고, 밀봉체(3)는 예를 들면 에폭시 수지 등임과 동시에, 수지 몰딩에 의해서 형성된 것이다.
다음에, 본 실시 형태 1의 QFP(1)의 조립에 있어서의 수지 밀봉 공정에서 이용되는 도 4에 도시한 배압 압력 공급 장치에 대하여 설명한다.
또, 배압 압력 공급 장치(23)는 몰드 장치의 몰드 금형(6)에 접속되는 것으로, 수지 몰딩 공정에서 몰드 금형(6)의 캐비티 내를 가압 또는 감압하는 수단이다.
배압 압력 공급 장치(23)에는 주로, 조절기(미스트 세퍼레이터 컴비네이션)(11)와, 증압 밸브(에어 탱크 컴비네이션)(12)와, 전자 밸브(13a, 13b)와, 대기압 배기용의 배기 밸브(14a, 14b)와, 진공 배기용의 배기 밸브(17a, 17b)와, 소음기(silencer)(15, 21)와, 압력계(16, 19)와, 진공 조절기(18)와, 진공 펌프(20)와, 시퀀서(22) 등이 마련되어 있다.
즉, 도 5에 도시한 매트릭스 프레임(리드 프레임)(2)에 대응하여, 포트(8d)(도 7 참조)에 가까운 측에 배치되는 제1 열(1열째)의 제1 캐비티(7a)와, 포트(8d)에서 먼 측에 배치되는 제2 열(2 열째)의 제2 캐비티(7b)에서, 가압·감압계를 별도로 구비하고 있고, 제1 캐비티(7a)와 제2 캐비티(7b)에서는 가압·감압 량을 각각 독립하여 제어 가능하게 되어 있다.
도 4에 도시한 바와 같이, 배압 압력 공급 장치(23)에서의 몰드 금형(6)의 제1 캐비티(7a) 및 제2 캐비티(7b)로의 에어(9) 공급은, 공장 에어(32)를 원압으로 하고, 증압 밸브(12) 또는 진공 펌프(20)에 의해서 소정 량의 에어(9)를 몰드 금형(6)의 제1 캐비티(7a) 및 제2 캐비티(7b)에 공급한다.
이 때, 밀봉용 수지(수지)(10)의 유동 저항이 되는 배압 압력(28)이 설정치가 되도록 에어(9)의 가압 량을 설정하는 것이고, 에어(9)의 가압 량을 조정하여 수지 주입 압력(27)과 상대되는 배압 압력(28)을 조정함으로써, 밀봉용 수지(10)의 유동 즉 충전 속도를 제어한다.
예를 들면, 1열째와 2열째의 캐비티에서는 1열째 쪽이 충전 속도가 빠르기 때문에, 각 캐비티 내를 소정의 압력(1열째의 밀봉용 수지(10)의 충전 속도를 늦추는 것이 가능한 크기의 압력)으로 가압하여 1열째의 충전 속도를 늦춰, 그 결과, 제1 캐비티(7a)와 제2 캐비티(7b)에서 밀봉용 수지(10)의 충전 속도가 거의 동일하게 되도록 한다.
즉, 1열째의 캐비티와 2열째의 캐비티에 있어서, 역학적 비 평형성이 강한 상태에서 밀봉용 수지(10)가 주입되는 것에 의한 수지 프론트의 비 안정성, 비 제어성, 외부 요인 과민성을 완화시키기 때문에, 밀봉용 수지(10)로의 배압을 높임으로써 수지 계면에서의 역학적 비 평형도를 약하게 하는 것이며, 제1 캐비티(7a) 및제2 캐비티(7b) 각각에서의 밀봉용 수지(10)의 충전 속도가 동일하게 되도록 캐비티 내를 가압한다.
따라서, 수지의 충전 시에, 각 캐비티 내에 설정된 소정의 배압 압력(28)을 부여하면, 가압을 행하고 있지 않은 상태에서 충전 속도가 빠른 1열째의 제1 캐비티(7a)의 밀봉용 수지(10)의 충전 속도가 늦어져, 가압을 행하고 있지 않은 상태에서 충전 속도가 느린 2열째의 제2 캐비티(7b)의 밀봉용 수지(10)의 충전 속도와 동일하게 된다.
또, 몰드 금형(6)의 제1 캐비티(7a)와 제2 캐비티(7b)로의 에어 공급계는 독립되어 있으며, 개별로 배압 압력(28)도 설정 가능하게 되어 있다. 또한, 조절기(11)에 의해서 원압 이하의 크기의 배압 압력(28)의 설정도 가능하게 되어 있다. 또한, 증압 밸브(12)와 진공 펌프(20)의 선택에 의해서 설정 압력은 가압에서 부압까지 설정이 가능하다.
또한, 전자 밸브(13a, 13b), 배기 밸브(14a, 14b), 배기 밸브(17a, 17b)는, 시퀀서(22)에 의해서 개별로 제어하는 것이 가능하며, 또한 몰드 금형(6)을 갖는 몰드 장치에서의 신호를 시퀀서(22)에 의해서 수신함으로써, 몰드 장치의 동작에 따라서 전자 밸브(13a, 13b), 배기 밸브(14a, 14b), 배기 밸브(17a, 17b) 각각의 개폐 타이밍을 설정할 수 있다.
또한, 압력계(16)의 데이터는 시퀀서(22)를 통하여 퍼스널 컴퓨터 등을 이용하여 모니터링이나 해석을 행하는 것이 가능하다. 또, 압력계(16)는 각 캐비티 내에 압력 센서를 매립하는 것에 의해서 대체할 수도 있다.
다음에, 본 실시 형태 1의 반도체 집적 회로 장치(QFP(1))의 제조 방법에 대하여 설명한다.
우선, 도 5에 도시한 매트릭스 프레임(2)을 준비한다.
여기서, 매트릭스 프레임(2)은 하나의 QFP(1)를 형성하기 위한 영역인 디바이스 영역(장치 형성 영역)(2d)이 복수 행×복수 열에 걸쳐 매트릭스 배치로 복수개 형성된 것이고, 각각의 디바이스 영역(2d)은 터브(칩 탑재부)(2c), 내측 리드(리드)(2a) 및 외측 리드(리드)(2b) 등을 갖고 있다.
또한, 각각의 디바이스 영역(2d)의 하나의 각부에는 몰드 금형(6)의 게이트(8f)에 대응한 게이트 수지 저장부(2f)가 형성되어 있다.
또, 매트릭스 프레임(2)은 예를 들면 구리 합금 등에 의해서 형성된 박판재이다.
그 후, 매트릭스 프레임(2)의 터브(2c)에 다이 본딩재를 통하여 반도체 칩(4)을 탑재한다.
이 때, QFP(1)가 다핀화를 도모하는 것인 경우, 반도체 칩(4)의 주면(4a)의 본딩 전극(4b)은 예를 들면 65㎛ 이하의 설치 피치로 마련되어 있는 것이 바람직하다.
그 후, 와이어 본딩을 행한다.
즉, 반도체 칩(4)의 본딩 전극(4b)과 이것에 대응하는 내측 리드(2a)를 와이어(5)에 의해서 접속한다.
또, QFP(1)가 다핀화를 도모하는 것인 경우, 와이어(5)로서, 예를 들면 직경30㎛ 이하의 금선 등을 이용하는 것이 바람직하다.
그 후, 수지 몰딩을 행한다.
여기서는, 우선, QFP(1)을 조립하기 위한 몰드 장치에서의 몰드 금형(6)의 구조에 대하여 설명한다.
도 6은 몰드 금형(6)의 상형(7)의 금형면(7g)을 도시하는 것으로, 제1 열(1열째)의 캐비티인 제1 캐비티(7a)가 5개 나란히 배열되어 있고, 또한 제2 열(2 열째)의 캐비티인 제2 캐비티(7b)가 동일하게 5개 나란히 배열되어 있으며, 각 캐비티가 매트릭스 프레임(2)에 대응하여 매트릭스 배치되어 있다.
또한, 도 7에 도시한 하형(8)의 포트(8d)에 대응한 컬(cull)(7d)이나 수지의 유로가 되는 러너(7e)가 형성되고, 또한 각 제1 캐비티(7a)와 각 제2 캐비티(7b)에서, 하형(8)의 게이트(8f)에 대응한 각부를 제외한 3개의 각부에는 에어벤트(7c)가 형성되어 있다.
도 7은 몰드 금형(6)의 하형(8)의 금형면(8i)을 도시하는 것으로, 제1 열(1열째)의 캐비티인 제1 캐비티(8a)가 5개 나란히 배열되어 있고, 또한 제2 열(2 열째)의 캐비티인 제2 캐비티(8b)가 동일하게 5개 나란히 배열되어 있으며, 각 캐비티가 상형(7)과 마찬가지로 매트릭스 배치되어 있다.
또한, 포트(8d)나 서브 러너(8e) 및 에어벤트(8c)가 형성되어 있음과 함께, 가압과 감압용의 복수의 흡인 구멍(8g)이 형성되어 있다. 이 흡인 구멍(8g)은 제1 캐비티(8a) 및 제2 캐비티(8b) 각각에 인접하여 각 캐비티에 대응하도록 마련되어 있고, 도 7에 도시한 하형(8)의 예에서는 각 캐비티에 대하여 각각 2개씩의 흡인구멍(8g)이 형성되어 있다.
각 캐비티의 가압 또는 감압을 행할 때에는, 각각의 흡인 구멍(8g)에서 에어(9)를 공급하거나 혹은 배기를 행한다. 따라서, 본 실시 형태 1에서는 이 흡인 구멍(8g)으로부터의 에어(9)의 공급 혹은 배기를 각 캐비티에 대하여 행함으로써, 각 캐비티의 가압 혹은 감압을 행할 수 있다.
또한, 상형(7)과 하형(8)이 폐쇄되었을 때에 몰드 영역이 밀폐되도록, 각 포트(8d), 각 캐비티 및 복수의 흡인 구멍(8g)의 외측 주위에는 링 형상의 패킹(8h)이 매립되어 있다.
또, 각 캐비티 내의 가압은 각각의 캐비티와 연통하는 에어벤트(7c, 8c)를 통해서 에어(9)를 공급하여 행하고, 한편, 각 캐비티 내의 감압은 에어벤트(7c, 8c)를 통해서 에어(9)를 배기하여 행한다.
또한, 포트(8d) 내에는 용융된 밀봉용 수지(10)를 밀어내는 도 8에 도시한 플런저(8j)가 배치되어 있다.
이러한 몰드 금형(6)을 이용하여 수지 몰딩을 행한다.
또, 수지 몰딩은 도 8에 도시한 타이밍차트를 이용하여 설명하지만, 도 8은 수지의 충전 시간을 20초로 하였을 때의 플런저(8j), 전자 밸브(13a, 13b) 및 배기 밸브(14a, 14b, 17a, 17b) 각각의 바람직한 동작 시간과 각각의 동작 시간의 허용 범위의 일례를 도시한 것이다.
우선, 몰드 금형(6)의 하형(8)의 금형면(8i)에, 반도체 칩(4)이 탑재되며, 또한 와이어 본딩 완료한 매트릭스 프레임(2)을 배치하고, 그 후, 도 8의 몰드 금형 동작에 나타낸 바와 같이 상형(7)과 하형(8)을 폐쇄하여 클램프한다.
금형의 클램프 확인 후, 플런저 동작을 개시하여 각 캐비티로의 밀봉용 수지(10)를 주입한다.
이 때, 본 실시 형태 1에서는 도 9에 도시한 바와 같이, 매트릭스 배치의 1열째(제1 열)의 제1 캐비티(8a)와 2 열째(제2 열)의 제2 캐비티(8b)에 대하여 각 캐비티 내를 소정의 압력으로 가압하고, 각 캐비티 내에서의 밀봉용 수지(10)의 충전 속도가 동일하게 되도록 밀봉용 수지(10)의 충전을 행한다.
즉, 각 흡인 구멍(8g)을 통해서 에어벤트(7c)로부터 소정 량의 에어(9)를 제1 캐비티(8a)와 제2 캐비티(8b)에 보내는 것에 의해, 제1 열과 제2 열에서 밀봉용 수지(10)의 충전 속도가 동일하게 되도록 한다.
또, 각 캐비티 내의 가압은 도 8에 도시한 전자 밸브 동작에 따라 도 4에 도시한 전자 밸브(13a, 13b)의 개폐 동작에 의해서 행한다.
우선, 도 8에 도시한 바와 같이, 플런저(8j)가 아래에서 위를 향해서 이동하기 시작하면, 용융된 밀봉용 수지(10)가 밀려나기 시작한다.
단, 본 실시 형태 1에서는 몰드 금형(6)의 게이트(8f)에 용융된 밀봉용 수지(10)가 도달할 때까지는, 각 캐비티 내를 대기압 상태로 유지하는 것이 바람직하다. 또, 대기압 상태란 캐비티 내부의 압력을 몰드 금형(6)의 외부 압력과 거의 동일하게 하는 것으로, 캐비티 내부와 외부에서 차압이 없는 상태를 말한다. 다시 말해서, 캐비티 내를 의도적인 가압이나 감압을 행하지 않은 상태로 유지하는 것이다. 예를 들면, 금형 클램프 전에 각 캐비티 내가 대기 개방되어 있고, 또한 게이트(8f)에 밀봉용 수지(10)가 도달할 때까지 캐비티 내를 가압도 감압도 시키지 않으면 된다.
또, 구체적인 대기압 상태의 압력치로서는, 예를 들면 1Atm이지만, 그 허용 범위는 0.5 내지 1.5 Atm 정도이다.
이와 같이, 게이트(8f)에 밀봉용 수지(10)가 도달할 때까지는, 캐비티 내의 가압 및 감압 모두 행하지 않음으로써, 플런저(8j) 상승 시의 컬(7d) 내에서의 밀봉용 수지(10)의 에어 진입을 방지할 수 있어, 밀봉용 수지(10) 내나 밀봉체(3)에의 보이드 형성을 방지할 수 있다.
즉, 플런저(8j)의 동작 개시 시점(도 8의 수지 충전 상태의(A)의 상태)에서, 컬(7d) 내에 가압에 의한 에어(9)가 들어가면, 플런저(8j)의 동작 후, 컬(7d) 내에 진입한 밀봉용 수지(10)가 고압의 에어(9)를 끌어들여, 그 결과, 밀봉용 수지(10) 내에의 보이드 형성에 이른다. 이 때, 고압의 에어(9)는 찌부러뜨리기 어려워 잔류하기 쉽다. 이에 비교하여 대기압 정도의 에어(9)이면 수지 주입 압력으로 억지로 없앨 수 있고, 따라서, 게이트(8f)에 밀봉용 수지(10)가 도달할 때까지 캐비티 내의 가압을 행하지 않은 것이 좋다.
또한, 감압도 행하지 않은 것이 바람직하다. 이것은 플런저(8j)의 동작 후, 밀봉용 수지(10)가 게이트(8f)에 도달하기까지 캐비티 내의 감압을 행하면, 용융된 밀봉용 수지(10)가 컬(7d) 내에서 캐비티 방향으로 인장되어, 밀봉용 수지(10)가 에어(9)를 끌어들임과 동시에, 밀봉용 수지(10) 내에 에어(9)가 머물러, 보이드 형성에 이르기 때문이다.
따라서, 밀봉용 수지(10)가 게이트(8f)에 도달할 때까지 감압도 행하지 않음으로써, 밀봉용 수지(10) 내나 밀봉체(3)에의 보이드 형성을 방지할 수 있다.
다음에 각 캐비티 내의 가압에 대하여 설명한다.
우선, 플런저(8j)가 이동하기 시작하고 나서 상한 위치에 도달하는 시간이, 밀봉용 수지(10)의 충전 시간이 되고, 이 충전 시간은 약 8 내지 20초이다. 이 충전 시간 내에 전자 밸브 동작에 의한 전자 밸브(13a, 13b)의 개폐 동작을 행하여 각 캐비티 내의 가압 개시와 정지를 행한다.
이 때, 가압은 도 8의 수지 충전 상태의 (B)의 상태로 된 시점에서 개시한다.
즉, 용융된 밀봉용 수지(10)가 게이트(8f)에 도달한 후, 각 캐비티에 들어가기 시작하는 것과 거의 동시 정도에 가압을 개시한다. 또, 도 8에 도시한 바와 같이, 플런저 동작 개시 시점(A)에서 가압 개시 시점(B)까지의 시간(T1)은, 약 3 내지 10초이고, 또한 전자 밸브(13a, 13b)가 동작하고 있는 시간(개방 상태로 되어있는 시간) 즉 가압 시간(T2)은, 약 2 내지 100초이다.
또, 상기 가압은 상기 캐비티와 연통하여 형성된 에어벤트(7c, 8c)를 통하여 각 캐비티 내에 에어(9)를 의도적으로 공급하여 행하는 것이고, 그 때의 가압의 크기는, 예를 들면 중심치로 5㎏/㎠, 범위는 1 내지 10 ㎏/㎠이다. 상기 수치는 각 캐비티에 있어서 상기한 대기압 상태(예를 들면, 1Atm, 허용 범위 0.5 내지 1.5 Atm)로부터 더욱 가해지는 압력을 말한다.
이와 같이, 상기 가압의 크기를 1 내지 10 ㎏/㎠의 범위로 함으로써, 배압압력 공급 장치(23)에 고압 탱크를 마련하지 않고서 해결되기 때문에, 설비의 대형화를 억제할 수 있다.
단, 상기 가압의 크기의 범위는 상기 범위에 한정되는 것이 아니라, 수지 주입압과의 관계 등에 의해, 그 상한은 1O㎏/㎠ 이상이더라도 좋다.
이와 같이 하여, 가압의 크기를, 바람직하게는 1 내지 1O㎏/㎠의 범위에서, 도 10에 도시한 바와 같이, 각 캐비티 내에서의 밀봉용 수지(10)의 충전 속도가 모든 캐비티 사이에서 거의 동일하게 되도록 설정하여 에어(9)를 공급하면서 수지 충전을 행한다.
즉, 1 내지 10 ㎏/㎠의 범위에서 각 캐비티 내의 가압을 행하면, 본래 충전 속도가 빠른 1열째(제1 열)의 제1 캐비티(8a)의 밀봉용 수지(10)의 충전 속도가, 유동 저항이 되는 배압 압력(28)에 의해서 작아져, 각 캐비티간의 밀봉용 수지(10)의 충전 속도의 차가 거의 없어진다.
이에 의해, 캐비티간에서의 수지의 충전 상태의 변동을 저감할 수 있어, 제품 즉 QFP(1)의 품질 안정화를 도모할 수 있다.
또한, 밀봉용 수지(10)의 선택에 대응하여 그 유동성의 제한을 완화할 수 있다. 즉, 캐비티 사이에서 충전 속도가 다르면, 어느 하나의 캐비티에 정합한 유동성의 밀봉용 수지(10)를 선택하게 되어, 밀봉용 수지(10)의 선택에 있어서 제한이 커지지만, 본 실시 형태 1에서는 캐비티간에서의 수지의 충전 상태의 변동을 저감할 수 있기 때문에, 밀봉용 수지(10)의 선택에 대응하여 그 유동성의 제한을 완화할 수 있다.
그 결과, 밀봉용 수지재의 개발 자유도를 높일 수 있다.
또한, 밀봉용 수지(10)의 선택에 대응하여 그 유동성의 제한을 완화할 수 있기 때문에, 반도체 집적 회로 장치의 품종에 따라서 밀봉용 수지(10)를 바꿀 필요가 없어져, 밀봉용 수지(10)의 공통성을 높일 수 있다.
또한, 캐비티 사이에서 충전 속도가 서로 다르면, 충전 속도가 느린 캐비티 내의 밀봉용 수지(10)가 딱딱해져 와이어 흐름을 일으키기 쉽기 때문에, 충전 속도가 느린 캐비티를 기준으로 몰드의 조건을 설정할 필요가 있고, 조합 조건에 제한이 있지만, 이에 대하여, 밀봉용 수지(10)의 공통성을 높일 수 있기 때문에, QFP(1)의 조립 조건의 자유도 향상을 도모할 수 있다.
또한, 제1 캐비티(8a)와 제2 캐비티(8b)에서 밀봉용 수지(10)의 충전 속도가 거의 동일하게 되면, 제1 캐비티(8a)와 제2 캐비티(8b)에서 게이트(8f)의 형성 각도를 바꾸는 일없이 동일하게 할 수 있기 때문에, 몰드 금형(6)의 형상을 용이하게 할 수 있어, 몰드 금형(6)의 비용을 저감할 수 있음과 동시에, QFP(1)의 제조 비용을 저감할 수 있다.
또한, 몰드 금형(6)의 형상을 용이하게 할 수 있기 때문에, QFP(1)의 개발 기간을 단축할 수 있다.
다음에, 각 캐비티의 감압에 대하여 설명한다.
감압은 도 8의 수지 충전 상태의(C)에 도시한 바와 같이, 각 캐비티 내의 가압을 정지한 후, 각 캐비티로의 밀봉용 수지(10)의 충전이 완료되기 전에 개시한다.
즉, 전자 밸브(13a, 13b)를 폐쇄하여 각 캐비티 내의 가압을 정지하고, 그 후, 각 캐비티로의 밀봉용 수지(10)의 충전이 완료되기 전에 배기 밸브(14a, 14b) 혹은 배기 밸브(17a, 17b)를 개방하여 감압을 개시한다.
또, 가압 정지에서 감압 개시까지의 시간(T3)은 0 내지 100초 정도이고, 가압의 정지와 감압의 개시가 거의 동시이더라도 좋다.
그래서, 감압 개시의 타이밍으로서는, 그 가장 빠른 타이밍에서의 충전 상태와, 가장 느린 타이밍에서의 충전 상태를 각각 도 11(가장 빠른 타이밍), 도 12(가장 느린 타이밍)에 도시한다.
즉, 감압 개시의 가장 빠른 타이밍으로서는, 도 11에 도시한 바와 같이, 각 캐비티 내에서의 밀봉용 수지(10)의 충전 상태가 대개 각 캐비티의 용적의 1/2을 지난 시점이다.
또한, 감압 개시의 가장 느린 타이밍으로서는, 도 12에 도시한 바와 같이, 각 캐비티 내에서의 밀봉용 수지(10)의 충전이 완료되기 직전이다. 따라서, 감압은, 각 캐비티 내에서의 밀봉용 수지(10)의 충전 상태가 대개 각 캐비티의 용적의 1/2을 지난 시점부터의 충전이 완료되기 직전까지의 사이에 개시하는 것이 바람직하다.
이와 같이 감압을 행함으로써, 가압에 의해서 각 캐비티 내에 진입한 에어(9)를 배기시킬 수 있어, 밀봉용 수지(10)에 에어(9)가 포함되는 것을 방지할 수 있다.
그 결과, QFP(1)의 밀봉체(3)에 보이드가 형성되는 것을 방지할 수 있다.
또, 감압은 도 8의 수지 충전 상태의 (D)에 도시한 수지 충전 완료 후, 몰드 금형(6)을 개방하기 전에 정지시킨다.
이상에 의해, 수지 몰딩을 종료하고, 몰드 금형(6)을 개방한 후, 몰드 완료한 매트릭스 프레임(2)을 몰드 금형(6) 내에서 추출한다.
그 후, 매트릭스 프레임(2)을 디바이스 영역(2d) 단위로 절단하여 개편화(individual chip)한다. 이 때, 매트릭스 프레임(2)의 프레임부(2e)와 각각의 외측 리드(2b)를 절단 분리함과 함께, 외측 리드(2b)를 걸윙 형상으로 굴곡 성형한다.
이에 의해서, QFP(1)의 조립 완료가 되고, 예를 들면, 밀봉체(3)의 두께가 1.2㎜ 이하의 QFP(1)를 조립할 수 있다.
즉, 밀봉체(3)의 두께가 1.2㎜ 이하의 QFP(1) 등의 박형의 반도체 패키지의 조립에 있어서 본 실시 형태 1의 수지 몰딩 방법은 유효하다.
또, 상기 몰드 금형(6)에서는, 도 14 및 도 15의 변형예의 상형(7) 및 하형(8)에 각각 도시하는 플로우 캐비티(보조 오목부)(7f, 8k)가 마련되어 있지 않은 경우를 설명하였다. 플로우 캐비티(7f, 8k)는 캐비티로부터 밀려난 에어(9)를 저장하는 보조적인 오목부이며, 각 캐비티의 게이트(8f)에서 먼 각부 등에 각각의 캐비티와 연통하여 마련되어 있다.
그래서, 도 6과 도 7에 각각 도시하는 상형(7)과 하형(8)에서는 상기 플로우 캐비티(7f, 8k)가 마련되어 있지 않기 때문에, 각 캐비티로의 수지 충전 시에는, 각 캐비티와 연통되는 에어벤트(7c, 8c)에서만 상기 캐비티 내의 에어(9)를 빠져나가게 한다.
또한, 도 14 및 도 15에 도시한 상형(7) 및 하형(8)에는 각각 플로우 캐비티(7f, 8k)가 마련되어 있기 때문에, 이 몰드 금형(6)용으로서 사용되는 도 13에 도시한 매트릭스 프레임(2)에는, 플로우 캐비티(7f, 8k)에 대응한 개소에 수지 저장소인 플로우 캐비티 수지 저장부(2g)가 형성되어 있다.
따라서, 도 6 및 도 7에 도시한 상형(7) 및 하형(8)에는 각각 플로우 캐비티(7f, 8k)는 마련되어 있지 않기 때문에, 이 몰드 금형(6)용으로서 사용되는 도 5에 도시한 매트릭스 프레임(2)에는, 상기 플로우 캐비티(7f, 8k) 에 대응한 수지 저장부는 형성되어 있지 않다.
몰드 금형(6)에 있어서 플로우 캐비티(7f, 8k)가 마련되어 있지 않은 도 6 및 도 7에 도시한 바와 같은 상형(7) 및 하형(8)을 채용함으로써, 플로우 캐비티(7f, 8k)에 메립되는 분의 밀봉용 수지(10)를 삭감할 수 있기 때문에, 플로우 캐비티(7f, 8k)가 마련되어 있는 몰드 금형(6)을 사용하는 경우에 비교하여 수지 절약화를 도모할 수 있어, QFP(1)의 제조 비용의 저감화를 도모하는 것이 가능해진다.
또한, 밀봉체(3)에 플로우 캐비티 수지가 형성되지 않기 때문에, 상기 플로우 캐비티 수지의 절단을 행하지 않고 끝나기 때문에, 절단 공정을 단축시킬 수 있다.
또한, 플로우 캐비티(7f, 8k)가 마련되어 있지 않은 몰드 금형(6)에서는, 수지 유로를 용이하게 할 수 있기 때문에, 몰드 금형(6)의 형상을 용이하게 할 수 있어, 몰드 금형(6)의 제조 비용을 저감할 수 있다.
또한, 플로우 캐비티(7f, 8k)가 마련되어 있지 않은 몰드 금형(6)에서는, 플로우 캐비티 수지 저장부(2g)가 형성되어 있지 않은 매트릭스 프레임(2)을 사용할 수 있기 때문에, 리드 프레임의 공통화를 도모하여 품종을 줄일 수 있다.
한편, 플로우 캐비티(7f, 8k)가 마련되어 있는 몰드 금형(6)을 채용하는 경우에는, 각 캐비티 내의 에어(9)를 플로우 캐비티(7f, 8k)에 저장하는 것이 가능하기 때문에, 각 캐비티 내에서 충분히 에어(9)를 내보낼 수 있어, 보다 보이드의 형성을 방지할 수 있다.
다음에, 도 16 및 도 17은 도 4에 도시한 배압 압력 공급 장치(23)에 의한 각 캐비티 내의 배압 압력의 조정 방법의 변형예를 나타낸 것이다.
도 16은 모터나 에어 등의 구동원(26)에 의한 구동으로 피스톤(24)을 동작시키고, 에어 탱크(25)의 용적을 변동시켜 각 캐비티 내의 밀봉용 수지(10)의 유동 저항이 되는 배압 압력(28)을 조정하는 것이다. 즉, 수지 주입 압력(27)에 의해서 배출되는 캐비티 내 에어를 에어 탱크(25)에 압축함으로써, 배압 압력(28)을 부여하는 것이다.
도 17은 밸브 부재(29)에 의해서 에어 배출량을 조여서 낮춤으로써, 각 캐비티 내의 배압 압력(28)을 조정하는 것이고, 에어 배출 필요량(30)이 실제 에어 배출량(31)보다 커지도록 조정하여 배압 압력(28)의 크기를 바꾸는 방법이다. 여기서는, 에어벤트(7c, 8c)에 밸브 부재(29)를 마련하고, 수지 주입 압력(27)에 의해서 배출되는 캐비티 내 에어를 밸브 부재(29)로 조임으로써, 배압 압력(28)을 부여하는 것이다.
도 16 및 도 17에 도시한 변형예의 배압 압력(28)의 조정 방법이더라도, 각 캐비티 내의 배압 압력(28)을 조정할 수 있고, 도 4에 도시한 배압 압력 공급 장치(23)의 경우와 마찬가지 효과를 얻을 수 있다.
(실시 형태 2)
도 18은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 의해서 조립되는 반도체 집적 회로 장치의 구조 일례를 보여주는 단면도, 도 19는 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 몰드 금형의 상형 구조의 일례를 보여주는 평면도, 도 20은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 몰드 금형의 하형 구조의 일례를 보여주는 평면도, 도 21은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에서 이용되는 멀티 칩 기판의 구조 일례를 보여주는 평면도, 도 22는 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 수지 몰딩 후의 구조 일례를 보여주는 평면도, 도 23은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 수지 몰딩 후의 개편화 시의 다이싱 라인의 일례를 나타내는 평면도, 도 24는 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 수지 몰딩 후의 런치 및 컬의 구조 일례를 보여주는 평면도, 도 25는 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 개편화 후의 구조 일례를 보여주는 평면도, 도 26은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에있어서의 개편화 후의 구조 일례를 보여주는 저면도, 도 27은 본 발명의 실시 형태 2에 따른 반도체 집적 회로 장치의 제조 방법에 있어서의 칩 탑재 후의 멀티 칩 기판의 구조 일례를 보여주는 평면도, 도 28은 도 27에 도시한 멀티 칩 기판의 수지 충전 상태의 일례를 나타내는 평면도이다.
본 실시 형태 2는 멀티 칩 기판(40)을 이용하여 조립되는 CSP(Chip Size Package)(43)의 제조 방법을 설명하는 것이다.
도 18에 도시한 CSP(43)는 칩 적층 타입의 박형 반도체 패키지이고, 그 구조는, 주면(41a)과 이면(41b)을 지니고, 또한 주면(41a)에 도 21에 도시한 칩 탑재 영역(40b)과 복수의 배선인 리드(41c)가 형성된 배선 기판(41)과, 배선 기판(41)의 주면(41a)의 칩 탑재 영역(40b)에 적층하여 탑재된 2개의 반도체 칩(4)과, 각 반도체 칩(4)의 본딩 전극(4b)과 이것에 대응하는 리드(41c) 각각을 접속하는 복수의 와이어(5)와, 2개의 반도체 칩(4) 및 복수의 와이어(5)를 수지 밀봉하는 밀봉체(44)와, 배선 기판(41)의 이면(41b)에 마련된 복수의 외부 단자인 땜납 볼(42)로 이루어진다.
또, CSP(43)는 박형의 것이고, 하나의 반도체 칩(4)의 두께는 예를 들면 220㎛ 정도이다. 이에 의해, CSP(43)는 그 배선 기판(41)의 이면(41b)에서 밀봉체(44)의 표면까지의 두께가, 예를 들면 1㎜ 이하의 것이다.
또한, CSP(43)는 각각에 칩 탑재 영역(40b)을 갖는 복수의 디바이스 영역(장치 형성 영역)(40c)이 주면(40a)에 매트릭스 배치로 형성된 멀티 칩 기판(40)을 이용하고, 또한 와이어 본딩 후의 수지 몰딩 공정에 있어서, 매트릭스 배치된 복수의디바이스 영역(40c)을 몰드 금형(6)의 하나의 캐비티에 의해 피복하여 일괄로 수지 밀봉(이후, 이러한 수지 밀봉 방법을 일괄 몰드라고 부름)한 후, 다이싱에 의해서 개편화되어 형성된 것이다.
다음에, 본 실시 형태 2의 반도체 집적 회로 장치의 제조 방법의 수지 몰딩 공정으로 이용되는 도 19에 도시한 상형(7)과 도 20에 도시한 하형(8)의 구조에 대하여 설명한다.
우선, 도 19에 도시한 상형(7)에는 멀티 칩 기판(40)의 주면(40a)을 덮는 것이 가능한 하나의 일괄용 캐비티(7h)가 형성되고, 또한 이 일괄용 캐비티(7h)의 주위에는 복수의 에어벤트(7c), 복수의 컬(7d), 복수의 게이트(7i) 및 복수의 배압·감압용의 흡인 구멍(7j)이 마련되어 있다.
또, 복수의 에어벤트(7c)는 사각형의 일괄용 캐비티(7h)의 컬(7d) 측의 1변을 제외한 그 이외의 3 변 각각의 외주에 복수개씩 마련되어 있고, 또한 복수의 흡인 구멍(7j)은 이들 에어벤트(7c)의 근방에 마련되어 있다.
따라서, 일괄용 캐비티(7h)의 가압과 감압 시의 에어(9)의 공급과 배기는 일괄용 캐비티(7h)의 3 방향에서 행할 수 있다.
또한, 도 20에 도시한 하형(8)에는 하나의 일괄용 캐비티(8l)와 복수의 포트(8d)가 마련되고, 또한 이 일괄용 캐비티(8l)와 복수의 포트(8d)의 외주에 링 형상의 패킹(8h)이 매립되어 있으며, 상형(7)과 하형(8)이 폐쇄되어 클램프했을 때에는, 이 패킹(8h)에 의해, 진공 배기 가능한 밀폐 영역이 형성된다.
또, 본 실시 형태 2의 몰드 금형(6)에서도, 실시 형태 1의 몰드 금형(6)과마찬가지로 도 4에 도시한 바와 같은 배압 압력 공급 장치(23)가 접속되어 있으며, 따라서, 수지 몰딩 시에, 흡인 구멍(7j)을 통하여 각 에어벤트(7c)로부터 에어(9)를 일괄용 캐비티(7h, 8l)에 대하여 공급하거나 혹은 배기함으로써, 일괄용 캐비티(7h, 8l) 내를 가압 혹은 감압할 수 있다.
다음에, 본 실시 형태 2의 반도체 집적 회로 장치(CSP(43))의 제조 방법에 대하여 설명한다.
우선, 칩 탑재 영역(40b)과 복수의 리드(배선)(41c)를 각각에 갖는 복수의 디바이스 영역(40c)이 매트릭스 배치로 형성된 도 21에 도시한 멀티 칩 기판(40)을 준비한다.
그 후, 멀티 칩 기판(40)의 주면(40a)의 디바이스 영역(40c)의 칩 탑재 영역(40b)에 다이 본드재 등을 통하여 반도체 칩(4)을 탑재한다. 본 실시 형태 2의 CSP(43)는 칩 적층 타입이기 때문에, 여기서는, 우선 하단의 반도체 칩(4)을 각 디바이스 영역(40c)의 칩 탑재 영역(40b)에 탑재하고, 계속해서, 하단의 반도체 칩(4) 위에 상단의 반도체 칩(4)을 탑재한다.
이 때, CSP(43)는 박형화를 도모하는 것이기 때문에, 반도체 칩(4)의 두께는 예를 들면 220㎛ 정도인 것이 바람직하지만, 단, 반도체 칩(4)의 두께는 이것에 한정되는 것은 아니다.
또, CSP(43)의 조립에서는, 멀티 칩 기판(40)에 있어서 그 디바이스 영역(40c) 단위의 불량 등에 의해서 매트릭스 배치된 복수의 디바이스 영역(40c) 내에 CSP(43)를 형성할 수 없는 디바이스 영역(40c)이 존재하고 있는 경우가 있다.
이러한 멀티 칩 기판(40)에서는, 불량으로 된 디바이스 영역(40c)에는 반도체 칩(4)의 탑재를 행하지 않고, 양품의 디바이스 영역(40c)에만 반도체 칩(4)을 탑재하기 때문에, 칩 탑재 종료 후의 조립 공정에서는 도 27에 도시한 바와 같이, 반도체 칩(4)이 부분적으로 빠진 상태의 멀티 칩 기판(40)이 그 후의 공정을 흐르는 경우가 있다.
즉, 칩 탑재 후의 멀티 칩 기판(40)이, 반도체 칩(4)이 탑재된 디바이스 영역(40c)과, 반도체 칩(4)이 탑재되어 있지 않은 디바이스 영역(40c)을 갖는 상태로 되어 있는 경우가 있는데, 본 실시 형태 2에서는, 칩 탑재 이후의 조립에 대하여, 반도체 칩(4)이 탑재된 디바이스 영역(40c)과, 반도체 칩(4)이 탑재되어 있지 않은 디바이스 영역(40c)을 갖는 멀티 칩 기판(40)(이러한 상태의 멀티 칩 기판(40)을, 이후, 칩 누락 상태의 멀티 칩 기판(40)이라고 부름)에 대한 조립을 설명한다. 단, 본 실시 형태 2의 CSP(43)의 조립은 칩 누락 상태의 멀티 칩 기판(40)에 한하지 않고, 주면(40a)의 모든 디바이스 영역(40c)에 반도체 칩(4)이 탑재된 멀티 칩 기판(40)에 적용하는 것도 가능하다.
칩 적층 탑재를 종료한 후, 와이어 본딩을 행한다.
즉, 하단의 반도체 칩(4)의 본딩 전극(4b)과 이것에 대응하는 리드(41c), 및 상단의 반도체 칩(4)의 본딩 전극(4b)과 이것에 대응하는 리드(41c)를 와이어(5)에 의해서 접속한다.
그 후, 수지 몰딩을 행한다.
또, 본 실시 형태 2의 수지 몰딩에서도, 도 8에 도시한 타이밍 차트에 도시된 내용과 마찬가지로, 수지 충전, 캐비티 내의 가압 및 감압 등을 행하지만, 플런저 동작, 전자 밸브 동작, 배기 밸브 동작 등의 타이밍과 각각의 동작 시간의 허용 범위에 대해서는, 실시 형태 1과 완전히 동일하여도 좋고, 또한 품종 등에 따라서 다양하게 변경하는 것도 가능하다.
우선, 몰드 금형(6)의 하형(8) 상에, 칩 누락 상태로, 또한 와이어 본딩 완료된 멀티 칩 기판(40)을 배치하고, 그 후, 상형(7)의 하나의 일괄용 캐비티(7h)에 의해서 멀티 칩 기판(40)의 복수의 디바이스 영역(40c)을 일괄로 피복하여 몰드 금형(6)의 상형(7)과 하형(8)을 폐쇄하여 클램프한다.
금형의 클램프를 확인한 후, 도 8에 도시한 플런저 동작을 개시하여 일괄용 캐비티(7h, 8l)로의 밀봉용 수지(10)를 주입한다.
이 때, 본 실시 형태 2에서는 도 28에 도시한 바와 같이, 멀티 칩 기판(40) 상에서 일괄용 캐비티(7h, 8l)에서의 수지 주입 방향과 직각인 방향(멀티 칩 기판(40)의 길이 방향)으로 나란히 배열된 각 열 내의 복수의 반도체 칩(4)에 대한 밀봉용 수지(10)의 충전 속도가, 동일 열 내의 복수의 반도체 칩끼리 거의 동일하게 되도록 밀봉용 수지(10)를 충전한다.
즉, 일괄용 캐비티(7h, 8l)로의 수지 충전 중에 복수의 에어벤트(7c)에서 소정 량의 에어(9)를 보내 넣어 일괄용 캐비티(7h, 8l) 내를 가압하여, 이에 의해, 충전 중인 밀봉용 수지(10) 전체에 거의 균일한 크기의 유동 저항을 부여할 수 있고, 수지 주입 방향과 직각인 방향으로 나란히 배열된 각 열의 복수의 반도체 칩(4)에 대한 밀봉용 수지(10)의 충전 속도가, 도 28에 도시한 바와 같이 동일 열내의 복수의 반도체 칩(4)끼리로 거의 동일하게 되도록 한다.
또, 수지 주입 시에는, 490MPa(50㎏/㎠) 정도 혹은 그 이하의 낮은 수지 주입압으로 밀봉용 수지(10)를 일괄용 캐비티(7h, 8l) 내에 주입한다.
이에 의해, 두께가 얇은 220㎛ 정도 또는 그 이하의 두께의 반도체 칩(4)이더라도 수지 주입압에 의한 칩 크랙의 발생을 방지할 수 있다.
또한, 가압 종료 후, 실시 형태 1과 마찬가지로, 일괄용 캐비티(7h, 8l) 내의 감압을 행하여 밀봉용 수지(10) 내에 가압 에어가 진입하는 것을 방지함과 함께, 보이드의 형성을 방지한다.
또, 본 실시 형태 2의 수지 몰딩에 있어서, 금형 클램프 후, 밀봉용 수지(10)가 게이트(7i)에 도달하기까지의 사이에 일괄용 캐비티(7h, 8l) 내의 가압이나 감압을 행하지 않는 것이나, 가압 및 감압의 방법, 또한 가압 및 감압을 행하는 타이밍에 대해서는 실시 형태 1과 동일하다.
이와 같이 해서 일괄용 캐비티(7h, 8l)로의 수지 충전 중에 일괄용 캐비티(7h, 8l) 내를 가압함으로써, 충전 중의 밀봉용 수지(10) 전체에 소정의 유동 저항을 부여할 수 있고, 따라서, 수지 주입 방향과 직각인 방향으로 나란히 배열된 각 열의 복수의 반도체 칩(4)에 대한 밀봉용 수지(10)의 충전 속도를, 동일 열 내의 복수의 반도체 칩(4)끼리 거의 동일하게 할 수 있다.
이에 의해, 일괄용 캐비티(7h, 8l) 내에서 미 충전 개소의 발생을 없앨 수 있어, 제품 즉 CSP(43)의 품질 안정화를 도모할 수 있다.
또한, 칩 누락 상태의 멀티 칩 기판(40)이더라도 동일 열 내의 복수의 반도체 칩(4)끼리 수지의 충전 속도를 거의 동일하게 할 수 있기 때문에, 종래 칩 누락 상태의 멀티 칩 기판(40)에 대하여 행하고 있는 더미 칩의 탑재를 행하지 않고서 끝난다.
이에 의해, 더미 칩의 탑재의 공정을 생략할 수 있어, CSP(43)의 제조 공정의 간략화를 도모할 수 있다.
또한, 더미 칩이 불필요해지기 때문에, CSP(43)의 제조 비용을 저감할 수 있다.
이상에 의해, 수지 몰딩을 종료하고, 몰드 금형(6)을 개방한 후, 몰드 완료한 멀티 칩 기판(40)을 몰드 금형(6) 내에서 추출한다.
이 때, 멀티 칩 기판(40)의 주면(40a) 상에는, 도 24에 도시한 바와 같이, 일괄 몰드에 의해서 형성된 일괄 밀봉부(45)가 형성되어 있고, 또한 러너 수지(47), 컬 수지(48), 게이트 수지(49) 등이 형성되어 있다.
그 후, 일괄 밀봉부(45)로부터 러너 수지(47), 컬 수지(48), 게이트 수지(49) 등을 제거하여 도 22에 도시한 상태로 하고, 또한 멀티 칩 기판(40)을 디바이스 영역(40c) 단위로 절단하여 개편화한다.
이 때, 도 23에 도시한 다이싱 라인(46)을 따라서 다이싱을 행하여 일괄 밀봉부(45)와 함께 멀티 칩 기판(40)을 절단하고, 이에 의해 도 25에 도시한 바와 같이 개편화한다.
그 후, 도 26에 도시한 바와 같이, 개편화되어 형성된 배선 기판(41)의 이면(41b)에 복수의 땜납 볼(42)을 부착하여 CSP(43)의 조립 완성이 된다.
또, 땜납 볼(42)의 부착은 상기 다이싱에 의한 개편화의 전에, 멀티 칩 기판(40)의 상태에서 행하여도 좋다.
본 실시 형태 2의 CSP(43)의 조립에 의해, 박형, 예를 들면 배선 기판(41)의 이면(41b)에서 밀봉체(44)의 표면까지의 두께가 1㎜ 이하인 칩 적층 타입의 CSP(43)에서도, 그 제품의 품질 안정화를 도모할 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을 발명의 실시 형태 1, 2에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 발명의 실시 형태 1, 2에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 여러 가지로 변경 가능함은 물론이다.
예를 들면, 실시 형태 1에서는 반도체 집적 회로 장치가 QFP(1)인 경우를 설명하였지만, 상기 실시 형태 1의 반도체 집적 회로 장치는, 매트릭스 프레임(2)을 이용하여 형성하는 박형의 것이면, QFP(1) 이외의 반도체 집적 회로 장치이어도 좋다.
또한, 상기 실시 형태 1에서는 몰드 금형(6)의 캐비티 열이 2열인 경우를 들어 설명하였지만, 상기 캐비티의 열 수는 2 열에 한정되는 것이 아니라, 2열 이상의 복수 열이면 된다.
또한, 상기 실시 형태 2에서는 CSP(43)가 칩 적층 타입인 경우를 설명하였지만, CSP(43)는 칩 적층 타입에 한하지 않고, 하나의 반도체 칩(4)이 탑재된 것이어도 좋다.
본원에 있어서 개시되는 발명 중 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면 다음과 같다.
매트릭스 배치의 캐비티에 대하여 캐비티 내를 가압하여 밀봉용 수지를 충전함으로써, 각 캐비티의 수지의 충전 속도를 동일하게 할 수 있어, 제품 품질의 안정화를 도모할 수 있다.

Claims (17)

  1. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 칩 탑재부와 복수의 리드를 각각에 갖는 복수의 장치 형성 영역이 매트릭스 배치로 형성된 리드 프레임을 준비하는 공정;
    (b) 상기 리드 프레임의 칩 탑재부에 반도체 칩을 탑재하는 공정;
    (c) 몰드 금형의 캐비티를 포함하는 금형면에 상기 반도체 칩이 탑재된 리드 프레임을 배치한 후, 상기 몰드 금형을 폐쇄하는 공정;
    (d) 상기 캐비티에 밀봉용 수지를 주입할 때, 매트릭스 배치의 상기 캐비티 내를 가압하여 상기 밀봉용 수지를 충전하는 공정; 및
    (e) 상기 (d) 공정 후, 상기 리드 프레임을 상기 장치 형성 영역 단위로 개편화하는 공정
    을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 몰드 금형의 게이트에 상기 밀봉용 수지가 도달할 때까지는, 상기 캐비티 내를 대기압 상태로 유지하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 (b) 공정과 상기 (c) 공정 사이에서, 직경 30㎛ 이하의 금속 세선에 의해서 상기 반도체 칩의 본딩 전극과 이에 대응하는 상기 리드를 접속하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 반도체 칩의 복수의 본딩 전극은 65㎛ 이하의 설치 피치로 마련되어 있는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 캐비티 내의 가압을 정지한 후, 상기 캐비티로의 밀봉용 수지의 충전 완료 전에 상기 캐비티의 감압을 개시하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 감압은, 상기 캐비티 내에서의 밀봉용 수지의 충전 량이 상기 캐비티의 용적의 1/2 이상이 되고 나서 충전을 완료하기까지의 사이에 개시하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 몰드 금형은, 상기 캐비티로부터 밀려난 에어를 저장하는 보조 오목부를 갖고 있지 않고, 상기 캐비티로의 수지 충전 시에는, 상기 캐비티와 연통하는 에어벤트로부터 상기 캐비티 내의 에어를 내보내게 하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 반도체 집적 회로 장치의 밀봉체의 두께는 1.2㎜ 이하인 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 캐비티 내의 가압은, 상기 밀봉용 수지가 상기 캐비티에 들어가기 시작하는 것과 거의 동시에 개시하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 캐비티 내의 가압은, 상기 캐비티와 연통하여 형성된 에어벤트를 통해서 에어를 공급하여 행하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  11. 반도체 집적 회로 장치의 제조 방법에 있어서,
    (a) 칩 탑재 영역과 복수의 리드를 각각에 갖는 복수의 장치 형성 영역이 매트릭스 배치로 형성된 멀티 칩 기판을 준비하는 공정;
    (b) 상기 멀티 칩 기판의 칩 탑재 영역에 반도체 칩을 탑재하는 공정;
    (c) 몰드 금형의 캐비티를 포함하는 금형면에 상기 반도체 칩이 탑재된 멀티 칩 기판을 배치한 후, 하나의 상기 캐비티에 의해서 복수의 상기 장치 형성 영역을 일괄로 피복하여 상기 몰드 금형을 폐쇄하는 공정;
    (d) 상기 캐비티에 밀봉용 수지를 주입할 때, 상기 캐비티 내를 가압하여 상기 밀봉용 수지를 충전하는 공정; 및
    (e) 상기 (d) 공정 후, 상기 멀티 칩 기판을 상기 장치 형성 영역 단위로 개편화하는 공정
    을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 반도체 칩이 탑재된 장치 형성 영역과, 상기 반도체 칩이 탑재되어 있지 않은 장치 형성 영역을 갖는 멀티 칩 기판을 수지 밀봉하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 멀티 칩 기판의 장치 형성 영역에서 상기 반도체 칩이 적층되어 있는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 반도체 집적 회로 장치의 배선 기판의 이면에서 밀봉체의 표면까지의 두께는 1㎜ 이하인 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  15. 제11항에 있어서,
    상기 (d) 공정에서, 490MPa 이하의 수지 주입압으로 상기 밀봉용 수지를 상기 캐비티에 주입하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 몰드 금형의 게이트에 상기 밀봉용 수지가 도달할 때까지는, 상기 캐비티 내를 대기압 상태로 유지하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  17. 제11항에 있어서,
    상기 캐비티 내의 가압은, 상기 밀봉용 수지가 상기 캐비티에 들어가기 시작하는 것과 거의 동시에 개시하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
KR10-2003-0009039A 2002-02-14 2003-02-13 반도체 집적 회로 장치의 제조 방법 KR20030068467A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00037204 2002-02-14
JP2002037204A JP2003243435A (ja) 2002-02-14 2002-02-14 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
KR20030068467A true KR20030068467A (ko) 2003-08-21

Family

ID=27655079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0009039A KR20030068467A (ko) 2002-02-14 2003-02-13 반도체 집적 회로 장치의 제조 방법

Country Status (5)

Country Link
US (2) US6797542B2 (ko)
JP (1) JP2003243435A (ko)
KR (1) KR20030068467A (ko)
CN (1) CN1279597C (ko)
TW (1) TWI253152B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200449442Y1 (ko) * 2008-06-25 2010-07-09 김천섭 게시판 회전장치
KR101109342B1 (ko) * 2009-07-22 2012-01-31 삼성전기주식회사 역몰딩 장치 및 그를 이용한 하프 몰딩 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
US7525180B2 (en) * 2005-10-24 2009-04-28 Panasonic Corporation Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package
JP5405785B2 (ja) * 2008-09-19 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP5206501B2 (ja) * 2009-03-02 2013-06-12 コニカミノルタアドバンストレイヤー株式会社 射出成形方法及び装置
JP5512292B2 (ja) * 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5699735B2 (ja) * 2011-03-25 2015-04-15 日本電気株式会社 射出成形装置および射出成形方法
US8951037B2 (en) 2012-03-02 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level underfill and over-molding
US9802349B2 (en) 2012-03-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level transfer molding and apparatus for performing the same
CN104795377B (zh) 2014-01-17 2019-02-19 恩智浦美国有限公司 具有引线网的半导体器件
DE102014109286B4 (de) * 2014-06-12 2019-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Spritzpressen auf Waferebene und Vorrichtung zum Ausführen
US10451766B2 (en) * 2014-12-19 2019-10-22 Schlumberger Technology Corporation Methods of elemental imaging of formations and systems for producing the same
JP6438772B2 (ja) * 2015-01-09 2018-12-19 アピックヤマダ株式会社 樹脂成形装置
JP2017183511A (ja) * 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2019079928A (ja) * 2017-10-24 2019-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびリードフレーム
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法
JP6774997B2 (ja) * 2018-11-12 2020-10-28 東洋機械金属株式会社 射出成形機
JP2020129608A (ja) * 2019-02-08 2020-08-27 セイコーエプソン株式会社 電子デバイスの製造方法
TWI782267B (zh) * 2020-04-01 2022-11-01 瑞皇精密工業股份有限公司 模具結構改良
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
CN114701175A (zh) * 2022-05-17 2022-07-05 扬州港信光电科技有限公司 一种具有自动导气功能的碳化硅超声波封装装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS535255A (en) * 1976-07-05 1978-01-18 Hitachi Ltd Mold for molding resin
JPH03205117A (ja) * 1990-01-05 1991-09-06 Toshiba Corp マルチプランジャー成形金型
JPH0550456A (ja) 1991-08-23 1993-03-02 Sony Corp 薄型電子部品の樹脂封止方法
JP3305842B2 (ja) 1993-12-15 2002-07-24 住友ベークライト株式会社 半導体部品の樹脂封止方法、半導体封止装置および樹脂封止半導体部品
US5624691A (en) * 1994-06-21 1997-04-29 Texas Instruments Incorporated Transfer mold design
JP3533084B2 (ja) 1998-04-15 2004-05-31 株式会社ルネサステクノロジ モールド装置ならびに半導体装置の製造方法
JP2000012598A (ja) 1998-06-23 2000-01-14 Hitachi Ltd キャピラリおよびそれを用いたワイヤボンディング方法ならびに装置および半導体装置の製造方法
JP3005534B1 (ja) 1998-08-25 2000-01-31 九州日本電気株式会社 樹脂封止成形方法
JP2000164615A (ja) 1998-11-30 2000-06-16 Toshiba Microelectronics Corp 樹脂封止金型及び半導体装置の製造方法
JP2000243876A (ja) 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
EP2259369A1 (en) * 1999-05-07 2010-12-08 Nitto Denko Corporation Porous films and processes for the production thereof
JP3901427B2 (ja) * 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
JP3883784B2 (ja) 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
JP3859654B2 (ja) * 2003-07-31 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
JP4094515B2 (ja) * 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4243177B2 (ja) * 2003-12-22 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200449442Y1 (ko) * 2008-06-25 2010-07-09 김천섭 게시판 회전장치
KR101109342B1 (ko) * 2009-07-22 2012-01-31 삼성전기주식회사 역몰딩 장치 및 그를 이용한 하프 몰딩 방법

Also Published As

Publication number Publication date
US6797542B2 (en) 2004-09-28
CN1279597C (zh) 2006-10-11
CN1438685A (zh) 2003-08-27
TWI253152B (en) 2006-04-11
US7144755B2 (en) 2006-12-05
TW200308066A (en) 2003-12-16
JP2003243435A (ja) 2003-08-29
US20030153130A1 (en) 2003-08-14
US20050019979A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
KR20030068467A (ko) 반도체 집적 회로 장치의 제조 방법
US7365420B2 (en) Semiconductor packages and methods for making and using same
US7790512B1 (en) Molded leadframe substrate semiconductor package
US20010042904A1 (en) Frame for semiconductor package
US20020173070A1 (en) Method and apparatus for encapsulating a multi-chip substrate array
JP3194917B2 (ja) 樹脂封止方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JPH05267376A (ja) 集積回路リードフレーム用の改良されたプラスチック封止装置およびその方法
JP4926869B2 (ja) 半導体装置の製造方法
JP3456983B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
JP3425089B2 (ja) 樹脂封止型半導体装置の製造方法
US20130071505A1 (en) Molding device for semiconductor chip package
KR102288168B1 (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
JP4749707B2 (ja) 樹脂成形型及び樹脂成形方法
JP2006295010A (ja) モールド成型装置およびモールド成型方法
JPH0342495B2 (ko)
KR20070035725A (ko) 2단 게이트 구조를 갖는 몰딩용 다이
JPH0595014A (ja) 封止体形成方法
JPH08323799A (ja) 半導体装置の製造方法
JPS60111432A (ja) 半導体装置用樹脂封止金型
JPH06302745A (ja) 半導体チップの樹脂封止構造
JP2003017516A (ja) 半導体装置の製造方法およびそれに用いられるモールド装置
EP1187201A1 (en) Multiple-chip module
JPH0697217A (ja) ガイドリング付半導体パッケージ成形用金型及び方法
JPH02295140A (ja) 半導体装置の樹脂封止方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid