JP4926869B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4926869B2
JP4926869B2 JP2007194100A JP2007194100A JP4926869B2 JP 4926869 B2 JP4926869 B2 JP 4926869B2 JP 2007194100 A JP2007194100 A JP 2007194100A JP 2007194100 A JP2007194100 A JP 2007194100A JP 4926869 B2 JP4926869 B2 JP 4926869B2
Authority
JP
Japan
Prior art keywords
wiring board
cavity
semiconductor device
manufacturing
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007194100A
Other languages
English (en)
Other versions
JP2009032842A5 (ja
JP2009032842A (ja
Inventor
文司 倉冨
福美 清水
洋一 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007194100A priority Critical patent/JP4926869B2/ja
Publication of JP2009032842A publication Critical patent/JP2009032842A/ja
Publication of JP2009032842A5 publication Critical patent/JP2009032842A5/ja
Application granted granted Critical
Publication of JP4926869B2 publication Critical patent/JP4926869B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、半導体装置（または半導体集積回路装置）の製造方法におけるレジン封止技術に適用して有効な技術に関する。
日本特開２００１−０４４３２４号公報（特許文献１）または米国特許６５３８３１７号公報（特許文献２）には、単一の有機配線基板上に複数のキャビティ部を有する一対の金型を用いて、各キャビティ部に対応する複数のチップ群を一括してレジン封止し、その後、ダイシングにより個々のデバイスに分割する技術が開示されている。
日本特開２００７−１０９８３１号公報（特許文献３）には、単一の配線基板上に複数のキャビティ部を有する三体一組の金型を用いて、各キャビティ部に対応する複数のチップ群を一括して各キャビティ部に個別に供給された粉末レジン等によりレジン封止する際に、各キャビティ部に個別に供給された粉末レジン等が各キャビティ部に均等に再分配されるように隣接キャビティ部間に連絡路を設ける技術が開示されている。
特開２００１−０４４３２４号公報 米国特許６５３８３１７号公報 特開２００７−１０９８３１号公報
配線基板にマトリクス状に配置された多数の単位デバイス領域（単一又は複数の半導体チップがダイ・ボンディングされ、封止後に単一の半導体装置として分離されるべき単位領域）を一括してキャビティ部内に収容して、レジンでトランスファー・モールドするＭＡＰ(Mold Array Package)方式の半導体装置の製造方法の開発が盛んに進められている。
この場合、最終的デバイス取得数を確保するために、一般に長方形の基板が使用される。ところが、基板と略相似形の単一キャビティ部で封止すると、基板とレジンの熱膨張係数の相違から、モールド後に著しい反りが発生する。
これを回避するために、日本特開２００１−０４４３２４号公報（特許文献１）に示されたごとく、多数の単位デバイス領域を複数群に分割して、ほぼ正方形またはそれに近い正方形の平面形状を有する複数のキャビティ部に収容して、各々を一括封止するこころみが行われている。
しかしながら、本願発明者らが検討したところによると、以下のような問題があることが明らかとなった。すなわち、この場合、キャビティ部ごとにそれ専用の複数の相互に独立してキャビティ部に連結されたポット部を使用するのが、一般的である。そうすると、レジンタブレットには量的ばらつきがあるので、複数のキャビティ部間でレジン充填のバランスが崩れ、全キャビティ部に均一に充填できない結果となる。
本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は複数のキャビティ部を使用するＭＡＰ(Mold Array Package)方式の封止プロセスにおいて、キャビティ部間を連結する連結通路を有する金型を使用するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本願発明は複数のキャビティ部を使用するＭＡＰ方式の封止プロセスにおいて、キャビティ部間を連結する連結通路を有する金型を使用することにより、連結通路を通して各キャビティ部間でレジンが再配分されるので、すべてのキャビティ部に均一にレジンを充填することができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体装置の製造方法：
（ａ）長方形の配線基板の第１の主面上において、長手方向に沿って設けられた第１領域および第２領域であって、それぞれが有する複数の単位デバイス領域の各々に、一つ又は複数の半導体チップをダイ・ボンディングする工程；
（ｂ）前記工程（ａ）の後、上金型と下金型の間に形成された第１のキャビティ部および第２のキャビティ部に、前記第１領域および前記第２領域のそれぞれが対応するように前記配線基板を前記上金型と下金型の間に収容した状態で、前記第１のキャビティ部および前記第２のキャビティ部の各々に、レジンを注入することにより、前記第１領域および前記第２領域のそれぞれを一括して封止する工程；
（ｃ）前記工程（ｂ）の後、前記配線基板を切断することにより、前記複数の単位デバイス領域を相互に分割する工程、
ここで、前記工程（ｂ）において、前記上金型と前記下金型の間には、以下が形成されている：
（ｂ１）前記配線基板の前記第１の長辺に沿って設けられ、前記第１のキャビティ部と連結された第１のカル部；
（ｂ２）前記配線基板の前記第１の長辺に沿って設けられ、前記第２のキャビティ部と連結された第２のカル部；
（ｂ３）前記第１のキャビティ部と前記第２のキャビティ部とを相互に連結する第１の連結部。
２．前記１項の半導体装置の製造方法において、前記第１のキャビティ部および前記第２のキャビティ部のそれぞれには、前記第２の長辺に沿って、複数のエアベント部が設けられている。
３．前記１または２項の半導体装置の製造方法において、前記上金型の前記第１の連結部には突起が設けられている。
４．前記３項の半導体装置の製造方法において、前記突起部は前記第１の連結部のほぼ中央に設けられている。
５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記第１のカル部に対応して設けられた第１のプランジャ、および前記第２のカル部に対応して設けられた第２のプランジャは、共通の支持部材に固定されており、モータにより一括して駆動される。
６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ）における前記上金型と前記下金型間の前記上金型の表面には離型シートが敷かれている。
７．前記１から６項のいずれか一つの半導体装置の製造方法において、前記配線基板の前記第１のキャビティ部と記第２のキャビティ部の間に対応する位置には、前記第１のキャビティ部と記第２のキャビティ部の一対の近接辺に沿って、スリットが設けられている。
８．前記７項の半導体装置の製造方法において、前記第１の連結部は前記スリットよりも前記配線基板の前記第１の長辺から遠い位置に設けられている。
９．前記１から８項のいずれか一つの半導体装置の製造方法において、前記第１の連結部は前記配線基板の前記第１の長辺と前記第２の長辺の中間よりも前記配線基板の前記第１の長辺から遠い位置に設けられている。
１０．前記１から９項のいずれか一つの半導体装置の製造方法において、前記第１の連結部は前記配線基板の前記第２の長辺に近接する位置に設けられている。
１１．以下の工程を含む半導体装置の製造方法：
（ａ）相互に対向する第１および第２の長辺を有する長方形の配線基板の第１の主面上において、長手方向に沿って設けられた第１矩形領域および第２矩形領域であって、それぞれが有する複数の単位デバイス領域の各々に、一つ又は複数の半導体チップをダイ・ボンディングする工程；
（ｂ）前記工程（ａ）の後、上金型と下金型の間に形成された第１のキャビティ部および第２のキャビティ部に、前記第１矩形領域および前記第２矩形領域のそれぞれが対応するように前記配線基板を前記上金型と下金型の間に収容した状態で、前記第１のキャビティ部および前記第２のキャビティ部の各々に、レジンを注入することにより、前記第１矩形領域および前記第２矩形領域のそれぞれを一括して封止する工程；
（ｃ）前記工程（ｂ）の後、前記配線基板を切断することにより、前記複数の単位デバイス領域を相互に分割する工程、
ここで、前記工程（ｂ）において、前記上金型と前記下金型の間には、以下が形成されている：
（ｂ１）前記配線基板の前記第１の長辺に沿って設けられ、第１のランナー部および第１のゲートにより前記第１のキャビティ部と連結された第１のカル部；
（ｂ２）前記配線基板の前記第１の長辺に沿って設けられ、前記第１のランナー部および第１のゲートと独立して設けられた第２のランナー部および第２のゲートにより前記第２のキャビティ部と連結された第２のカル部；
（ｂ３）前記第１のキャビティ部と前記第２のキャビティ部との対向する一対の近接辺間で、前記第１のキャビティ部と前記第２のキャビティ部とを相互に連結する第１の連結部、
更に、ここで、前記第１の連結部は前記配線基板の前記第１の長辺と前記第２の長辺の中間よりも前記配線基板の前記第１の長辺から遠い位置に設けられている。
１２．前記１１項の半導体装置の製造方法において、前記第１の連結部は前記配線基板の前記第２の長辺に近接する位置に設けられている。
１３．前記１０または１１項の半導体装置の製造方法において、前記配線基板の前記第１のキャビティ部と記第２のキャビティ部の間に対応する位置には、前記近接辺に沿って、スリットが設けられている。
１４．前記１３項の半導体装置の製造方法において、前記第１の連結部は前記スリットよりも前記配線基板の前記第１の長辺から遠い位置に設けられている。
１５．前記１１から１４項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ）における前記上金型と前記下金型間の前記上金型の表面には離型シートが敷かれている。
１６．前記１１から１５項のいずれか一つの半導体装置の製造方法において、前記第１のカル部に対応して設けられた第１のプランジャ、および前記第２のカル部に対応して設けられた第２のプランジャは、共通の支持部材に固定されており、モータにより一括して駆動される。
１７．前記１１から１６項のいずれか一つの半導体装置の製造方法において、前記上金型の前記第１の連結部には突起が設けられている。
１８．前記１７項の半導体装置の製造方法において、前記突起部は前記第１の連結部のほぼ中央に設けられている。
１９．前記１１から１８項のいずれか一つの半導体装置の製造方法において、前記第１のキャビティ部および前記第２のキャビティ部のそれぞれには、前記配線基板の前記第２の長辺に沿って、複数のエアベント部が設けられている。
２０．前記１１から１９項のいずれか一つの半導体装置の製造方法において、前記第１のキャビティ部と前記第２のキャビティ部間においては、前記第１の連結部以外の連結部を持たない。
２１．前記１１から２０項のいずれか一つの半導体装置の製造方法において、前記連結部は前記第１のキャビティ部および前記第２のキャビティ部の前記第２の長辺側の端部に近接している。
２２．前記１１から２１項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ）における封止は、マルチ・プランジャ方式のトランスファー・モールドにより行われる。
２３．前記１１から２２項のいずれか一つの半導体装置の製造方法において、前記第１のランナー部および第２のランナー部は、それぞれ前記第１のキャビティ部および前記第２のキャビティ部に向けてほぼ直線状に伸びている。
２４．前記１１から２３項のいずれか一つの半導体装置の製造方法において、前記第１のランナー部および第２のランナー部は、それぞれ前記第１のカル部および前記第２のカル部に対して複数本、独立して設けられている。
２５．前記１１から２４項のいずれか一つの半導体装置の製造方法において、前記第１のカル部および第２のカル部はそれぞれ複数個、独立して設けられている。
２６．前記１１から２５項のいずれか一つの半導体装置の製造方法において、前記第１のカル部および第２のカル部の下端部の水平断面はほぼ円形である。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、ＳＯＩウエハ、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。最終的な分離前の半導体装置は本願では、「単位デバイス領域」と呼ぶことがある。
６．「チップ」または「ダイ」というときは、一般的にはウエハ分割工程(ブレードダイシング、レーザダイシングその他のペレタイズ工程)後の完全分離したものを指すが、本願では便宜上、分離前のチップ領域も同じ用語で示す。たとえば、いわゆるＤＢＧ(Dicing before Grinding)プロセスでは、ハーフカット・ダイシング後にグラインディングして最終的にチップに分離して、その状態でチップ裏面を保持用の粘着テープに貼り付けた後、剥離工程に進む。このような場合を含めて、たとえば「ウエハ」は分離されれば厳密にはすでにウエハではなく、チップ等も分離される前はチップ領域であってチップではないが、いつ分離されるかは個々のプロセスに依存するので、分離の前後を問わず、これらを包括して「ウエハ」、「チップ」または「ダイ」という。ここでは主としてシリコン系のチップを、例にとって説明するが、GaAs系のチップであってもよい。
７．「配線基板」というときは、一般的にはフレキシブル配線基板等を含む有機配線基板、セラミック配線基板、金属リードフレーム等の外、他のチップ、ウエハその他の薄膜状集積回路装置を指す。チップは配線基板上の単位デバイス領域内に設けられたダイ・ボンディング領域内に直接または他のチップを介して、ダイ・ボンディングされる。
８．本願で主に取り扱うトランスファー・モールドでは、金型は上金型と下金型が閉じたときにできる空間にできた各種の空間領域を用いてレジンを溶融、転送、注入、キュアー進行によって、レジン封止物を形成する。この過程を説明する際、前記各種の空間領域、すなわち、レジンタブレットを収容するポット部、このポット部に対向して設けられたスプルー(Sprue)部またはカル(Cull)部、カル部とキャビティ部をつなぐランナー部、ランナー部とキャビティ部の境界領域に形成されたゲート等の金型に関する部分と、封止レジンによる封止体（配線基板上の領域を含む）のそれらに対応する部分の間で参照番号を共用している。なお、基板上の領域のように明らかである場合を除き、封止体側を指す場合は、「ランナー部のレジン」等のように明示している。
また、封止技術においては、金型の金属部分が意味を持つのではなく、その空隙部に意味があるので、図に表示する場合に、一部で、金型の金属部分を省略して、充填部材のみを明示した。
また、「マルチ・プランジャー方式」または「マルチ・ポット方式」とは、単位配線基板に対して複数のポット（カル部と対向して設けられたレジンタブレットを収容するためのシリンダー状のくぼみ）が対応するものである。シングル・ポット方式と比較して、各キャビティに対する注入条件を比較的均一にできる外、モールドサイクルを短縮できる等のメリットがある。
なお、カル部を相互に「独立して設ける」とは、キャビティに至る前には連結されていないことを言う。またランナー部を「独立して設ける」とは、相互に共有しているカル部以外では、キャビティに至る前には連結されていないことを言う。
９．ＭＡＰ(Mold Array Package)方式とは、配線基板の主面上のマトリクス上の単位デバイス領域内のダイ・ボンディング領域に単一又は複数のチップを直接または積層して固定して、多数の単位デバイス領域を一括して、キャビティ部に収容して、エポキシ樹脂等の熱硬化性樹脂（熱可塑性樹脂でもよい）を主要な成分の一つとする封止レジンでトランスファー・モールド(その他のモールド方式でもよい)するものである。パッケージサイズが同じであれば、異なる品種でも同一の金型でモールド可能である等、数々の利点を有している。一つの配線基板に対して、単一のキャビティを用いるシングル・キャビティ方式と複数のキャビティを用いるマルチ・キャビティ方式がある。マルチ・キャビティ方式は長方形の配線基板を用いて、多くの単位デバイス領域を配置したい場合に、レジンと配線基板の基板材料の熱膨張率の相違による基板のそりを緩和するために、用いられることが多い。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
（実施の形態）
１．本実施の形態におけるレジン封止プロセスの概要説明（主に図１から５、および図２１参照）
図１に基づいて、本実施の形態におけるレジン封止プロセスの概要を説明する。図１は、本実施の形態におけるレジン封止プロセスにより、マトリクス上に配置された多数のチップ・ボンディング領域８（図２１）を一括してレジン封止するため、トランスファー・モールド方式でレジンをキャビティ部３４a、３４bに充填したときの様子を示す模式上面図である。分かりやすくするために、上金型を取り払っている。
下金型３１上に、位置決め孔４等で位置決めされて、配線基板１が置かれている。配線基板１は一般にガラス・エポキシ系有機基板が使用されるが、他の有機系又は無機系の配線基板でもよい。また、配線基板１は一般に多層（表裏２層または３層以上）配線基板が使用されるが、単層配線基板でもよい。配線基板１の中央に長手方向と直交して設けられたスリット２a、２bは、レジンと配線基板１の熱膨張率の差に起因して、配線基板１が長手方向において反ることを緩和するためのものである。カル部のレジン３２aから３２dはランナー部のレジン３３aから３３hと図示のように連結されている。更にこれらは配線基板１の第１の長辺側でキャビティ部のレジン３aおよび３bとそれぞれ連結されている。配線基板１の第１の長辺側と対向する第２の長辺側にはエア抜き用のエア・ベント部３４aおよび３４bが設けられている。このようにエアベントを複数設けるのは、キャビティを横断する複数のレジンの流れができるだけ（配線基板の長辺と平行な方向の流動成分をできるだけ少なくして）直線的に進行して、キャビティを満たした後、不所望な気泡等を速やかに排出しやすくするためである。
ここで、連結部のレジン５aは両側のキャビティ部におけるレジン充填のアンバランスを補償するために相互にレジンを再配分されたものである。連結部は連結部５bのように連結部５aと異なる場所に単独で、または、他の連結部とともに（複数の連結部）設けてもよい。
図２は図１におけるＡ−Ａ’断面のキャビティ内の様子、すなわち、封止体の状態を示す模式断面図である。金型の内面（キャビティ面等）と封止体の外面は原則として一致するので、明確さを確保するため、特に必要でないときは金型側を表示しないようにする（以下同じ）。キャビティ部３aおよび３bの間には連結部のレジン５aが形成されている。
図３は図２の連結部のレジン５aの周辺の拡大図である。連結部のレジン５aのほぼ中央部には連結部５a（上金型の連結部）のほぼ中央部に設けられた突起６に対応するレジンの凹部６が形成されている。この凹部６は複数も受けてもよい。ただし、複数個設けるとモールド後の後処理時にレジン浮遊片を生じるので、レジン片による不良等を避けるためには、レジン浮遊片を生じない単一凹部にするか、レジン浮遊片を生じない形状を工夫することが望ましい。なお、ブレークのしやすさを考慮すると、突起６は連結部５a等を横断していることが望ましい。
図４は図１のＢ−Ｂ’断面のキャビティ内の様子、すなわち、封止体の状態を示す模式断面図である。配線基板１の第１領域３aと第２領域３bの間には、単一又は複数のスリット２aが、第１領域と第２領域の最近接辺に沿って設けられている。このスリットは、先と同様な理由による配線基板のそりを緩和するために設けられている。スリットを複数にするとそり防止効果は幾分弱くなるが、基板の強度を維持して、基板変形を緩和する利点がある。
図５は図１のＣ−Ｃ’断面のキャビティ内の様子、すなわち、封止体の状態を示す模式断面図である。第１領域３a（第１のキャビティ部のレジン）一方の端部にはゲート部のレジン７およびランナー部のレジン３３bがある。
２．本実施の形態におけるレジン封止プロセスに使用する金型の説明（主に図６および７参照）
図６および図７に基づいて、本実施の形態におけるレジン封止プロセスに使用する金型の構造を説明する。図６は下金型３１の上面図である。中央のキャビティ・ブロック３５（上金型との間にキャビティ部を構成する）の一方の長辺に沿って配線基板１の位置合わせようの位置合わせピン３６が設けられている。キャビティ・ブロック３５の他方の長辺の外部には、この長辺に沿ってレジンタブレットを収容するポット部４０aから４０dが設けられている。
図７は下金型３１と対向することにより配線基板１を収容する上金型４１の下面図である。キャビティ部３aおよび３bの間には、注入レジンを再配分するための連結部５aおよび５bが設けられている。キャビティ部３aに対しては、二つのカル部３２aおよび３２bが設けられている。これらのカル部３２aおよび３２bは各々二つのランナー部３３a，３３bおよび３３c，３３dを介してキャビティ部３aと直線的に連結されている。また、キャビティ部３bに対しては、二つのカル部３２cおよび３２dが設けられている。これらのカル部３２cおよび３２dは各々二つのランナー部３３e，３３fおよび３３g，３３hを介してキャビティ部３bと直線的に連結されている。一つのキャビティに対して複数のポット部やカル部があるのは、キャビティ部が比較的広いので、単一のポット等では広いキャビティ部全体を空間的時間的に均一にレジン充填するのが困難だからである。各ポット部に対して複数のランナーがあるのも、ほぼ同じ理由で、広いキャビティ部全体にできるだけ均一にキャビティのゲート側端辺と垂直なレジン流れを形成するためである。なお、一つのキャビティ部について複数のポット部を設けることは、レジンタブレットの体積ばらつきを緩和する上でも有利である。
ここで、連結部は連結部５aおよび５bのように複数個設けてもよいが、一つだけ設けてもよい。数が多いほど、レジン再分配の効果は大きい。しかし、連結部の数は多いほど、レジンの再分配により、キュアの程度が異なるレジンが混ざる機会が多くなる結果、層状構造等の欠陥が導入されたり、主レジン流と直交する流れが会合する際に気泡が導入される等の問題がある。また、一つだけ設けた場合には、連結部５bのように、ゲート側に設ける考え方と、連結部５aのようにゲートと反対側に設ける考え方がある。ゲート側に設けると、注入初期の頃からレジン再配分の効果が享受できるメリットがある反面、先と同様に、キュアの程度が異なるレジンが混ざる機会が多くなる結果、層状構造等の欠陥が導入されたり、主レジン流と直交する流れが会合する際に気泡が導入される等の問題がある。一方、ゲートと反対側に設けると、レジン再配分の効果は注入の最終段階だけであるが、ほぼ同程度のキュア段階のレジンが再配分されるので、層状構造等の欠陥が導入される可能性は低い。また、この段階で気泡が導入されても、充填後の加圧でエアベントから容易に排出される。また、このような効果を期待する場合は連結部をできるだけ、ゲートと反対側のキャビティ端部（ゲートと反対側の配線基板の長辺に平行な辺）に近接して設けることが望ましい。少なくとも、キャビティの幅の中間より、ゲートと反対側に設けることが望ましい（すなわち、キャビティの幅が、たとえば６０ミリメートルととき、連結部の中心位置をゲートと反対側のキャビティ端部から幅の1/3すなわち２０ミリメートル以内に配置する）。更に、ボイド等の問題が更に厳しい場合には、連結部の中心位置をゲートと反対側のキャビティ端部から幅の1/6すなわち１０ミリメートル以内、更に望ましくは幅の1/12すなわち５ミリメートル以内とすべきである。
なお、レジンの再分配のために、カル部を相互に連結するという考え方（カル部連結方式）もあるが、本発明者らの検討したところによると、そうするとカル部で配線基板の長辺と平行な方向のレジン流れが生じる結果、多くの気泡が混入して、ボイドが多発する結果となる（カル部起因のボイド）。この原因はカル部がレジンで充填完了される前にキャビティ部にレジンが充填されるため、カル部が完全充填される際にカル部に残留している空気又はその他のガスがキャビティ部に持ち込まれるからである（一般にカル部の表面積が大きいほど気泡も入りやすくなる）。また、カル部連結方式はカル部（連結部含む）のレジン量（廃棄するレジン）が、カル部を連結しない場合と比べて、１００％程度多い。また、ボイド発生が多い場合には、高信頼性の製品ではＸ線等による検査を必要とする。
すなわち、カル部は相互に独立させることが望ましい。少なくとも、異なるキャビティに属するカル部は独立させることが望ましい。ランナー部についても、相互に独立させることが望ましい。相互に連結すると、配線基板の長辺と平行な方向のレジン流れが生じる結果、多くの気泡が混入して、ボイドが多発する結果となるからである。また、カル部（下端部水平断面）は円形が望ましい。ポットとの形状一致により、不要なレジンが少なくなるからである。また、円形が表面積の点からも有利である。
３．本実施の形態におけるレジン封止プロセスの封止装置の動作説明（主に図８から１１参照）
図８から１１に基づいて、セクション２で説明した金型を用いて、セクション１に説明したレジン封止体の形成プロセスを説明する。図８は図１のＣ−Ｃ’断面（図１０までこれと同じ）に対応し、金型が開いた状態で、複数のチップ９がダイ・ボンディングされた配線基板１が下金型３１の下キャビティブロック３５上に収容されたところを示す側断面図である。下基台３７上に下金型３１が置かれており、下金型３１は、下キャビティブロック３５の外、ポット・ブロック４５を含む。ポット・ブロック４５には、ポット部４０があり、その中にレジンタブレット３８とプランジャー３９が収容されている。上金型４１の下面にはポット部４０に対向してカル部３２a、ランナー部３３b、およびキャビティ部３aが形成されている。また、これらの下面の表面には離型シート１０が張られている。レジンタブレット３８はＢステージのエポキシ樹脂等の熱硬化性樹脂、硬化剤、触媒、シリカ粉末等の充填剤、シリコーン等の可とう剤、カップリング剤、内部離型剤、難燃剤、および着色剤等の組成物である。ＭＡＰ方式ではキャビティが広いので、比較的粘性率の低いものが使われる。
図９はプランジャー３９が上昇してレジン３８の注入が開始されたときの様子を示す側断面図である。なお、このとき金型の温度は、たとえば摂氏１７０度から１８０度の間の所定の温度（たとえば摂氏１７５度）に保たれている（ポット部、カル部、ランナー部、ゲート部、およびキャビティ部も同じ）。
図１０はレジン３８の注入がほぼ完了した時点の様子を示す側断面図である。注入がほぼ完了すると比較的高い注入圧が加えられ、充填が完全なものとされる。レジンのキュアが一定のレベルに達した段階（たとえばキュア時間１００秒、粘性率が低い分キュア時間は若干長い）で、下金型３１および上金型４１が開かれる。このとき、離型シート１０があるので、比較的容易に金型から取り出すことができる。
図１１は図６のＤ−Ｄ’断面に対応する四個のプランジャー４０aから４０dの駆動方式を説明する模式側断面図である。本実施の形態においては、ポットブロック４５内のポット部４０aから４０dに先端部が収容された各プランジャー３９aから３９dは、一体のプランジャ・ホルダ９１に保持され、プランジャ駆動機構９２により一体に駆動される。この方式は、ポットに供給されたレジンタブレットに量的な不均一があると、最大量のレジンタブレットに対応するキャビティが充填完了した時点で、それ以上、プランジャーが上昇しなくなるという問題がある。しかし、この方式は、メンテナンスおよびプロセスの安定性の高さという量産に適合したメリットがある。また、本実施の形態のようにキャビティ間に連結部を設けることで、相互にレジンのアンバランスを補償することで、このような弱点もほとんど解消することができる。
マルチ・プランジャ方式におけるプランジャの駆動は、本方式のように完全一括駆動（「直動式」とも言う）のほか、個別に駆動してもよいし、キャビティ部に対応して単独でまたは一括して個別に駆動してもよい。また、一括駆動でも、プランジャーとプランジャ・ホルダの間にバネを介在させてもよい（「バネ方式」）。ただし、バネを使用すると、バネの弾性が経時的に変化する外、バネが弱ることで、そこに間隙ができ、その間隙に異物が蓄積して、プランジャーの動きが悪くなる等の問題がある。なお、バネ方式においても、キャビティ部間に連結部を設けることにより、注入速度が比較的速い場合のバネたわみ等による充填不良を緩和する効果がある。
４．本実施の形態におけるレジン封止プロセスの封止後処理の説明（主に図１２から１７参照）
図１２から１７（正面図１５および１６はそれぞれ側面図１２および１３にタイミング的に対応している）に基づいて、セクション３で説明したモールド・プロセス後処理、いわゆるゲート・ブレイク工程について説明する。図１２に示すように、封止体はモールドからゲート・ブレイク・ステージ８３へ移送され、ゲート・ブレイク・ステージ８３に置かれる。
図１３に示すように、封止体は配線基板１がゲート・ブレイク・ステージ８３上に来るように、位置合わせガイド９３aおよび９３b（または基板ガイド）によってガイドされる。位置合わせガイド９３aはゲート＆ランナー部のレジン７と干渉しないように若干低めに設定されている。ゲート＆ランナー部のレジン７は、その大部分がゲート・ブレイク・ステージ８３から外部へ突出した状態でパッケージ押さえ８２により、固定される。次に、図１４に示すように、その状態でゲートブレイク万１が降下してゲート＆ランナー部のレジン７を封止体本体（キャビティ部のレジン３a等）から分離する。
次に図１２を右手正面から見た図１５（配線基板１のゲート部のレジンと反対側の長辺側から見たもの）に示すように、封止体はモールドからゲート・ブレイク・ステージ８３へ移送され、ゲート・ブレイク・ステージ８３に置かれる。ゲート・ブレイク・ステージ８３の正面中央部には、連結部クラック用突起９５（この図では寸法は誇張されている）がもうけられている。この図１６に示すように、前記説明のようにゲートブレーク前のパッケージ固定のためにパッケージ押さえ８２が降りてくる。そうすると、図１７（図１６の要部９６の拡大図）に示すように、配線基板１が連結部クラック用突起９５にあたってそることにより、連結部のレジン５aの切り込み部６にクラックが入る。この段階で、連結部にクラックを入れることにより、二つの封止体３aおよび３bを機械的に分離するのは、この連結部を介して、そり応力が長手方向に連結するのを防止するためである。それが残っていると、後のボール付け工程やダイシング工程で、基板のフラット化がうまく行かないためである。
ゲート・ブレイク処理等が完了すると、最終硬化のために通常摂氏１７０度から１８０度（たとえば摂氏１７５度）で数時間程度（たとえば５時間）の最終硬化処理が施される。
５．本実施の形態におけるレジン封止プロセスの全体のフロー説明（主に図１８から２１参照）
図１８から２１に基づいて、半導体装置の製造プロセス全体の流れを説明する。図１９に本実施の形態における半導体装置（最終形態）の一つであるSOCデバイスの構造を示す。また、図２０に本実施の形態における半導体装置（最終形態）の他の一つであるSIPデバイスの構造を示す。ここに示したように、SIPデバイスにおいては、長方形のチップが交互に９０度回転して積層されている。他に相互の平行移動させて積層する方法もある。また、必ずしも積層する必要はなく、デバイス面積を大きくしてもよい場合は、旧来のMCPデバイスのように、平面的に別の位置にダイ・ボンディングしてもよい。図２１に示すように、レジン封止プロセスの封止後処理が完了した配線基板１（封止体）は、第１の主面上に実効的に分離した二つのレジン封止体３aおよび３bを有している。
図１８に示すように、図２０にようなSIPデバイスを製造するには、まず、３種類のウエハ工程を実行する（ウエハ処理工程６１）。次に、バック・グラインディング６２を実行する。その後、各ウエハの裏面にダイ・ボンディング・フィルムすなわち、ＤＡＦ（Die Attach/Film）を貼り付ける（ダイ・ボンディング・フィルム貼り付け工程６３）。その後、ダイシングにより各ウエハを個々のチップに分割する（ウエハ・ダイシング工程６４）。
次に、チッ９Xおよび９Yを配線基板１上のいずれかのチップ・ボンディング領域８（図２１）内に重ねてダイ・ボンディングする（１段目チップ９Xおよび２段目チップ９Yのダイ・ボンディング工程６５）。重ねてダイ・ボンディングされた状態で、各チップのボンディングパッドと配線基板１上の外部パッドを金線１１（金を主成分とするボンディングワイヤ）によりボール・ウエッジ・ボンディングする（１段目チップおよび２段目チップのワイヤ・ボンディング工程）。このワイヤボンディングが終わった２段目チップ９Y上に三段目チップ９Zをダイ・ボンディングする（三段目チップ９Zのダイ・ボンディング工程６７）。そして、この三段目チップ９Zについて、同様にワイヤボンディングする（三段目チップ９Zについてのダイ・ボンディング工程６８）。
目標とするすべてのチップ・ボンディング領域にすべてのチップのダイ・ボンディングが完了すると、セクション１から４で説明したモールド工程６９を実行する。次に、バンプ電極１４を取り付けする（ボール付け工程７０）。すなわち、配線基板１の裏面のランド上にフラックスで仮止めされた半田ボールを溶融させてランドとの間に金属結合を形成する。その後、フラックスを除去する洗浄工程７１を実行する。この工程が完了したとき、配線基板１の表面側から見ると、図２１のような状態になっている。ここで、各ダイシングラインＤｉｊ（ｉｊの範囲は図示のとおり）に沿って、ダイシングブレード等により縦横に切断することによって、個々の単位デバイス領域１８に分割して、多数の半導体装置に分離する（配線基板切断工程７３）。これらの半導体装置にレーザーマーキング等によってマークを付ける（マーキング工程７４）。その後、選別用のトレーにつめる（トレー詰め工程７５）。トレーの状態で選別装置にかける（選別工程７６）。選別が終わると良品のみ梱包される（梱包工程７７）。その後、出荷される（出荷工程７８）。
６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態においては、主にSIP(System in Package)またはMCP(Multi-Chip Package)について説明したが、本願発明はそれに限定されることなく、SOC(System on a Chip)その他の単チップ・デバイス等にも適用できることは言うまでもない。
本発明の一実施の形態である半導体装置の製造方法におけるレジン充填完了時における状況を説明するための金型の分割面の模式水平断面図である。 本発明の一実施の形態である半導体装置の製造方法におけるレジン充填完了時における被封止体の状況を説明するための図１のＡ−Ａ’側断面図である。 本発明の一実施の形態である半導体装置の製造方法におけるレジン充填完了時における被封止体の状況を説明するための図１のＡ−Ａ’側断面図の要部拡大図である。 本発明の一実施の形態である半導体装置の製造方法におけるレジン充填完了時における被封止体の状況を説明するための図１のＢ−Ｂ’側断面図の要部拡大図である。 本発明の一実施の形態である半導体装置の製造方法におけるレジン充填完了時における被封止体の状況を説明するための図１のＣ−Ｃ’側断面図の要部拡大図である。 本発明の一実施の形態である半導体装置の製造方法に使用する下金型の上面図である。 本発明の一実施の形態である半導体装置の製造方法に使用する上金型の下面図である。 本発明の一実施の形態である半導体装置の製造方法における封止プロセスの内、被封止体投入完了の状態を説明するための金型の側断面図である。 本発明の一実施の形態である半導体装置の製造方法における封止プロセスの内、封止レジン注入途中の状態を説明するための金型の側断面図である。 本発明の一実施の形態である半導体装置の製造方法における封止プロセスの内、封止レジン注入完了の状態を説明するための金型の側断面図である。 本発明の一実施の形態である半導体装置の製造方法における封止プロセスのプランジャーの動きを説明するためのプランジャー周辺の金型の側断面図である。 本発明の一実施の形態である半導体装置の製造方法における封止プロセスの内、金型から取り出した後のゲートブレーク工程を説明するためのモールド後処理装置の側面図（その１）である。 本発明の一実施の形態である半導体装置の製造方法における封止プロセスの内、金型から取り出した後のゲートブレーク工程を説明するためのモールド後処理装置の側面図（その２）である。 本発明の一実施の形態である半導体装置の製造方法における封止プロセスの内、金型から取り出した後のゲートブレーク工程を説明するためのモールド後処理装置の側面図（その３）である。 本発明の一実施の形態である半導体装置の製造方法における封止プロセスの内、金型から取り出した後の連通部ブレーク工程を説明するためのモールド後処理装置の正面図（その１）である。 本発明の一実施の形態である半導体装置の製造方法における封止プロセスの内、金型から取り出した後の連通部ブレーク工程を説明するためのモールド後処理装置の正面図（その２）である。 本発明の一実施の形態である半導体装置の製造方法における封止プロセスの内、金型から取り出した後の連通部ブレーク工程を説明するための要部拡大図である。 本発明の一実施の形態である半導体装置の製造方法の全体の流れを示すブロック・フロー図である。 本発明の一実施の形態である半導体装置の製造方法によって製造された半導体装置の一例を示すデバイス模式断面図である。 本発明の一実施の形態である半導体装置の製造方法によって製造された半導体装置の他の一例を示すデバイス模式断面図である。 本発明の一実施の形態である半導体装置の製造方法におけるダイシング・プロセスを説明するためのデバイス上面図である。
符号の説明
１ 配線基板
３a 第１領域（第１のキャビティ部）
３b 第２領域（第２のキャビティ部）
５a 第１の連結部
９ 半導体チップ
１８ 単位デバイス領域
３１ 下金型
３２a 第１のカル部
３２d 第２のカル部
３８ レジン
４１ 上金型

Claims (18)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）相互に対向する第１および第２の長辺を有する長方形の配線基板の第１の主面上において、長手方向に沿って設けられた第１領域および第２領域であって、それぞれが有する複数の単位デバイス領域の各々に、一つ又は複数の半導体チップをダイ・ボンディングする工程；
    （ｂ）前記工程（ａ）の後、第１の金型と第２の金型の間に形成された第１のキャビティ部および第２のキャビティ部に、前記第１領域および前記第２領域のそれぞれが対応するように前記配線基板を前記第１の金型と第２の金型の間に収容した状態で、前記第１のキャビティ部および前記第２のキャビティ部の各々に、レジンを注入することにより、前記第１領域および前記第２領域のそれぞれを一括して封止する工程；
    （ｃ）前記工程（ｂ）の後、前記配線基板を切断することにより、前記複数の単位デバイス領域を相互に分割する工程、
    ここで、前記工程（ｂ）において、前記第１の金型と前記第２の金型の間には、以下が形成されている：
    （ｂ１）前記配線基板の前記第１の長辺に沿って設けられ、前記第１のキャビティ部と連結された第１のカル部；
    （ｂ２）前記配線基板の前記第１の長辺に沿って設けられ、前記第２のキャビティ部と連結された第２のカル部；
    （ｂ３）前記第１のキャビティ部と前記第２のキャビティ部とを相互に連結し、かつ突起が設けられた第１の連結部。
  2. 前記１項の半導体装置の製造方法において、前記第１のキャビティ部および前記第２のキャビティ部のそれぞれには、前記第２の長辺に沿って、複数のエアベント部が設けられている。
  3. 前記１項の半導体装置の製造方法において、前記突起部は前記第１の連結部のほぼ中央に設けられている。
  4. 前記１項の半導体装置の製造方法において、前記第１のカル部に対応して設けられた第１のプランジャ、および前記第２のカル部に対応して設けられた第２のプランジャは、共通の支持部材に固定されており、モータにより一括して駆動される。
  5. 前記１項の半導体装置の製造方法において、前記工程（ｂ）における前記第１の金型と前記第２の金型間の前記第１の金型の表面には離型シートが敷かれている。
  6. 前記１項の半導体装置の製造方法において、前記配線基板の前記第１のキャビティ部と記第２のキャビティ部の間に対応する位置には、前記第１のキャビティ部と記第２のキャビティ部の一対の近接辺に沿って、スリットが設けられている。
  7. 前記６項の半導体装置の製造方法において、前記第１の連結部は前記スリットよりも前記配線基板の前記第１の長辺から遠い位置に設けられている。
  8. 前記１項の半導体装置の製造方法において、前記第１の連結部は前記配線基板の前記第１の長辺と前記第２の長辺の中間よりも前記配線基板の前記第１の長辺から遠い位置に設けられている。
  9. 前記１項の半導体装置の製造方法において、前記第１の連結部は前記配線基板の前記第２の長辺に近接する位置に設けられている。
  10. 以下の工程を含む半導体装置の製造方法：
    （ａ）相互に対向する第１および第２の長辺を有する長方形の配線基板の第１の主面上において、長手方向に沿って設けられた第１矩形領域および第２矩形領域であって、それぞれが有する複数の単位デバイス領域の各々に、一つ又は複数の半導体チップをダイ・ボンディングする工程；
    （ｂ）前記工程（ａ）の後、第１の金型と第２の金型の間に形成された第１のキャビティ部および第２のキャビティ部に、前記第１矩形領域および前記第２矩形領域のそれぞれが対応するように前記配線基板を前記第１の金型と第２の金型の間に収容した状態で、前記第１のキャビティ部および前記第２のキャビティ部の各々に、レジンを注入することにより、前記第１矩形領域および前記第２矩形領域のそれぞれを一括して封止する工程；
    （ｃ）前記工程（ｂ）の後、前記配線基板を切断することにより、前記複数の単位デバイス領域を相互に分割する工程、
    ここで、前記工程（ｂ）において、前記第１の金型と前記第２の金型の間には、以下が形成されている：
    （ｂ１）前記配線基板の前記第１の長辺に沿って設けられ、第１のランナー部および第１のゲートにより前記第１のキャビティ部と連結された第１のカル部；
    （ｂ２）前記配線基板の前記第１の長辺に沿って設けられ、前記第１のランナー部および第１のゲートと独立して設けられた第２のランナー部および第２のゲートにより前記第２のキャビティ部と連結された第２のカル部；
    （ｂ３）前記第１のキャビティ部と前記第２のキャビティ部との対向する一対の近接辺間で、前記第１のキャビティ部と前記第２のキャビティ部とを相互に連結し、かつ突起が設けられた第１の連結部、
    更に、ここで、前記第１の連結部は前記配線基板の前記第１の長辺と前記第２の長辺の中間よりも前記配線基板の前記第１の長辺から遠い位置に設けられている。
  11. 前記１０項の半導体装置の製造方法において、前記第１の連結部は前記配線基板の前記第２の長辺に近接する位置に設けられている。
  12. 前記１０項の半導体装置の製造方法において、前記配線基板の前記第１のキャビティ部と記第２のキャビティ部の間に対応する位置には、前記近接辺に沿って、スリットが設けられている。
  13. 前記１２項の半導体装置の製造方法において、前記第１の連結部は前記スリットよりも前記配線基板の前記第１の長辺から遠い位置に設けられている。
  14. 前記１１項の半導体装置の製造方法において、前記工程（ｂ）における前記第１の金型と前記第２の金型間の前記第１の金型の表面には離型シートが敷かれている。
  15. 前記１４項の半導体装置の製造方法において、前記第１のカル部に対応して設けられた第１のプランジャ、および前記第２のカル部に対応して設けられた第２のプランジャは、共通の支持部材に固定されており、モータにより一括して駆動される。
  16. 前記１０項の半導体装置の製造方法において、前記突起部は前記第１の連結部のほぼ中央に設けられている。
  17. 前記１６項の半導体装置の製造方法において、前記第１のキャビティ部および前記第２のキャビティ部のそれぞれには、前記配線基板の前記第２の長辺に沿って、複数のエアベント部が設けられている。
  18. 前記１６項の半導体装置の製造方法において、前記第１のキャビティ部と前記第２のキャビティ部間においては、前記第１の連結部以外の連結部を持たない。
JP2007194100A 2007-07-26 2007-07-26 半導体装置の製造方法 Expired - Fee Related JP4926869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007194100A JP4926869B2 (ja) 2007-07-26 2007-07-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007194100A JP4926869B2 (ja) 2007-07-26 2007-07-26 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011168249A Division JP5419230B2 (ja) 2011-08-01 2011-08-01 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2009032842A JP2009032842A (ja) 2009-02-12
JP2009032842A5 JP2009032842A5 (ja) 2010-08-26
JP4926869B2 true JP4926869B2 (ja) 2012-05-09

Family

ID=40403060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194100A Expired - Fee Related JP4926869B2 (ja) 2007-07-26 2007-07-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4926869B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035142A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 回路装置の製造方法
JP2013191690A (ja) 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
JP5969883B2 (ja) 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JP2014103176A (ja) 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6115505B2 (ja) 2013-06-21 2017-04-19 株式会社デンソー 電子装置
JP6125371B2 (ja) 2013-08-15 2017-05-10 信越化学工業株式会社 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11198185A (ja) * 1998-01-19 1999-07-27 Nec Corp 射出圧等圧機構を有する樹脂封止金型
JP4115228B2 (ja) * 2002-09-27 2008-07-09 三洋電機株式会社 回路装置の製造方法
JP2005085832A (ja) * 2003-09-05 2005-03-31 Apic Yamada Corp 樹脂モールド装置
JP2007109831A (ja) * 2005-10-13 2007-04-26 Towa Corp 電子部品の樹脂封止成形方法

Also Published As

Publication number Publication date
JP2009032842A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
US8597989B2 (en) Manufacturing method of semiconductor device
JP4926869B2 (ja) 半導体装置の製造方法
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
JP5479247B2 (ja) 半導体装置の製造方法
JP5870198B2 (ja) 半導体装置の製造方法
US20060216867A1 (en) Method of manufacturing a semiconductor device
US7214562B2 (en) Method for encapsulating lead frame packages
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JP6357415B2 (ja) 半導体装置の製造方法
TW201628107A (zh) 半導體裝置之製造方法
JP5419230B2 (ja) 半導体装置およびその製造方法
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP4451338B2 (ja) 樹脂封止金型、それを用いた樹脂封止装置、および、樹脂封止方法
JP6986539B2 (ja) 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
JP5116723B2 (ja) 半導体装置の製造方法
JP2009044037A (ja) 半導体集積回路装置の製造方法
JP5233288B2 (ja) 半導体装置の製造方法及び基板
JP6076117B2 (ja) 半導体装置の製造方法
JP3881189B2 (ja) 半導体装置の製造方法
JP2011204786A (ja) 半導体装置の製造方法
JP2023061300A (ja) モールド金型、および半導体装置の製造方法
JP2006294946A (ja) 半導体装置用リードフレームおよび封止金型ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees