JP2009032842A5 - - Google Patents

Download PDF

Info

Publication number
JP2009032842A5
JP2009032842A5 JP2007194100A JP2007194100A JP2009032842A5 JP 2009032842 A5 JP2009032842 A5 JP 2009032842A5 JP 2007194100 A JP2007194100 A JP 2007194100A JP 2007194100 A JP2007194100 A JP 2007194100A JP 2009032842 A5 JP2009032842 A5 JP 2009032842A5
Authority
JP
Japan
Prior art keywords
wiring board
manufacturing
cavity
semiconductor device
item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007194100A
Other languages
English (en)
Other versions
JP4926869B2 (ja
JP2009032842A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007194100A priority Critical patent/JP4926869B2/ja
Priority claimed from JP2007194100A external-priority patent/JP4926869B2/ja
Publication of JP2009032842A publication Critical patent/JP2009032842A/ja
Publication of JP2009032842A5 publication Critical patent/JP2009032842A5/ja
Application granted granted Critical
Publication of JP4926869B2 publication Critical patent/JP4926869B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (20)

  1. 以下の工程を含む半導体装置の製造方法:
    (a)相互に対向する第1および第2の長辺を有する長方形の配線基板の第1の主面上において、長手方向に沿って設けられた第1領域および第2領域であって、それぞれが有する複数の単位デバイス領域の各々に、一つ又は複数の半導体チップをダイ・ボンディングする工程;
    (b)前記工程(a)の後、第1の金型と第2の金型の間に形成された第1のキャビティ部および第2のキャビティ部に、前記第1領域および前記第2領域のそれぞれが対応するように前記配線基板を前記第1の金型と第2の金型の間に収容した状態で、前記第1のキャビティ部および前記第2のキャビティ部の各々に、レジンを注入することにより、前記第1領域および前記第2領域のそれぞれを一括して封止する工程;
    (c)前記工程(b)の後、前記配線基板を切断することにより、前記複数の単位デバイス領域を相互に分割する工程、
    ここで、前記工程(b)において、前記第1の金型と前記第2の金型の間には、以下が形成されている:
    (b1)前記配線基板の前記第1の長辺に沿って設けられ、前記第1のキャビティ部と連結された第1のカル部;
    (b2)前記配線基板の前記第1の長辺に沿って設けられ、前記第2のキャビティ部と連結された第2のカル部;
    (b3)前記第1のキャビティ部と前記第2のキャビティ部とを相互に連結する第1の連結部。
  2. 前記1項の半導体装置の製造方法において、前記第1のキャビティ部および前記第2のキャビティ部のそれぞれには、前記第2の長辺に沿って、複数のエアベント部が設けられている。
  3. 前記1項の半導体装置の製造方法において、前記第1の金型の前記第1の連結部には突起が設けられている。
  4. 前記3項の半導体装置の製造方法において、前記突起部は前記第1の連結部のほぼ中央に設けられている。
  5. 前記1項の半導体装置の製造方法において、前記第1のカル部に対応して設けられた第1のプランジャ、および前記第2のカル部に対応して設けられた第2のプランジャは、共通の支持部材に固定されており、モータにより一括して駆動される。
  6. 前記1項の半導体装置の製造方法において、前記工程(b)における前記第1の金型と前記第2の金型間の前記第1の金型の表面には離型シートが敷かれている。
  7. 前記1項の半導体装置の製造方法において、前記配線基板の前記第1のキャビティ部と記第2のキャビティ部の間に対応する位置には、前記第1のキャビティ部と記第2のキャビティ部の一対の近接辺に沿って、スリットが設けられている。
  8. 前記7項の半導体装置の製造方法において、前記第1の連結部は前記スリットよりも前記配線基板の前記第1の長辺から遠い位置に設けられている。
  9. 前記1項の半導体装置の製造方法において、前記第1の連結部は前記配線基板の前記第1の長辺と前記第2の長辺の中間よりも前記配線基板の前記第1の長辺から遠い位置に設けられている。
  10. 前記1項の半導体装置の製造方法において、前記第1の連結部は前記配線基板の前記第2の長辺に近接する位置に設けられている。
  11. 以下の工程を含む半導体装置の製造方法:
    (a)相互に対向する第1および第2の長辺を有する長方形の配線基板の第1の主面上において、長手方向に沿って設けられた第1矩形領域および第2矩形領域であって、それぞれが有する複数の単位デバイス領域の各々に、一つ又は複数の半導体チップをダイ・ボンディングする工程;
    (b)前記工程(a)の後、第1の金型と第2の金型の間に形成された第1のキャビティ部および第2のキャビティ部に、前記第1矩形領域および前記第2矩形領域のそれぞれが対応するように前記配線基板を前記第1の金型と第2の金型の間に収容した状態で、前記第1のキャビティ部および前記第2のキャビティ部の各々に、レジンを注入することにより、前記第1矩形領域および前記第2矩形領域のそれぞれを一括して封止する工程;
    (c)前記工程(b)の後、前記配線基板を切断することにより、前記複数の単位デバイス領域を相互に分割する工程、
    ここで、前記工程(b)において、前記第1の金型と前記第2の金型の間には、以下が形成されている:
    (b1)前記配線基板の前記第1の長辺に沿って設けられ、第1のランナー部および第1のゲートにより前記第1のキャビティ部と連結された第1のカル部;
    (b2)前記配線基板の前記第1の長辺に沿って設けられ、前記第1のランナー部および第1のゲートと独立して設けられた第2のランナー部および第2のゲートにより前記第2のキャビティ部と連結された第2のカル部;
    (b3)前記第1のキャビティ部と前記第2のキャビティ部との対向する一対の近接辺間で、前記第1のキャビティ部と前記第2のキャビティ部とを相互に連結する第1の連結部、
    更に、ここで、前記第1の連結部は前記配線基板の前記第1の長辺と前記第2の長辺の中間よりも前記配線基板の前記第1の長辺から遠い位置に設けられている。
  12. 前記11項の半導体装置の製造方法において、前記第1の連結部は前記配線基板の前記第2の長辺に近接する位置に設けられている。
  13. 前記11項の半導体装置の製造方法において、前記配線基板の前記第1のキャビティ部と記第2のキャビティ部の間に対応する位置には、前記近接辺に沿って、スリットが設けられている。
  14. 前記13項の半導体装置の製造方法において、前記第1の連結部は前記スリットよりも前記配線基板の前記第1の長辺から遠い位置に設けられている。
  15. 前記12項の半導体装置の製造方法において、前記工程(b)における前記第1の金型と前記第2の金型間の前記第1の金型の表面には離型シートが敷かれている。
  16. 前記15項の半導体装置の製造方法において、前記第1のカル部に対応して設けられた第1のプランジャ、および前記第2のカル部に対応して設けられた第2のプランジャは、共通の支持部材に固定されており、モータにより一括して駆動される。
  17. 前記12項の半導体装置の製造方法において、前記第1の金型の前記第1の連結部には突起が設けられている。
  18. 前記17項の半導体装置の製造方法において、前記突起部は前記第1の連結部のほぼ中央に設けられている。
  19. 前記18項の半導体装置の製造方法において、前記第1のキャビティ部および前記第2のキャビティ部のそれぞれには、前記配線基板の前記第2の長辺に沿って、複数のエアベント部が設けられている。
  20. 前記18項の半導体装置の製造方法において、前記第1のキャビティ部と前記第2のキャビティ部間においては、前記第1の連結部以外の連結部を持たない。
JP2007194100A 2007-07-26 2007-07-26 半導体装置の製造方法 Expired - Fee Related JP4926869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007194100A JP4926869B2 (ja) 2007-07-26 2007-07-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007194100A JP4926869B2 (ja) 2007-07-26 2007-07-26 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011168249A Division JP5419230B2 (ja) 2011-08-01 2011-08-01 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2009032842A JP2009032842A (ja) 2009-02-12
JP2009032842A5 true JP2009032842A5 (ja) 2010-08-26
JP4926869B2 JP4926869B2 (ja) 2012-05-09

Family

ID=40403060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194100A Expired - Fee Related JP4926869B2 (ja) 2007-07-26 2007-07-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4926869B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035142A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 回路装置の製造方法
JP2013191690A (ja) 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
JP5969883B2 (ja) 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JP2014103176A (ja) 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6115505B2 (ja) 2013-06-21 2017-04-19 株式会社デンソー 電子装置
JP6125371B2 (ja) 2013-08-15 2017-05-10 信越化学工業株式会社 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11198185A (ja) * 1998-01-19 1999-07-27 Nec Corp 射出圧等圧機構を有する樹脂封止金型
JP4115228B2 (ja) * 2002-09-27 2008-07-09 三洋電機株式会社 回路装置の製造方法
JP2005085832A (ja) * 2003-09-05 2005-03-31 Apic Yamada Corp 樹脂モールド装置
JP2007109831A (ja) * 2005-10-13 2007-04-26 Towa Corp 電子部品の樹脂封止成形方法

Similar Documents

Publication Publication Date Title
JP2009032842A5 (ja)
JP2008294407A5 (ja)
WO2007005263A3 (en) Semiconductor die package and method for making the same
WO2006076101A3 (en) A method to manufacture a universal footprint for a package with exposed chip
JP2007005800A5 (ja)
TW200746467A (en) Light emitting unit, apparatus and method for manufacturing the same, apparatus for molding lens thereof, and light emitting device package thereof
WO2009114392A3 (en) Semiconductor die package including embedded flip chip
JP2007305810A5 (ja)
JP2007096278A5 (ja)
JP2013534719A5 (ja)
WO2010068652A3 (en) Semiconductor die package with clip interconnection
WO2009060670A1 (ja) 半導体装置及びその製造方法
US20080253104A1 (en) Lead frame, molding die, and molding method
TW201832299A (zh) 樹脂密封方法及樹脂密封裝置
TWI375054B (en) Lead frame, optical coupling part using lead frame, and manufacturing method of optical coupling part
JP2018173269A5 (ja)
JP2008216588A5 (ja)
JP2014504973A5 (ja)
JP4294841B2 (ja) 赤外線データ通信モジュールの製造方法および赤外線データ通信モジュール
JP2014511044A (ja) デゲートの間の低減されたモールドスティッキングのためのリードフレームストリップ
CN105008105B (zh) 模具、具有封装电子元件、分离的封装电子元件的载体以及用于封装电子元件的方法
TWI638410B (zh) 降低封裝基板翹曲的方法及半成品結構
JP2013098199A5 (ja)
JP5741358B2 (ja) 樹脂成形部品及び製造方法
JP4841609B2 (ja) 配線基板製造用金型およびこれを用いた配線基板の製造方法