JP2008294407A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008294407A5 JP2008294407A5 JP2008073074A JP2008073074A JP2008294407A5 JP 2008294407 A5 JP2008294407 A5 JP 2008294407A5 JP 2008073074 A JP2008073074 A JP 2008073074A JP 2008073074 A JP2008073074 A JP 2008073074A JP 2008294407 A5 JP2008294407 A5 JP 2008294407A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- semiconductor film
- base substrate
- bond substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (13)
- ベース基板と、前記ベース基板上に形成された半導体膜と、前記半導体膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された電極とを有し、
前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域を有し、
前記半導体膜と前記ベース基板との間に空洞が形成されており、
前記チャネル形成領域は、前記空洞と重なっていることを特徴とする半導体装置。 - ベース基板と、前記ベース基板上に形成された半導体膜と、前記半導体膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された電極とを有し、
前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域を有し、
前記半導体膜と前記ベース基板との間に複数の空洞が形成されており、
前記チャネル形成領域は、前記複数の空洞と重なっていることを特徴とする半導体装置。 - ベース基板と、前記ベース基板上に形成された半導体膜と、前記半導体膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された電極とを有し、
前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域と、前記チャネル形成領域を間に挟んでいる一対の不純物領域とを有し、
前記半導体膜と前記ベース基板との間に第1の空洞及び第2の空洞が形成されており、
前記一対の不純物領域の一方は、前記第1の空洞と重なっており、
前記一対の不純物領域の他方は、前記第2の空洞と重なっていることを特徴とする半導体装置。 - ベース基板と、前記ベース基板上に形成された半導体膜と、前記半導体膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された電極とを有し、
前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域と、前記チャネル形成領域を間に挟んでいる一対の不純物領域とを有し、
前記半導体膜と前記ベース基板との間に複数の第1の空洞及び複数の第2の空洞が形成されており、
前記一対の不純物領域の一方は、前記複数の第1の空洞と重なっており、
前記一対の不純物領域の他方は、前記複数の第2の空洞と重なっていることを特徴とする半導体装置。 - ベース基板と、前記ベース基板上に形成された半導体膜と、前記半導体膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された電極とを有し、
前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域と、前記チャネル形成領域を間に挟んでいる一対の不純物領域とを有し、
前記半導体膜と前記ベース基板との間に空洞が形成されており、
前記チャネル形成領域及び前記一対の不純物領域は、前記空洞と重なっていることを特徴とする半導体装置。 - ベース基板と、前記ベース基板上に形成された半導体膜と、前記半導体膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された電極とを有し、
前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域と、前記チャネル形成領域を間に挟んでいる一対の不純物領域とを有し、
前記半導体膜と前記ベース基板との間に複数の空洞が形成されており、
前記チャネル形成領域及び前記一対の不純物領域は、前記複数の空洞のそれぞれと重なっていることを特徴とする半導体装置。 - 請求項1乃至請求項6のいずれか一項において、
前記ベース基板と前記半導体膜の間に少なくとも1つの絶縁膜が形成されていることを特徴とする半導体装置。 - ボンド基板に接する絶縁膜に、前記ボンド基板が露出するように開口部を形成し、
前記開口部において前記ボンド基板に凹部を形成し、
前記絶縁膜を間に挟んで前記ボンド基板をベース基板に貼り合わせ、
前記ボンド基板を劈開させることで、前記ボンド基板の一部であり、なおかつ前記凹部を空洞とする半導体膜を、前記絶縁膜と共に前記ベース基板に転置し、
前記転置した前記半導体膜を所望の形状に加工することを特徴とする半導体装置の作製方法。 - ボンド基板に凹部を形成し、
絶縁膜が形成されたベース基板に、前記凹部が前記ベース基板側を向くように、なおかつ前記絶縁膜に前記ボンド基板が接するように、前記ボンド基板を貼り合わせ、
前記ボンド基板を劈開させることで、前記ボンド基板の一部であり、なおかつ前記凹部を空洞とする半導体膜を、前記ベース基板に転置し、
前記転置した前記半導体膜を所望の形状に加工することを特徴とする半導体装置の作製方法。 - ボンド基板に接する第1の絶縁膜に、前記ボンド基板が露出するように開口部を形成し、
前記開口部において前記ボンド基板に凹部を形成し、
第2の絶縁膜が形成されたベース基板に、前記第1の絶縁膜と前記第2の絶縁膜が接するように、前記ボンド基板を貼り合わせ、
前記ボンド基板を劈開させることで、前記ボンド基板の一部であり、なおかつ前記凹部を空洞とする半導体膜を、前記第1の絶縁膜と共に前記ベース基板に転置し、
前記転置した前記半導体膜を所望の形状に加工することを特徴とする半導体装置の作製方法。 - ボンド基板に接する絶縁膜に、前記ボンド基板が露出するように開口部を形成し、
前記開口部において前記ボンド基板に凹部を形成し、
前記開口部が残存するように前記絶縁膜を部分的に除去することで、前記凹部が形成された前記ボンド基板を部分的に露出させ、
前記部分的に露出した領域において前記凹部が形成された前記ボンド基板を加工することで、前記ボンド基板に前記凹部を有する凸部を形成し、
前記部分的に除去された前記絶縁膜を間に挟んで前記ボンド基板をベース基板に貼り合わせ、
前記ボンド基板を劈開させることで、前記ボンド基板の前記凸部の領域であり、なおかつ前記凹部を空洞とする半導体膜を、前記絶縁膜と共に前記ベース基板に転置し、
前記転置した前記半導体膜を所望の形状に加工することを特徴とする半導体装置の作製方法。 - ボンド基板に凹部を形成し、
前記凹部が形成された前記ボンド基板を加工することで、前記ボンド基板に前記凹部が形成された領域を内部に含む凸部を形成し、
絶縁膜が形成されたベース基板に、前記凹部及び前記凸部が前記ベース基板側を向くように、なおかつ前記絶縁膜に前記凸部が接するように、前記ボンド基板を貼り合わせ、
前記ボンド基板を劈開させることで、前記ボンド基板の前記凸部の領域であり、なおかつ前記凹部を空洞とする半導体膜を、前記ベース基板に転置し、
前記転置した前記半導体膜を所望の形状に加工することを特徴とする半導体装置の作製方法。 - ボンド基板に接する第1の絶縁膜に、前記ボンド基板が露出するように開口部を形成し、
前記開口部において前記ボンド基板に凹部を形成し、
前記開口部が残存するように前記第1の絶縁膜を部分的に除去することで、前記凹部が形成された前記ボンド基板を部分的に露出させ、
前記部分的に露出した領域において前記凹部が形成された前記ボンド基板を加工することで、前記ボンド基板に前記凹部を有する凸部を形成し、
第2の絶縁膜が形成されたベース基板に、前記第1の絶縁膜と前記第2の絶縁膜が接するように、前記ボンド基板を貼り合わせ、
前記ボンド基板を劈開させることで、前記ボンド基板の前記凸部の領域であり、なおかつ前記凹部を空洞とする半導体膜を、前記第1の絶縁膜と共に前記ベース基板に転置し、
前記転置した前記半導体膜を所望の形状に加工することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073074A JP5348916B2 (ja) | 2007-04-25 | 2008-03-21 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007114922 | 2007-04-25 | ||
JP2007114922 | 2007-04-25 | ||
JP2008073074A JP5348916B2 (ja) | 2007-04-25 | 2008-03-21 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008294407A JP2008294407A (ja) | 2008-12-04 |
JP2008294407A5 true JP2008294407A5 (ja) | 2011-03-31 |
JP5348916B2 JP5348916B2 (ja) | 2013-11-20 |
Family
ID=39591468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008073074A Expired - Fee Related JP5348916B2 (ja) | 2007-04-25 | 2008-03-21 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8212319B2 (ja) |
EP (2) | EP1986226A1 (ja) |
JP (1) | JP5348916B2 (ja) |
KR (1) | KR101447936B1 (ja) |
CN (1) | CN101295734B (ja) |
TW (1) | TWI442565B (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5350655B2 (ja) * | 2007-04-27 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5503876B2 (ja) * | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
US20110084356A1 (en) * | 2008-06-02 | 2011-04-14 | Nxp B.V. | Local buried layer forming method and semiconductor device having such a layer |
JP5700621B2 (ja) * | 2009-04-24 | 2015-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8519387B2 (en) * | 2010-07-26 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing |
JP5722571B2 (ja) * | 2010-08-10 | 2015-05-20 | 猛英 白土 | 半導体装置及びその製造方法 |
JP5666961B2 (ja) * | 2011-03-31 | 2015-02-12 | 猛英 白土 | 半導体記憶装置 |
JP5650576B2 (ja) * | 2011-03-31 | 2015-01-07 | 猛英 白土 | 半導体装置及びその製造方法 |
US9130044B2 (en) * | 2011-07-01 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20130050166A1 (en) * | 2011-08-24 | 2013-02-28 | Qualcomm Mems Technologies, Inc. | Silicide gap thin film transistor |
US8741785B2 (en) | 2011-10-27 | 2014-06-03 | Applied Materials, Inc. | Remote plasma radical treatment of silicon oxide |
US9184094B1 (en) * | 2012-01-26 | 2015-11-10 | Skorpios Technologies, Inc. | Method and system for forming a membrane over a cavity |
CN104240633B (zh) * | 2013-06-07 | 2018-01-09 | 上海和辉光电有限公司 | 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法 |
CN104681555B (zh) * | 2013-11-28 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路及其制造方法和电子装置 |
US9515181B2 (en) * | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
CN105226004A (zh) * | 2015-10-19 | 2016-01-06 | 上海华力微电子有限公司 | 具有应力集中结构的soi晶圆的制造方法 |
CN105428358A (zh) * | 2015-12-29 | 2016-03-23 | 中国科学院上海微系统与信息技术研究所 | 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 |
CN105633001A (zh) * | 2015-12-29 | 2016-06-01 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体岛上硅衬底材料及其制备方法 |
CN108682649B (zh) * | 2018-04-17 | 2021-02-05 | 中芯集成电路(宁波)有限公司 | Soi衬底、半导体器件及其形成方法 |
CN111435637A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 图形化结构的soi衬底的制备方法 |
JP7274935B2 (ja) * | 2019-05-24 | 2023-05-17 | 株式会社ジャパンディスプレイ | 表示装置 |
CN111952185B (zh) * | 2020-08-21 | 2024-03-29 | 中国科学院上海微系统与信息技术研究所 | 可降低对准难度的soi器件及其制备方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4701826A (en) * | 1986-10-30 | 1987-10-20 | Ford Motor Company | High temperature pressure sensor with low parasitic capacitance |
US5621239A (en) | 1990-11-05 | 1997-04-15 | Fujitsu Limited | SOI device having a buried layer of reduced resistivity |
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
FR2715502B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Structure présentant des cavités et procédé de réalisation d'une telle structure. |
JPH08236788A (ja) * | 1995-02-28 | 1996-09-13 | Nippon Motorola Ltd | 半導体センサの製造方法 |
US5895766A (en) | 1995-09-20 | 1999-04-20 | Micron Technology, Inc. | Method of forming a field effect transistor |
KR100232886B1 (ko) | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
US6191007B1 (en) | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
JP3410957B2 (ja) | 1998-03-19 | 2003-05-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR100271813B1 (ko) | 1998-09-28 | 2000-11-15 | 구본준 | 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법 |
JP4074051B2 (ja) | 1999-08-31 | 2008-04-09 | 株式会社東芝 | 半導体基板およびその製造方法 |
WO2001047012A1 (en) * | 1999-12-21 | 2001-06-28 | Koninklijke Philips Electronics N.V. | Non-volatile memory cells and periphery |
JP3957038B2 (ja) | 2000-11-28 | 2007-08-08 | シャープ株式会社 | 半導体基板及びその作製方法 |
US6613652B2 (en) | 2001-03-14 | 2003-09-02 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating SOI devices with option of incorporating air-gap feature for better insulation and performance |
US6784506B2 (en) * | 2001-08-28 | 2004-08-31 | Advanced Micro Devices, Inc. | Silicide process using high K-dielectrics |
JP2002343977A (ja) * | 2002-03-26 | 2002-11-29 | Nec Corp | 電界効果型トランジスタ |
US6787387B2 (en) | 2002-06-24 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method for fabricating the electronic device |
US6958255B2 (en) | 2002-08-08 | 2005-10-25 | The Board Of Trustees Of The Leland Stanford Junior University | Micromachined ultrasonic transducers and method of fabrication |
JP2004103611A (ja) | 2002-09-04 | 2004-04-02 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004103613A (ja) | 2002-09-04 | 2004-04-02 | Toshiba Corp | 半導体装置とその製造方法 |
JP4556158B2 (ja) | 2002-10-22 | 2010-10-06 | 株式会社Sumco | 貼り合わせsoi基板の製造方法および半導体装置 |
JP3790238B2 (ja) * | 2002-12-27 | 2006-06-28 | 株式会社東芝 | 半導体装置 |
KR100553683B1 (ko) * | 2003-05-02 | 2006-02-24 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
JP4004448B2 (ja) * | 2003-09-24 | 2007-11-07 | 富士通株式会社 | 半導体装置およびその製造方法 |
DE102004054564B4 (de) | 2004-11-11 | 2008-11-27 | Siltronic Ag | Halbleitersubstrat und Verfahren zu dessen Herstellung |
US20060226492A1 (en) * | 2005-03-30 | 2006-10-12 | Bich-Yen Nguyen | Semiconductor device featuring an arched structure strained semiconductor layer |
JP2007027232A (ja) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP5017926B2 (ja) * | 2005-09-28 | 2012-09-05 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2007114922A (ja) | 2005-10-19 | 2007-05-10 | Oki Electric Ind Co Ltd | 拡張ボード |
US7674667B2 (en) * | 2006-11-21 | 2010-03-09 | International Business Machines Corporation | CMOS structure including topographic active region |
JP5350655B2 (ja) | 2007-04-27 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2008
- 2008-03-21 JP JP2008073074A patent/JP5348916B2/ja not_active Expired - Fee Related
- 2008-03-25 US US12/054,540 patent/US8212319B2/en not_active Expired - Fee Related
- 2008-03-26 EP EP08005698A patent/EP1986226A1/en not_active Withdrawn
- 2008-03-26 EP EP12151269A patent/EP2444998A2/en not_active Withdrawn
- 2008-03-27 KR KR1020080028209A patent/KR101447936B1/ko active IP Right Grant
- 2008-03-28 TW TW097111438A patent/TWI442565B/zh not_active IP Right Cessation
- 2008-03-31 CN CN2008100907206A patent/CN101295734B/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008294407A5 (ja) | ||
JP2008294408A5 (ja) | ||
JP2015156515A5 (ja) | 半導体装置の作製方法 | |
JP2011044517A5 (ja) | ||
JP2013508984A5 (ja) | ||
JP2009158942A5 (ja) | ||
JP2009111375A5 (ja) | ||
JP2013517624A5 (ja) | ||
JP2013123041A5 (ja) | 半導体装置の作製方法 | |
JP2011100982A5 (ja) | ||
JP2016518739A5 (ja) | ||
JP2011054949A5 (ja) | 半導体装置 | |
JP2011049548A5 (ja) | ||
JP2015135953A5 (ja) | ||
JP2013179122A5 (ja) | ||
ATE544178T1 (de) | Halbleiterbauelemente und verfahren zur herstellung | |
JP2014204047A5 (ja) | ||
WO2008087763A1 (ja) | 半導体装置およびその製造方法 | |
JP2015167256A5 (ja) | 半導体装置の作製方法 | |
JP2009060479A5 (ja) | ||
WO2015126575A3 (en) | Silicon carbide semiconductor device, and methods for manufacturing thereof | |
JP2010171411A5 (ja) | 半導体装置の作製方法 | |
JP2019057603A5 (ja) | ||
JP2013070112A5 (ja) | ||
JP2013123042A5 (ja) |