KR100271813B1 - 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법 - Google Patents

실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법 Download PDF

Info

Publication number
KR100271813B1
KR100271813B1 KR1019980040213A KR19980040213A KR100271813B1 KR 100271813 B1 KR100271813 B1 KR 100271813B1 KR 1019980040213 A KR1019980040213 A KR 1019980040213A KR 19980040213 A KR19980040213 A KR 19980040213A KR 100271813 B1 KR100271813 B1 KR 100271813B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
silicon thin
amorphous silicon
layer
Prior art date
Application number
KR1019980040213A
Other languages
English (en)
Other versions
KR20000021215A (ko
Inventor
문대규
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019980040213A priority Critical patent/KR100271813B1/ko
Priority to US09/401,924 priority patent/US6558989B1/en
Publication of KR20000021215A publication Critical patent/KR20000021215A/ko
Application granted granted Critical
Publication of KR100271813B1 publication Critical patent/KR100271813B1/ko
Priority to US10/059,304 priority patent/US6664152B2/en
Priority to US10/059,305 priority patent/US6710411B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 및 그 제조방법에 관한 것으로, 실리콘 그레인의 크기를 획기적으로 성장시키도록 실리콘 박막을 결정화하기 위하여, 내부에 공간이 있는 매개층 상에 비정질 실리콘 박막이 형성되어 있는 기판을 마련하는 공정과, 상기 비정질 실리콘 박막에 상기 비정질 실리콘 박막을 결정화하는데 필요한 에너지를 공급하는 공정을 포함하는 비정질 실리콘 박막을 결정화하는 방법으로, 획기적으로 큰 실리콘 그레인으로 구성된 다결정 실리콘 박막을 형성할 수 있고, 이러한 다결정 실리콘 박막으로 활성층의 채널영역을 형성함으로써 박막트랜지스터의 소자 신뢰성을 향상시킬 수 있다. 본 발명은 제시된 실시예 뿐만이 아니라, 첨부된 특허청구범위 및 언급한 상술부분을 통하여 다양한 실시예로 구현될 수 있으며, 동업자에 의하여 다양한 방식으로 적용될 수 있다.

Description

실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 및 그 제조방법
본 발명은 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 및 그 제조방법에 관한 것으로 특히, 레이저 어닐링 작업을 이용하여 결정질 실리콘을 얻는 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 제조방법에 관한 것이다.
비정질 실리콘에 레이저 등의 에너지를 공급하여 용융상태로 만든 후에 냉각 또는 고화시키면, 결정으로 석출되는 실리콘의 결정화가 진행된다. 이 때, 실리콘 그레인의 결정 성장에 따라 실리콘 결정의 성장방향이 단일하면, 단결정이 되고, 다 수의 결정이 동시에 랜덤하게 생성되어 성장하게 되면 다결정이 된다.
비정질 실리콘 박막을 결정화하여 박막트랜지스터의 활성층으로 사용하는 경우에는 실리콘 그레인의 크기를 크게함으로써, 캐리어의 이동에 방해가 되는 그레인 바운더리의 수를 줄임으로써, 박막트랜지스터의 특성을 향상시킨다.
도 1a부터 도 1d는 종래 기술에 따른 비정질 실리콘 박막을 결정화하는 방법을 설명하기 위한 개략적인 도면이다.
도 1a를 참조하면, 절연기판(10) 상에 제 1 절연막(11)과 비정질 실리콘 박막(12)을 연속적으로 증착한다. 이 후, 비정질 실리콘 박막(12) 상에 반반사 특성을 가지는 산화막을 증착한 후에 산화막을 사진식각하여 반반사층(13)을 형성한다. 반반사층(13)은 박막에 입사된 레이저 에너지를 반반사하는 특성이 있기 때문에, 반반사층(13)이 있는 비정질 실리콘 박막 부분을 다른 부분에 비하여 더 빨리 승온되고 늦게 냉각된다. 이하, 상부에 반반사층(13)이 있는 비정질 실리콘 박막 부분을 제 1 실리콘 영역(12-1), 상부에 반반사층(13)이 없는 비정질 실리콘 박막 부분을 제 2 실리콘 영역(12-1)이라 칭한다. 도 1b를 참조하면, 기판 전면에 레이저빔을 조사하여 레이저 에너지를 공급한다. 이 때, 반반사층(13)이 있는 비정질 실리콘 박막 부분인 제 1 실리콘 영역(12-1)은 전부 용융되고, 반반사층(13)이 없는 비정질 실리콘 부분인 제 2 실리콘 영역(12-2)은 전부 용융되지 않고 소정 개수의 실리콘 입자(14)가 잔류될 수 있는 크기의 레이저 에너지를 사용한다.
도 1c를 참조하면, 레이저빔이 조사된 비정질 실리콘은 곧 냉각되어 실리콘 그레인이 생성 및 성장하는 결정화가 진행된다. 우선, 제 1 실리콘 영역(12-1)에서 잔류된 실리콘 입자(14)가 실리콘 그레인 성장의 씨드로 작용하여 실리콘의 결정화를 진행한다. 다수개의 실리콘 입자(14)에서부터 성장된 실리콘 그레인들은 서로 충돌하면서 성장을 멈춘다. 씨드의 위치에 따라 실리콘 박막의 여러곳에서 동시에 실리콘의 결정화가 이루어지기 때문에 제 1 실리콘 영역은 실리콘 그레인인 랜덤하게 위치하는 제 1 다결정 실리콘 박막(15)이 된다. 제 2 실리콘 영역(12-2)은 반반사층(13)의 영향으로 냉각되는 정도가 늦게 일어나기 때문에 용융된 상태 그대로가 된다.
도 1d를 참조하면, 고체상태의 제 1 다결정 실리콘 박막(15)과 액체상태의 제 2 실리콘 영역(12-2)의 계면에서부터 제 1 다결정 실리콘 박막(15)의 계면이 레터럴 그레인 성장의 씨드가 되어 래터럴한 그레인 성장이 진행된다. 따라서, 실리콘 그레인 바운더리는 래터럴하게 위치하게 된다. 이 때, 양쪽 계면에서 성장한 실리콘 그레인은 제 2 실리콘 영역의 중앙에서 만나 성장을 정지한다. 따라서, 제 2 실리콘 영역은 제 1 다결정 실리콘 박막(15)보다 그레인의 크기가 훨씬 큰 제 2 다결정 실리콘 박막(16)이 된다.
그러나, 상기 종래 기술에 의하여 얻은 제 2 다결정 실리콘 박막(12-1)의 실리콘 그레인의 크기는 상온 혹은 400℃이하의 공정분위기에서 최대 1㎛를 넘지 않는다. 1㎛ 보다 큰 제 2 다결정 실리콘 박막을 형성하는 경우에는 도 2에 보인 바와 같이, 제 2 실리콘 영역의 중앙 부분에 실리콘 핵이 다발적으로 생성되고 성장되어 미세 다결정 실리콘 영역(17)이 형성된다. 따라서, 통상적인 박막트랜지스터의 채널길이가 10㎛정도인 것을 고려한다면, 종래 기술에 의하여 결정화된 다결정 실리콘 박막을 박막트랜지스터의 활성층으로 적용하기 어려운 점이 있다.
본 발명은 종래의 기술의 문제점을 해결하기 위한 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 제조방법을 제공하고자 한다.
본 발명의 목적은 실리콘 그레인의 크기를 획기적으로 늘리는 실리콘 박막을 결정화하는 방법을 제공하고자 한다.
본 발명의 목적은 획기적으로 큰 실리콘 그레인을 가지는 실리콘 박막을 박막트랜지스터의 활성층으로 사용하여 소자특성이 향상된 박막트랜지스터 제조방법을 제공하고자 한다.
본 발명은 이러한 목적을 달성하기 위하여 내부에 공간이 있는 매개층 상에 비정질 실리콘 박막이 형성되어 있는 기판을 마련하는 공정과, 상기 비정질 실리콘 박막에 상기 비정질 실리콘 박막을 결정화하는데 필요한 에너지를 공급하는 공정을 포함하는 비정질 실리콘 박막을 결정화하는 방법이다. 이 때, 상기 기판을 마련하는 공정은, 절연기판 상에 상기 공간을 형성하기 위한 물질층을 형성하는 공정과, 상기 물질층을 덮도록 상기 매개층을 형성하는 공정과, 상기 매개층 상에 비정질 실리콘 박막을 형성하는 공정과, 상기 비정질 실리콘 박막과 매개층을 선택적으로 제거하여 상기 공간형성용 물질층의 일부를 노출시키는 공정과, 상기 공간형성용 물질층을 제거하는 공정을 포함하거나; 절연기판 상에 상기 공간을 형성하기 위한 물질층을 형성하는 공정과, 상기 물질층을 덮도록 상기 매개층을 형성하는 공정과, 상기 매개층을 선택적으로 제거하여 상기 물질층의 일부를 노출시키는 공정과, 상기 물질층을 제거하는 공정과, 상기 매개층 상에 상기 비정질 실리콘 박막을 형성하는 공정을 포함한다.
또한, 본 발명은 소정의 위치에 내부에 공간이 있는 매개층 상에 비정질 실리콘 박막이 형성되어 있는 기판을 마련하는 공정과, 상기 비정질 실리콘 박막에 레이저 에너지를 공급하는 공정을 통하여 상기 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성하는 공정과, 상기 다결정 실리콘 박막을 사진식각하여 활성층을 형성하는 공정과, 상기 활성층 상에 게이트절연막 및 게이트전극을 형성하는 공정과, 상기 게이트전극을 포함하는 기판의 노출된 전면을 덮는 보호막을 형성하는 공정과, 상기 보호막을 사진식각하여 상기 활성층의 일부를 노출시키는 공정과, 상기 노출된 활성층에 연결되는 소오스전극과 드레인전극을 각각 형성하는 공정을 포함하는 박막트랜지스터 제조방법이다.
또한, 본 발명은 절연기판과, 상기 절연기판 상에 형성되되, 소정의 위치에 내부에 공간이 있는 매개층과, 상기 공간 상부의 상기 매개층 상에 형성된 활성층과, 상기 활성층 상에 형성된 게이트절연막 및 게이트전극과, 상기 활성층에 연결된 소오스전극과 드레인전극을 포함하는 박막트랜지스터이다.
도 1a부터 도 1d는 종래 기술에 따른 비정질 실리콘 박막을 결정화하는 방법을 설명하기 위한 도면
도 2는 종래 기술에 의하여 결정화된 실리콘 박막의 실리콘 그레인의 상태를 나타낸 도면
도 3a부터 도 3d는 본 발명의 제 1 실시예에 따른 비정질 실리콘 박막을 결정화하는 방법을 설명하기 위한 도면
도 4는 본 발명의 제 1 실시예에 의하여 결정화된 실리콘 박막의 그레인의 상태를 평면적으로 나타낸 도면
도 5a부터 도 5d는 본 발명의 제 2 실시예에 따른 박막트랜지스터 제조방법을 설명하기 위한 도면
도 6은 본 발명의 제 2 실시예에 의하여 제조된 박막트랜지스터의 개략적인 평면도
이하, 하기 실시예와 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
도 3a부터 도 3d는 본 발명의 제 1 실시예에 따른 비정질 실리콘 박막을 결정화하는 방법을 설명하기 위한 도면이다. 본 발명의 제 1 실시예에서는 소자 활성영역으로 사용될 실리콘 부분의 하부에 열전도가 낮은 내부공간을 형성함으로써, 레이저 에너지를 사용하는 비정질 실리콘 박막의 결정화과정에서 내부공간 상부의 실리콘 부분의 열전도를 억제시켜 이 부분의 실리콘 그레인을 크게 형성하는 경우를 보여주고 있다.
도 3a를 참조하면, 절연기판(30)에 제 1 도전층을 증착한 다음, 사진식각하여 공간형성용 물질층(31)을 형성한다. 이 때, 크롬이나 몰리브덴과 같은 통상의 금속물질을 사용하여 제 1 도전층을 형성할 수 있다.
도 3b를 참조하면, 공간형성용 물질층(31)을 덮는 매개층인 제 1 절연막(32)과 비정질 실리콘 박막(33)을 연속적으로 증착한다. 그 다음, 공간형성용 물질층(31) 상부 부분의 비정질 실리콘 박막 부분을 선택적으로 노출하는 식각방지막 (도면미표시)을 형성한 후에, 이 식각방지막을 마스크로하여 그 하단의 비정질 실리콘 박막과 제 1 절연막을 식각하여 공간형성용 물질층(31)의 일부 혹은 전부를 노출시킨다.
도 3c를 참조하면, 공간형성용 물질층(31)을 선택적으로 식각하는 에천트를 사용하여 습식 혹은 건식식각법에 의하여 공간형성용 물질층(31)을 제거한다. 공간형성용 물질층(31)이 제거된 부분에는 공정 체임버 내부의 분위기와 동일한 상태의 공간부(34)가 형성된다. 이 때, 공간형성용 물질층(31)을 제거하기 위한 에천트는 매개층인 제 1 절연막(32)에 대하여 식각선택성이 커야 매개층인 제 1 절연막(32)을 손상시키지 않은 상태에서 공간형성용 물질층의 형상대로 공간부(34)를 형성할 수 있다. 이하, 공간부(34) 부근의 비정질 실리콘 박막 부분을 제 2 실리콘 영역(33-2)이라 하고, 그 이외의 부분을 제 1 실리콘 영역(33-1)이라 칭한다.
도 3d를 참조하면, 기판 전면에 레이저빔을 조사하여 레이저 에너지를 공급한다. 레이저 에너지 밀도는 비정질 실리콘 박막 전체가 완전히 용융될 수 있을 정도의 크기를 가지도록 한다. 레이저빔이 조사되어 용융된 실리콘은 급속히 냉각되어 실리콘 그레인이 생성 및 성장하는 결정화가 진행된다.
이 과정에서, 우선, 제 1 실리콘 영역(33-1)이 먼저 냉각되어 결정화된다. 제 1 실리콘 영역(33-1)이 제 2 실리콘 영역(33-2)보다 먼저 냉각되는 이유는 제 2 실리콘 영역(33-2) 부근에 열전도가 다른 부분에 비하여 낮은 공간부(34)가 위치하고 있기 때문이다. 공간부(34)는 체임버의 분위기와 같은 기체상태의 조건을 가지고 있어서, 절연물질로 형성된 제 1 절연막(32)에 비하여 열전도의 정도가 약하다. 제 1 실리콘 영역(33-1)에서 흡수된 레이저 에너지는 제 1 절연막(32)을 통과한 후 절연기판(30)에 도달하여 외부로 방출된다. 이에 반해 제 2 실리콘 영역(33-2)에서 흡수된 레이저 에너지는 제 1 절연막(32) 뿐만 아니라, 제 1 절연막에 비하여 열전도가 낮은 공간부(34)를 장시간에 걸쳐 통과한 후 절연기판(30)에 도달하여 외부로 방출된다. 따라서, 제 2 실리콘 영역(33-2)이 제 1 실리콘 영역(33-1)보다 늦게 냉각된다.
제 1 실리콘 영역(33-1)은 완전히 용융된 상태에서 급속히 냉각되기 때문에, 다수개의 핵이 동시 다발적으로 생성되고 성장되어 미세 다결정 실리콘 그레인으로 구성되는 제 1 다결정 실리콘 박막(35)이 된다. 제 2 실리콘 영역(33-2)은 냉각되는 정도가 늦게 일어나기 때문에 용융된 상태 그대로가 된다.
도 3e를 참조하면, 고체상태의 제 1 다결정 실리콘 박막(35)과 액체상태의 제 2 실리콘 영역(33-2)의 계면에서부터 제 1 다결정 실리콘 박막(35)의 계면이 레터럴 그레인 성장의 씨드가 되어 래터럴한 그레인 성장이 진행된다. 따라서, 실리콘 그레인 바운더리는 래터럴하게 위치하게 된다. 이 때, 양쪽 계면에서 성장한 실리콘 그레인은 제 2 실리콘 영역의 중앙에서 만나 성장을 정지한다. 따라서, 제 2 실리콘 영역은 제 1 다결정 실리콘 박막(35)보다 실리콘 그레인의 크기를 획기적으로 성장시킨 제 2 다결정 실리콘 박막(36)이 된다. 도면에서 (ℓ2)는 제 2 다결정 실리콘 박막의 실리콘 그레인의 길이를 표시한 것이다.
제 2 다결정 실리콘 박막(36)의 실리콘 그레인은 공간부(34)의 열전도 정도에 의존하여 소정의 크기로 성장된다. 실리콘 박막의 두께 혹은 공간부(34)의 두께 혹은 레이저 에너지의 크기에 따라 다르지만, 실온 혹은 400℃이하의 공정 조건에서 수 ∼수백 ㎛ 이상으로 실리콘 그레인을 성장시킬 수 있다. 따라서, 공간부(34)의 너비를 적절하게 설정하여 본 발명의 제 1 실시예에 의한 실리콘 결정화를 진행한다면, 두 개의 실리콘 그레인이 마주보는 제 2 다결정 실리콘 박막(36)을 형성할 수 있다.
상기 본 발명의제 1 실시예에 따라 결정화된 제 2 다결정 실리콘 박막(36)은 실리콘 그레인 바운더리의 수가 극히 작기 때문에 박막트랜지스터의 활성층의 채널영역에 적용함으로써 소자의 특성을 향상시킬 수 있다.
도 4는 본 발명의 제 1 실시에에 따라 결정화가 진행된 실리콘 박막을 결정화 결과를 평면적으로 나타낸 것이다.
공간부(34) 부근의 제 2 다결정 실리콘 박막(36)에 획기적으로 크게 성장된, 예를 들어, 5㎛이상의 길이로 성장된 실리콘 그레인을 볼수 있다. 제 2 다결정 실리콘 박막(36)의 실리콘 그레인은 제 1 다결정 실리콘 박막(35)의 경계에 존재하는 미세 실리콘 그레인이 레터럴 그레인 성장의 씨드가 되어 래터럴한 성장된 것이다.
본 발명의 제 1 실시예는 매개층으로 제 1 절연막을 사용한 경우를 예로 하였지만, 본 발명의 제 1 실시예에 의하여 내부에 공간을 형성할 수 있는 물질막이라면, 매개층으로 적용하는데 제한이 없다.
본 발명의 제 1 실시예에서는 공간형성용 물질층(31)을 통상의 금속물질을 사용한 경우이지만, 매개층과 동일종류의 물질막이 아니면 모두 가능하다. 예를 들어, 본 발명의 제 1 실시예에 보인 바와 같이, 절연막을 매개층으로 사용한 경우에는 ITO 와 같은 투명도전층, 반도체막 혹은 통상의 절연막이 공간형성용 물질층(31)으로 사용될 수 있다.
본 발명의 제 1 실시예에서는 공간형성용 물질층(31)을 덮는 매개층인 절연막(32)을 형성하고, 절연막(32) 상에 비정질 실리콘 박막(33)을 형성한 후에, 공간형성용 물질층(31)을 제거하는 공정순을 보여주었다. 그러나, 공간형성용 물질층(31)을 덮는 매개층인 절연막(32)을 형성한 후에 공간형성용 물질층(31)을 제거하여 매개층인 절연막(32) 내부에 공간부(34)를 형성한 다음, 절연막(32) 상에 비정질 실리콘 박막(33)을 형성하는 공정순으로 본 발명을 실시할 수 있다.
본 발명의 제 1 실시예에서는 레이저 에너지를 비정질 실리콘 박막을 조사하여 실리콘 결정화를 진행하였지만, 비정질 실리콘 박막을 결정화할 수 있는 있는 경우라면, 비정질 실리콘 박막에 공급하는 에너지의 종류는 제한을 받지 않는다.
도 5a부터 도 5d는 본 발명의 제 2 실시예에 따른 박막트랜지스터 제조방법을 설명하기 위한 도면이다.
도 5a를 참조하면, 본 발명의 제 1 실시예에 따라 결정화된 다결정 실리콘 박막을 사진식각하여 활성층(37)을 형성한다. 이 때, 실리콘 그레인이 수∼수백㎛ 이상, 예를 들어, 5㎛이상으로 성장된 획기적으로 큰 제 2 다결정 실리콘 박막이 활성층(37)의 채널영역으로 사용할 수 있도록 한다. 이 경우, 처음 제조공정에서 공간부(34)의 위치를 정하는 것이 중요한데, 박막트랜지스터의 활성영역인 채널영역이 될 위치에 공간부(34)을 형성한다.
도 5b를 참조하면, 활성층(37) 상부에 절연막과 도전층을 연속적으로 증착한 후, 도전층을 사진식각하여 게이트전극(39)을 형성하고, 절연막을 선택적으로 식각하여 게이트절연막(38)을 형성한다. 그 다음에 기판 전면에 도전성을 가지는 불순물을 도핑하여 활성층(37)에 소오스영역(37S)과 드레인영역(37D)을 형성한다.
도 5c를 참조하면, 기판 전면에 보호막(40)을 형성하고, 보호막(40)을 선택적으로 식각하여 소오스영역(37S)과 드레인영역(37D)의 일부를 노출시킨다. 이 후, 노출된 기판의 전면에 도전층을 증착한 다음, 도전층을 사진식각하여 소오스전극(41S)과 드레인전극(41D)을 형성한다.
도 6은 본 발명의 제 2 실시에에 따라 제조된 박막트랜지스터의 평면도를 개략적으로 나타낸 것이다.
공간부(34)를 활성층(37)의 채널영역 부근에 위치하도록 형성함으로써, 채널영역 부분의 실리콘 그레인을 획기적으로 크게 성장시킨다. 상온에서 혹은 400℃이하의 저온에서도 본 발명은 수∼수백㎛ 이상으로 실리콘 그레인을 성장시킬 수 있으므로, 공간부(34)를 10㎛이상의 너비로 형성할 수 있다. 통상적인 박막트랜지스터의 채널영역 길이가 10㎛정도인 것을 고려한다면, 본 발명은 실리콘 그레인 바운더리의 수를 획기적으로 줄임으로써 소자 신뢰성이 향상된 박막트랜지스터를 제조할 수 있다.
본 발명의 제 2 실시예에서는 공간부(34)를 활성층의 채널영역 부근에만 위치하도록 형성하였지만, 레이저 에너지 크기, 실리콘 박막의 두께 및 체임버의 공정온도 등에 의하여 실리콘 그레인의 크기를 수∼수백㎛ 이상으로 조절하는 것이 가능하므로, 활성층(37)의 대부분에 중첩될 수 있도록 공간부(34)의 너비를 확장시키는 것도 가능하다.
본 발명은 획기적으로 큰 실리콘 그레인으로 구성된 다결정 실리콘 박막을 형성할 수 있다. 또한, 이러한 다결정 실리콘 박막으로 활성층의 채널영역을 형성함으로써 박막트랜지스터의 소자 신뢰성을 향상시킬 수 있다. 본 발명은 제시된 실시예 뿐만이 아니라, 첨부된 특허청구범위 및 언급한 상술부분을 통하여 다양한 실시예로 구현될 수 있으며, 동업자에 의하여 다양한 방식으로 적용될 수 있다.

Claims (21)

  1. 내부에 공간이 있는 매개층 상에 비정질 실리콘 박막이 형성되어 있는 기판을 마련하는 공정과,
    상기 비정질 실리콘 박막에 상기 비정질 실리콘 박막을 결정화하는데 필요한 에너지를 공급하는 공정을 포함하는 비정질 실리콘 박막을 결정화하는 방법.
  2. 청구항 1에 있어서, 상기 기판을 마련하는 공정은,
    절연기판 상에 상기 공간을 형성하기 위한 물질층을 형성하는 공정과,
    상기 물질층을 덮도록 상기 매개층을 형성하는 공정과,
    상기 매개층 상에 비정질 실리콘 박막을 형성하는 공정과,
    상기 비정질 실리콘 박막과 매개층을 선택적으로 제거하여 상기 공간형성용 물질층의 일부를 노출시키는 공정과,
    상기 공간형성용 물질층을 제거하는 공정을 포함하는 실리콘 박막을 결정화하는 방법.
  3. 청구항 1에 있어서, 상기 기판을 마련하는 공정은,
    절연기판 상에 상기 공간을 형성하기 위한 물질층을 형성하는 공정과,
    상기 물질층을 덮도록 상기 매개층을 형성하는 공정과,
    상기 매개층을 선택적으로 제거하여 상기 물질층의 일부를 노출시키는 공정과,
    상기 물질층을 제거하는 공정과,
    상기 매개층 상에 상기 비정질 실리콘 박막을 형성하는 공정을 포함하는 실리콘 박막을 결정화하는 방법.
  4. 청구항 2 또는, 청구항 3에 있어서,
    상기 물질층은 상기 매개층과 비동일물질로 형성되는 비정질 실리콘 박막을 결정화하는 방법.
  5. 청구항 4에 있어서,
    상기 물질층은 통상의 금속물질로 형성되는 비정질 실리콘 박막을 결정화하는 방법.
  6. 청구항 2 또는, 청구항 3에 있어서,
    상기 물질층을 선택적으로 식각하는 에천트를 사용하여 상기 공간형성용 물질층을 제거하는 비정질 실리콘 박막을 결정화하는 방법.
  7. 청구항 1 또는 청구항 3에 있어서,
    상기 매개층은 절연막인 비정질 실리콘 박막을 결정화하는 방법.
  8. 청구항 1 내지 청구항 3에 있어서,
    상기 에너지는 레이저 에너지인 비정질 실리콘 박막을 결정화하는 방법.
  9. 청구항 1 내지 청구항 3에 있어서,
    상기 에너지는 상기 비정질 실리콘 박막을 전부 용융시킬 수 있는 정도인 비정질 실리콘 박막을 결정화하는 방법.
  10. 소정의 위치에 내부에 공간이 있는 매개층 상에 비정질 실리콘 박막이 형성되어 있는 기판을 마련하는 공정과,
    상기 비정질 실리콘 박막에 레이저 에너지를 공급하는 공정을 통하여 상기 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성하는 공정과,
    상기 다결정 실리콘 박막을 사진식각하여 활성층을 형성하는 공정과,
    상기 활성층 상에 게이트절연막 및 게이트전극을 형성하는 공정과,
    상기 게이트전극을 포함하는 기판의 노출된 전면을 덮는 보호막을 형성하는 공정과,
    상기 보호막을 사진식각하여 상기 활성층의 일부를 노출시키는 공정과,
    상기 노출된 활성층에 연결되는 소오스전극과 드레인전극을 각각 형성하는 공정을 포함하는 박막트랜지스터 제조방법.
  11. 청구항 10에 있어서, 상기 기판을 마련하는 공정은,
    절연기판 상에 상기 공간을 형성하기 위한 물질층을 형성하는 공정과,
    상기 물질층을 덮도록 상기 매개층을 형성하는 공정과,
    상기 매개층 상에 비정질 실리콘 박막을 형성하는 공정과,
    상기 비정질 실리콘 박막과 매개층을 선택적으로 제거하여 상기 공간형성용 물질층의 일부를 노출시키는 공정과,
    상기 공간형성용 물질층을 제거하는 공정을 포함하는 박막트랜지스터 제조방법.
  12. 청구항 10에 있어서, 상기 기판을 마련하는 공정은,
    절연기판 상에 상기 공간을 형성하기 위한 물질층을 형성하는 공정과,
    상기 물질층을 덮도록 상기 매개층을 형성하는 공정과,
    상기 매개층을 선택적으로 제거하여 상기 물질층의 일부를 노출시키는 공정과,
    상기 물질층을 제거하는 공정과,
    상기 절연막 상에 상기 비정질 실리콘 박막을 형성하는 공정을 포함하는 박막트랜지스터 제조방법.
  13. 청구항 10에 있어서,
    상기 활성층에 불순물을 선택적으로 도핑하여 소오스영역과 드레인영역을 형성하고, 상기 소오스영역과 드레인영역이 노출되도록 상기 보호막을 사진식각하고, 상기 소오스영역과 상기 드레인영역에 각각 연결되도록 상기 소오스전극과 드레인전극을 형성하는 박막트랜지스터 제조방법.
  14. 청구항 10에 있어서,
    상기 매개층 내부에 위치하는 공간의 상부에 상기 활성층이 위치하는 박막트랜지스터 제조방법.
  15. 청구항 10 내지 청구항 12에 있어서,
    상기 매개층은 절연막인 박막트랜지스터 제조방법.
  16. 청구항 11 또는 청구항 12에 있어서,
    상기 물질층은 상기 매개층과 비동일물질로 형성되는 박막트랜지스터 제조방법.
  17. 청구항 10 내지 청구항 12에 있어서,
    상기 에너지는 레이저 에너지인 박막트랜지스터 제조방법.
  18. 청구항 10 내지 청구항 12에 있어서,
    상기 에너지는 상기 비정질 실리콘 박막을 전부 용융시킬 수 있는 정도인 박막트랜지스터 제조방법.
  19. 절연기판과,
    상기 절연기판 상에 형성되되, 소정의 위치에 내부에 공간이 있는 매개층과,
    상기 공간 상부의 상기 매개층 상에 형성된 활성층과,
    상기 활성층 상에 형성된 게이트절연막 및 게이트전극과,
    상기 활성층에 연결된 소오스전극과 드레인전극을 포함하는 박막트랜지스터.
  20. 청구항 19에 있어서,
    상기 활성층에 형성되어 상기 소오스전극에 연결되는 소오스영역과.
    상기 활성층에 형성되어 상기 드레인전극에 연결되는 드레인영역을 더 포함하는 박막트랜지스터.
  21. 청구항 19에 있어서,
    상기 매개층은 절연막인 박막트랜지스터.
KR1019980040213A 1998-09-28 1998-09-28 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법 KR100271813B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980040213A KR100271813B1 (ko) 1998-09-28 1998-09-28 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
US09/401,924 US6558989B1 (en) 1998-09-28 1999-09-23 Method for crystallizing silicon film and thin film transistor and fabricating method using the same
US10/059,304 US6664152B2 (en) 1998-09-28 2002-01-31 Method for crystallizing silicon film and thin film transistor and fabricating method using the same
US10/059,305 US6710411B2 (en) 1998-09-28 2002-01-31 Method for crystallizing silicon film and thin film transistor and fabricating method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980040213A KR100271813B1 (ko) 1998-09-28 1998-09-28 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000021215A KR20000021215A (ko) 2000-04-25
KR100271813B1 true KR100271813B1 (ko) 2000-11-15

Family

ID=19552129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040213A KR100271813B1 (ko) 1998-09-28 1998-09-28 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법

Country Status (2)

Country Link
US (3) US6558989B1 (ko)
KR (1) KR100271813B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057382A (ko) * 2001-01-04 2002-07-11 주승기 반도체 소자 제조 방법 및 장치
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
US7235466B2 (en) * 2002-10-31 2007-06-26 Au Optronics Corporation Method of fabricating a polysilicon layer
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
AU2007360838A1 (en) * 2007-10-31 2009-05-07 Jinsik Lee Acidic antibiotic composition containing peracid and acetyl salicylic acid
US8471255B2 (en) * 2009-08-27 2013-06-25 Sharp Kabushiki Kaisha Bottom-gate thin-film transistor having a multilayered channel and method for manufacturing same
CN102944959B (zh) 2012-11-20 2014-12-24 京东方科技集团股份有限公司 阵列基板、其制作方法、其测试方法及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319954A (en) * 1981-02-27 1982-03-16 Rca Corporation Method of forming polycrystalline silicon lines and vias on a silicon substrate
US5105246A (en) * 1990-08-10 1992-04-14 Xerox Corporation Leaky low voltage thin film transistor
US5471330A (en) * 1993-07-29 1995-11-28 Honeywell Inc. Polysilicon pixel electrode
US5864160A (en) * 1996-05-24 1999-01-26 Advanced Micro Devices, Inc. Transistor device with reduced hot carrier injection effects
JPH1050607A (ja) * 1996-07-31 1998-02-20 Sony Corp 半導体装置の製造方法
JPH1079510A (ja) * 1996-09-02 1998-03-24 Sharp Corp 半導体装置およびその製造方法
US6218318B1 (en) * 1997-02-05 2001-04-17 Fujitsu Limited Semiconductor device having a porous insulation film
KR100333180B1 (ko) * 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
US6127251A (en) * 1998-09-08 2000-10-03 Advanced Micro Devices, Inc. Semiconductor device with a reduced width gate dielectric and method of making same
US6071762A (en) * 1998-11-16 2000-06-06 Industrial Technology Research Institute Process to manufacture LDD TFT

Also Published As

Publication number Publication date
US6710411B2 (en) 2004-03-23
US6558989B1 (en) 2003-05-06
US20020115246A1 (en) 2002-08-22
US20020090766A1 (en) 2002-07-11
KR20000021215A (ko) 2000-04-25
US6664152B2 (en) 2003-12-16

Similar Documents

Publication Publication Date Title
US5683935A (en) Method of growing semiconductor crystal
KR100296109B1 (ko) 박막트랜지스터제조방법
KR100271813B1 (ko) 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
JP2769661B2 (ja) 半導体装置およびその製造方法
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
US5510642A (en) Semiconductor device
EP0646950B1 (en) Method for processing a thin film
US6387779B1 (en) Method of crystallizing a silicon film and thin film transistor and fabricating method thereof using the same
JP4203141B2 (ja) 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法
JPS62132311A (ja) 導電体膜の再結晶化方法
US5431126A (en) Method of forming semiconductor crystal and semiconductor device
US4678538A (en) Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JPH0445975B2 (ko)
KR100333269B1 (ko) 박막 트랜지스터와 액정 표시장치 및 그 제조방법
JP2699325B2 (ja) 半導体装置の製造方法
JPS58184720A (ja) 半導体膜の製造方法
KR100264886B1 (ko) 액정표시장치 제조방법
JPH0736442B2 (ja) 薄膜半導体装置の製造法
JPS62219510A (ja) 単結晶島状領域の形成方法
JPS6074507A (ja) 半導体装置の製造方法
JPH01307271A (ja) 半導体装置とその製造方法
JPS58162031A (ja) 多結晶膜の熱処理方法
JPS6255917A (ja) 半導体層の再結晶化方法
JPH0775223B2 (ja) 半導体単結晶層の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 18

EXPY Expiration of term