JPS58162031A - 多結晶膜の熱処理方法 - Google Patents

多結晶膜の熱処理方法

Info

Publication number
JPS58162031A
JPS58162031A JP57044999A JP4499982A JPS58162031A JP S58162031 A JPS58162031 A JP S58162031A JP 57044999 A JP57044999 A JP 57044999A JP 4499982 A JP4499982 A JP 4499982A JP S58162031 A JPS58162031 A JP S58162031A
Authority
JP
Japan
Prior art keywords
film
single crystal
polycrystalline silicon
polycrystalline
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57044999A
Other languages
English (en)
Inventor
Hideki Yakida
八木田　秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57044999A priority Critical patent/JPS58162031A/ja
Publication of JPS58162031A publication Critical patent/JPS58162031A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、多結晶膜の熱処理方法に関するものであり、
特に基板上でレーザ光による熱処理によりグレンサイズ
の犬なる膜または単結晶膜を形成する多結晶膜の熱処理
方法に関するものである。
従来より８１単結晶基板を用いた半導体装置の開発は、
Ｓｉ単結晶基板表面に数多くのトランジスターを集積す
る、いわゆるプレナー型の開発によって飛躍的に進めら
れ、今や士数万個の素子の集積度を有するものへと進ん
でいる。しかしながら、Ｓｉ単結晶の表面における十数
ミクロンの層のみを利用した単一の平面へ素子を集積化
することは、チップサイズに関連した歩留り、微細化技
術の限界などの点から、Ｓｔ単結晶表面のみを利用する
方法では限界にきているとも考えられている。
このため、素子形成を単一面に限らず、多層的に積み上
げようとする、いわゆる「三次元ＩＣＪと呼ばれる構造
の半導体素子が考慮されている。この様な中で、多層の
素子面を積み上げる技術としてレーザーアニール（レー
ザ光による熱処理）は、温度上昇領域が表面のみに限ら
れること、非結晶基板上に単結晶、もしくはグレンサイ
ズの大きな多結晶シリコン層が形成できる可能性がある
ことなどから、三次元ＩＣ実現のだめの基本技術として
注目されている。
レーザーアニールにおける単結晶化のメカニズムは、基
本的にエピタキシャル成長であると言われているが、非
結晶Ｓ　ｉＯ２膜上の多結晶シリコンの単結晶化も可能
であり、この様な場合の多結晶の面方位は、界面によっ
て決定される。しかしながら、非結晶Ｓ　ｉ　０２膜上
での多結晶シリコンのグレンサイズは、比較的小さく、
１０〜１６μ程度である。これらの微小単結晶領域は、
５ｉ０２と熱膨張によるストレス、あるいは、それぞれ
の微小単結晶領域の界面における面方位のズレによって
決定され、比較的小さいグレンサイズのものしか得られ
ない。
これに比して非結晶膜に開口部を設けることなどして、
多結晶シリコンの一部を、単結晶領域に直接接すること
によって、単結晶領域を中心にエピタキシャル成長が起
きるため、より大きなグレンサイズのものが得られ、１
覇程度のグレンサイズのものも得られている。このよう
な従来の方法を第１図（ａ）、　（ｂ）に示す。第１図
（、）はＳｔ　基板上１に、Ｓｉｏ２の埋込み層２を形
成した後、多結晶Ｓｔ３を被着したもので、この様な基
板を用いたことによって、１ＷＭ程度のグレンサイズの
多結晶Ｓｔが得られている。しかし埋込み層２は高温の
熱酸化による以外は、工程が非常に複雑となるが、高温
の熱酸化は、すでにのべた様に三次元ＩＣのプロセスに
適さない。
第１図（ｂ）は、他の従来における方法を示すもので８
１基板１上に開口部を有する５１０２２を形成し、その
上に多結晶Ｓｉ　３を被着したもので、この場合では低
温においてＳｉＯ２の形成が可能であるが、表面の凹凸
を有するだめに、多層に積層する場合には適さない。
本発明は上記従来の欠点を除去するもので、以下本発明
の実施例における多結晶膜の熱処理方法を第２図（ａ）
〜（ｄ）により説明する。第２図（、）は、第１図（ｂ
）と同じ１１はＳｉ基板、１２は開升部を有する５１０
２．１３は多結晶Ｓｔ　でるが、これをレーザーアニー
ルすると、第２図（ｂ）となる。同図１３は、被着直後
の多結晶シリコンの形状を示し、１３′はレーザーアニ
ール後の多結晶シリコン、あるいは単結晶シリコンの形
状を示している。レーザーアニールによって、多結晶シ
リコンは一時的に溶融し、より低い領域に流れこみ、１
３′に示す様に基板表面の凹凸は小さくなる。しかしな
がら、一度のレーザーアニール処理で一様な平面とはな
らない。これはレーザービームによって表面の多結晶シ
リコンが溶融している時間は極短時間であるため、十分
に平坦な面を形成する前に固化してしまうためである。
次に第２図（Ｃ）に示す様に、再び多結晶シリコン１４
を被着する。その後同様にレーザーアニールを行うこと
によって、多結晶シリコンの形状１４は１４′に示す様
に、さらに表面の凹凸は小さくなっていく。こ１の工程
を必要な回数くり返すことにより、表面の凹凸をほとん
ど問題のない程度にまで平坦化することができる。
上記実施例のように、第２図（ｃ）に示される様な、第
１層目のレーザーアニール処理を施された膜１３′上に
、第２層目の多結晶シリコンを再度被着せしめるという
多結晶膜の熱処理方法は、次の点で有利である。レーザ
ーアニールによる単結晶化は、はとんど瞬時の現象であ
り、一度レーザーアニールを施された膜を再度レーザー
アニールすることによる単結晶化領域の拡大はほとんど
見られない。
また多結晶シリコンのレーザーアニールによる単結晶化
は基板の結晶性に大きく影響を受けるだめ、上記実施例
に示される様に、多層に積層することによって、第１回
のレーザーアニールによる第１層目の単結晶領域上に被
着された第２層目のレーザーアニールによって形成され
る単結晶領域は、第１層目の単結晶領域より太きく形成
される。しだがって、この実施例のような方法では単結
晶領域を拡大せしめることが可能となる。
さらに、各層の多結晶シリコンにレーザーアニールをす
る工程をくり返すことにより表面の凹凸を小さくでき、
素子を多層化して設けることが容易となる。
以上、説明したように本発明の多結晶膜の熱処理方法は
、基板上に凹凸の少ないグレインサイズの大なる膜また
は単結晶膜が得られるもので、素子の多層化に有利であ
る。
【図面の簡単な説明】
第１図（→、（ｂ）はそれぞれ従来の多結晶膜の熱処理
方法を示す図、第２図（−）〜（ｄ）は本発明の実施例
による多結晶膜の熱処理方法を説明するだめの各工程の
断面図である。 １１・・・・・・シリコン基板、１２・・・・・・Ｓ　
１０２膜、１３・・・・・・被着直後の多結晶シリコン
、１３′・・・・・・レーザーアニールされた多結晶シ
リコン、１４・・・・・・レーザーアニールされた多結
晶シリコン層上に被着された直後の多結晶シリコン、１
４′・・・・・・レーザーアニールされた多結晶シリコ
ン。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims (1)

    【特許請求の範囲】
  1. 光で熱処理する工程と、前記熱処理する工程に続いて第
    ２の多結晶膜を被着し同第２の多結晶膜をレーザ光で熱
    処理する工程を有することを特徴とする多結晶膜の熱処
    理方法。
JP57044999A 1982-03-19 1982-03-19 多結晶膜の熱処理方法 Pending JPS58162031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57044999A JPS58162031A (ja) 1982-03-19 1982-03-19 多結晶膜の熱処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57044999A JPS58162031A (ja) 1982-03-19 1982-03-19 多結晶膜の熱処理方法

Publications (1)

Publication Number Publication Date
JPS58162031A true JPS58162031A (ja) 1983-09-26

Family

ID=12707115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57044999A Pending JPS58162031A (ja) 1982-03-19 1982-03-19 多結晶膜の熱処理方法

Country Status (1)

Country Link
JP (1) JPS58162031A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342493C (zh) * 2003-06-26 2007-10-10 铼宝科技股份有限公司 薄膜晶体管的多晶硅制造方法
CN105742370A (zh) * 2016-04-13 2016-07-06 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4999267A (ja) * 1972-12-29 1974-09-19
JPS575327A (en) * 1980-06-13 1982-01-12 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4999267A (ja) * 1972-12-29 1974-09-19
JPS575327A (en) * 1980-06-13 1982-01-12 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342493C (zh) * 2003-06-26 2007-10-10 铼宝科技股份有限公司 薄膜晶体管的多晶硅制造方法
CN105742370A (zh) * 2016-04-13 2016-07-06 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法

Similar Documents

Publication Publication Date Title
JPS58176929A (ja) 半導体装置の製造方法
JPH01184927A (ja) 大面積半導体基板の製造方法
JPS58162031A (ja) 多結晶膜の熱処理方法
JPS60143624A (ja) 半導体装置の製造方法
JPS6119116A (ja) 半導体装置の製造方法
JP2699325B2 (ja) 半導体装置の製造方法
JPS5893345A (ja) 半導体装置の製造方法
JPH0355829A (ja) 半導体装置の製造方法
JPS60249312A (ja) 半導体装置の製造方法
JPH0354819A (ja) Ｓｏｉ基板の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPS6151820A (ja) 半導体装置の製造方法
JPS6091622A (ja) 半導体基板の製造方法
JPH0396225A (ja) 半導体基板の製造方法
JPH0472715A (ja) 半導体装置の製造方法
JPH04119648A (ja) 半導体装置の製造方法
JPS6055614A (ja) 半導体単結晶膜の製造方法
JPS6151821A (ja) 半導体装置の製造方法
JPS62130510A (ja) 半導体基体の製造方法
JPS63108A (ja) 半導体素子の製造方法
JPH01253228A (ja) 半導体装置の製造方法
JPS6079711A (ja) 半導体装置の製造方法
JPS60210833A (ja) 半導体装置の製造方法
JPS6174364A (ja) 半導体装置およびその製造方法
JPS6319808A (ja) 半導体単結晶層の製造方法