JPH0396225A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH0396225A
JPH0396225A JP1234141A JP23414189A JPH0396225A JP H0396225 A JPH0396225 A JP H0396225A JP 1234141 A JP1234141 A JP 1234141A JP 23414189 A JP23414189 A JP 23414189A JP H0396225 A JPH0396225 A JP H0396225A
Authority
JP
Japan
Prior art keywords
silicon layer
crystal silicon
single crystal
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1234141A
Other languages
English (en)
Inventor
Mitsuhiro Kikuta
光洋 菊田
Yoshitaka Yamamoto
良高 山元
Hideyuki Tsuji
辻 秀行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1234141A priority Critical patent/JPH0396225A/ja
Publication of JPH0396225A publication Critical patent/JPH0396225A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体基板の製造方法に関し、特に、良質で膜
厚の厚い単結晶シリコン層を絶縁層上に形或でき、かつ
、表面を平坦化できる半導体基板の製造方法に関する。
(従来の技術) Sol (s11 icon−on−insulato
r)構造の半導体基板(sor基板)上に形成されたデ
バイスは、バルク半導体基板上に形成されたデバイスに
比べ、接合容量の減少、素子間分離耐圧の向上、ラフチ
アップの防止、ソブトエラー耐性等の点で優れた特性を
有し、高速、高集積のデバイスを実現できるものとして
活発に研究開発が進められている。
Sol基板を形成する方法として、単結晶シリコン基板
上に、開口部を有する絶縁層を形戊した後、CVD法等
によって該絶縁層上に非単結晶シリコン層を堆積し、該
非単結晶シリコン層ヘレーザビーム又は電子ビームを照
射する溶融再結晶化法が提案されている。第2図(a)
〜(C)は、この従来の方法を示す断面図である。まず
、第2図<a>に示すように、単結晶シリコン基板l上
に、開口部4を有する絶縁層2を形成し、この絶縁層2
上に単結晶化すべき非品質シリコン層又は多結晶シリコ
ン層等の非単結晶シリコン層5aをCVD法によって堆
積する。次に、第2図(b)に示すように、レーザビー
ムの走査を、絶縁層2に設けられた開口部4を起点とし
て矢印方向に開始スル。こうして、レーザビームによっ
て溶融された非単結晶シリコン層5aは、再結晶化時に
開口部4を介して接触する単結晶シリコン基板lを種(
seed)として単結晶化し、単結晶シリコン層5Cと
なる。従って、単結晶シリコン層5Cの結晶方位はいず
れも単結晶シリコン基板lの結晶方位に一致する。単結
晶シリコン層5C上に所定の平面形状を有するレジスト
パターン6を形成した後、レジストパターン6に覆われ
ていない領域の単結晶シリコン層5Cをエッチングする
ことによって、単結晶シリコン層5Cをパターニングす
る(第2図(C))。この後、レジスト/f夕一ン6を
除去すれば、Sol基板が得られる。
(発明が解決しようとする課題) しかしながら、上述した方法では、単結晶化すべき非単
結晶シリコン層の膜厚を厚く(例えば、2.  0μ1
程度以上)すると、溶融再結晶化に際して、著しく大き
な熱応力が発生するため、再結晶化した単結晶シリコン
層5Cにクラックやスリップ等の結晶欠陥が発生すると
いう問題がある。このクラックやスリップ等の結晶欠陥
は、再結晶化した単結晶シリコン層5Cにデバイスを形
成した場合にリーク電流等の原因となり、デバイスの性
能を著しく劣化させるという欠点を有している。
このため、従来の方法では、良質な膜質の厚膜単結晶シ
リコン層を有するSol基板を形成することができない
本発明は上記の課題を解決するものであり、その目的と
するところは、絶縁層上に膜厚の厚い単結晶シリコン層
をクラブクやスリップ等の結晶欠陥のない良質な状態で
形成できる半導体基板の製造方法を提供するものである
<vsmを解決するための手段) 本発明の半導体基板の製造方法は、単結晶シリ?ン基板
上の開口部を有する絶縁層上に単結晶シリコン層を溶融
再結晶化法により形或する半導体基板の製造方法におい
て、該絶縁層上に溶融再結晶化により第1の単結晶シリ
コン層を形成する工程と、該第1の単結晶シリコン層を
エッチングによ・リパターニングする工程と、該第1の
単結晶シリコン層上に第2の単結晶シリコン層をエピタ
キシャル成長させると同時に、該第1の単結晶シリコン
層が形成されていない領域の該絶縁層上■に、非晶質シ
リコン層を成長させる工程と、を包含しており、そのこ
とにより上記目的が達成される。
(作用) 開口部を有する絶縁層上に形成された非単結晶シリコン
層は、その開口部において単結晶シリコン基板と接触し
ている。この非単結晶シリコン層を該開口部から溶融再
結晶化させることにより、溶融した非単結晶シリコンの
原子配列は再結晶化時に、該開口部において接触する単
結晶シリコン基板の原子配列に整合する。このようにし
て第1の単結晶シリコン層の結晶方位は単結晶シリコン
基板のものと一致する。
第1の単結晶シリコン層の所定領域を該絶縁層の表面が
露出するまでエッチングすることにより、第1の単結晶
シリコン層をパターニングした後、パターニングされた
第1の単結晶シリコン層上にのみ、その表面の単結晶シ
リコンを種としてシリコンをエピタキシャル成長させ、
第2の単結晶シリコン層を形成する。また、このとき、
第1の単結晶シリコン層がエッチングにより除去された
領域の絶縁層上に、シリコンを非品質シリコン層として
堆積する。上記シリコン層の成長温度は、シリコン層を
溶融するときに必要な温度よりも低く、溶融再結晶化に
伴うような大きな熱応力が発生しない。このため、単結
晶シリコン層にクラ・ノクやスリップ等の結晶欠陥が発
生しない 第2の単結晶シリコン層及び非品質シリコン層の厚さは
、第1の単結晶シリコン層の厚さに依存せず、エピタキ
シャル成長条件を適宜に還択することによって自由に設
定することができる。それ故、第1の単結晶シリコン層
の膜厚はクラックやスリップ等の結晶欠陥が発生しない
程度の薄さとすることができる。
このように、本発明によれば、クラックやスリップ等の
結晶欠陥を発生させることなく、所望の厚さの単結晶シ
リコン層を得ることができる。また、第1の単結晶シリ
コン層がエッチングにより除去された領域では、絶縁層
上に非晶質シリコン層が形戊される。こうして、結晶方
位が単結晶シリコン基板のものと一致し、所望のパター
ン及び所望の膜厚を有する単結晶シリコン層及び非晶質
シリコン層を絶縁膜上に同時に形成することができ、こ
れによって、基板表面の平坦性を向上させることができ
る。
(実施例) 以下に、本発明を実施例について第1図(a)〜(f)
を参照しながら説明する。
まず、面方位が(100)でオリエンテーションフラッ
トが(toe)の単結晶シリコン基板l上に絶縁層2と
して膜厚1.0μ重の8102層を形戊したく第l図(
a))。この絶縁層2上に通常の方法により形成したレ
ジストパターン3をマスクとして、レジストパターン3
に覆われていない絶縁層2の所定領域を単結晶シリコン
基板1に達するまで工・ノチングすることによって、開
口部4を形威し、単結晶シリコン基板1の表面の一部を
露出させた(第1図(b))。
レジストパターン3の除去後、第1図(C)に示すよう
に、絶縁層2上に溶融再結晶化すべき非単結晶シリコン
層5日をCVD法等の方法により形成した。溶融再結晶
化法としては、レーザビーム等のエネルギービーム照射
、または、ヒータもしくはランプによる加熱を開口部4
の領域から行うことができる。本実施例では、レーザビ
ームの照射を該開口部から矢印の方向に走査し、第1の
単結晶シリコン層5bを形成することができた(第1図
(d))。レーザビームが照射された領域の非単結晶シ
リコン層5 a,の最高温度は1420℃程度であった
。溶触再結晶化に際して、単結晶シリコン基板lの表面
が再結晶化の種となるために、第1の単結晶シリコン層
5bの結晶方位は単結晶シリコン基板1の結晶方位に一
致した。非単結晶シリコン層5aを膜厚が0.8μ請程
度の薄膜とすることによって、溶融再結晶化の際に大き
な熱応力が発生するのを防ぎ、クラックやスリップ等の
結晶欠陥のない良質の単結晶層を得ることができた。
次に、所望の領域の第1の単結晶シリコン層5bだけを
基板上に残し、他の領域の第1の単結晶シリコン層5b
を除去するために、まず、第1の単結晶シリコン層5b
上に所望のパターンを有するレジストパターン6をフォ
トリソグラフィー技術によって形成した。続いて、レジ
ストパターン6に覆われていない領域の第1の単結晶シ
リコン層5bをドライエッチングによって除去したく第
1図〈e))。
レジストパターン6を除去した後、cvD法等の方法を
用いて、パターニングされた第lの単結晶シリコン層5
b上に第2の単結晶シリコン層7aをエピタキシャル成
長させた。第2の単結晶シリコン層7日の結晶方位は下
地の第1の単結晶シリコン層5bの結晶方位と等しくな
った。また、このとき同時に、第1の単結晶シリコン層
5bが除去された領域の絶縁層2上に非品質シリコン層
7bが形成された。CVD法によって上記シリコン層を
戊長させたときの温度は900℃程度であり、シリコン
の溶融再結晶化時の最高温度に比較して十分低く、大き
な熱応力は発生しなかった。
なお、CVD法等による第2の単結晶シリコン層7a及
び非品質シリコン層7bの成長時間を調整することによ
り、第2の単結晶シリコンM7a及び非晶質シリコン層
7bの厚さを任意に設計することが可能であり、単結晶
シリコン層の厚膜化を容易に行うことができる。本実施
例では、膜厚5〜50μ一の厚膜単結晶シリコン層をク
ラック及びスリップ等のない良質な結晶状態で形戊した
(第1図(f))。また、厚膜化を行う前に、膜厚の薄
い第1の単結晶シリコン層5bのバターニングを行なっ
たため、厚膜の単結晶シリコン層をパターニングすると
きに起こりやすい寸法シフトやエッチングの形状異常が
発生しなかった。
このように、本実施例では、パターニングした単結晶シ
リコン層5a上と、パターニングによって単結晶シリコ
ン層5aが除去された領域の絶縁層2上とに、同時にシ
リコンを成長させることによって、下地の結晶性に応じ
た結晶性を有し、かつ、表面の平坦なシリコン層を形成
することができた。このようにして形成された表面の平
坦な厚膜So1基板上には、各種のデバイス及び配線が
信頼性良く形成できた。特に、本実施例の厚膜SO■基
板にフォトダイオード等の光デバイスを形成した場合、
受光部の結晶性が良質で、しかも、その膜厚が厚いため
、光感度等の特性が著しく向上した。なお、このSO1
基板上の非品質シリコン層は、単結晶シリコン層に形成
された各種デバイスの素子分Mw4域として利用できる
(発明の効果) このように、本発明によれば、溶融再結晶化法によって
得た薄くて良質の第1の単結晶シリコン層をパター;ン
グした後、パター二冫グされた第1の単結晶シリコン層
上では単結晶シリコン層のエピタキシャル成長を、また
、同時に、第1の単結晶シリコン層が形威されていない
領域の絶縁層上では非晶質シリコン層の成長を行うので
、次のような効果を得ることができる。
■単結晶シリコン基板の結晶方位に一致した結晶方位を
有する厚膜の単結晶シリコン層が得られる。
■溶融再結晶化法の温度よりも低い温度で行うエピタキ
シャル成長によって単結晶シリコン層の厚膜化を行うの
で、クラックやスリップ等の結晶欠陥が少ない良質の厚
膜単結晶シリコン層が得られる。
■厚膜化前の単結晶シリコン層をパターニングした後、
厚膜化を行うので、厚膜シリコン層のパターニングに伴
う寸法シフトや異常形状の発生がない。
■厚膜化のためのエビタ牛シャル成長の際、同時に絶縁
層上に形成する非品質シリコン層によって、基板表面が
平坦化され、基板上にデバイスや配線を形成しやすくな
る。また、非品質シリコン層は、単結晶シリコン層に形
成された各種デバイスの素子分離領域として利用できる
このようにして形成された厚膜Sol基板を用いれば、
特に、フォトダイオード等の光デバイスを高感度化する
ことができる。
4     の   なり 第1図(a)〜(f)は本発明の実施例を説明するため
の断面図、第2図(a)−(C)は従来例を説明するた
めの断面図である。
l・・・単結晶シリコン基板、2・・・絶縁層、3、6
・・・レジストパターン、4・・・開口部、5a・・・
非単結晶シリコン層、5b・・・第1の単結晶シリコン
層、5c・・・単結晶シリコン層、7a・・・第2の単
結晶シリコン層、7b・・・非晶質シリコン層。
以上

Claims (1)

  1. 【特許請求の範囲】 1、単結晶シリコン基板上の開口部を有する絶縁層上に
    単結晶シリコン層を溶融再結晶化法により形成する半導
    体基板の製造方法において、該絶縁層上に溶融再結晶化
    により第1の単結晶シリコン層を形成する工程と、 該第1の単結晶シリコン層をエッチングによりパターニ
    ングする工程と、 該第1の単結晶シリコン層上に第2の単結晶シリコン層
    をエピタキシャル成長させると同時に、該第1の単結晶
    シリコン層が形成されていない領域の該絶縁層上に非晶
    質シリコン層を成長させる工程と、 を包含する半導体基板の製造方法。
JP1234141A 1989-09-08 1989-09-08 半導体基板の製造方法 Pending JPH0396225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1234141A JPH0396225A (ja) 1989-09-08 1989-09-08 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1234141A JPH0396225A (ja) 1989-09-08 1989-09-08 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0396225A true JPH0396225A (ja) 1991-04-22

Family

ID=16966287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1234141A Pending JPH0396225A (ja) 1989-09-08 1989-09-08 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0396225A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495823A (en) * 1992-03-23 1996-03-05 Mitsubishi Denki Kabushiki Kaisha Thin film manufacturing method
JP2005268441A (ja) * 2004-03-17 2005-09-29 Seiko Epson Corp 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495823A (en) * 1992-03-23 1996-03-05 Mitsubishi Denki Kabushiki Kaisha Thin film manufacturing method
JP2005268441A (ja) * 2004-03-17 2005-09-29 Seiko Epson Corp 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器
JP4711042B2 (ja) * 2004-03-17 2011-06-29 セイコーエプソン株式会社 半導体膜の製造方法、および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
USRE33096E (en) Semiconductor substrate
JPH0396225A (ja) 半導体基板の製造方法
JPS60143624A (ja) 半導体装置の製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JPS63503345A (ja) Spe種およびレ−ザ結晶化を用いて単結晶シリコンを形成する方法
JPH039514A (ja) 半導体基板の製造方法
JPS58132919A (ja) 半導体装置の製造方法
JPS61251115A (ja) 絶縁膜上の半導体単結晶成長方法
JPS59184517A (ja) 積層型半導体装置の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPH03198322A (ja) 半導体基板の形成方法
JPS59128292A (ja) 薄膜の結晶化方法
JPH0354819A (ja) Soi基板の製造方法
JP2532252B2 (ja) Soi基板の製造方法
JPH01123410A (ja) 化合物半導体基板及びその製造方法
JPS6219046B2 (ja)
JPS604208A (ja) 半導体装置の製造方法
JPS63260014A (ja) 炭化珪素単結晶薄膜の形成方法
JPH08222625A (ja) 誘電体分離基板の製造方法
JPS6079711A (ja) 半導体装置の製造方法
JPH0797555B2 (ja) Soi基板の製造方法
JPH0523492B2 (ja)
JPH02154416A (ja) 半導体単結晶膜の製造方法
JPS62124753A (ja) 絶縁層分離基板の製法
JPH0746683B2 (ja) 半導体装置の製造方法