JPH039514A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH039514A
JPH039514A JP14562189A JP14562189A JPH039514A JP H039514 A JPH039514 A JP H039514A JP 14562189 A JP14562189 A JP 14562189A JP 14562189 A JP14562189 A JP 14562189A JP H039514 A JPH039514 A JP H039514A
Authority
JP
Japan
Prior art keywords
single crystal
crystal silicon
silicon layer
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14562189A
Other languages
English (en)
Inventor
Hideyuki Tsuji
辻 秀行
Yoshitaka Yamamoto
良高 山元
Mitsuhiro Kikuta
光洋 菊田
Masayoshi Koba
木場 正義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14562189A priority Critical patent/JPH039514A/ja
Publication of JPH039514A publication Critical patent/JPH039514A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体基板の製造方法に関し、特に良質で膜
厚の厚い単結晶シリコン層を絶縁層上に形成できる方法
に関する。
(従来の技術) SOf (s i I 1con−on−insula
tor)基板上に形成したデバイスは、バルク半導体基
板上に形成したデバイスに比べ、接合容量の減少、素子
間分離耐圧の向上、ラッチアップの防止、ソフトエラー
耐性等の点で優れた特性を有し、高速及び高集積のデバ
イスを実現できるので。
活発に研究、開発が進められている。このSol基板を
形成する方法として、単結晶シリコン基板上に、開口部
を有する絶縁層を形成した後に、CVD法等によって堆
積した非単結晶シリコン層へレーザビーム又は電子ビー
ムを照射する溶融再結晶化法が提案されている。第3図
(a)及び(b)は、この従来の方法を説明するための
断面図である。第3図(a)に示すように9、まず単結
晶シリコン基板l上に、開口部4を有する絶縁層2を形
成し、さらにこの絶縁層2上に単結晶化すべき非晶質又
は多結晶等の非単結晶シリコン層5aをCVD法によっ
て堆積する。次に、第3図(b)に示すように、レーザ
ビームの走査を、絶縁層2に設けられた開口部4を起点
として矢印方向に開始する。こうすることによってレー
ザビームによって溶融された非単結晶シリコンJ15a
は、再結晶化時に開口部4を介して接触する単結晶シリ
コン基板1を種(Seed)として単結晶化することに
なる。従って。
この方法によって溶融再結晶化された単結晶シリコン層
5Cの結晶方位はいずれも単結晶シリコン基板1の結晶
方位に一致する。次に単結晶シリコン層5C上にレジス
トパターン6を形成した後。
単結晶シリコンJW5Cをエツチングする(第3図(C
))。
(発明が解決しようとする課題) しかしながら、上述した方法では、単結晶化すべき非単
結晶シリコン層の膜厚を厚く(例えば。
2.0μm程度以上)すると、熔融再結晶化に際して著
しく大きな熱応力が発生するために、再結晶化した単結
晶シリコン層にクラックが発生するという問題があった
。このクラックは、再結晶化した単結晶シリコン層上で
デバイスを形成した場合にリーク電流等の原因となり、
デバイスの性能を著しく劣化させるという欠点を有して
いる。このため、従来の方法では良質な膜質を有する厚
膜Sol基板を形成することができなかった。
本発明は、上記の課題を解決するものであり。
その目的とするところは、絶縁層上に膜厚の厚い単結晶
シリコン層をクランクのない良質な状態で形成できる半
導体基板の製造方法を提供するものである。
(課題を解決するための手段) 本発明の半導体基板の製造方法は、単結晶シリコン基板
上の開口部を有する絶縁層上に単結晶シリコン層を溶融
再結晶化法により形成する半導体基板の製造方法におい
て、該絶縁層上に溶融再結晶化により第1の単結晶シリ
コン層を形成する工程と、該第1の単結晶シリコン層を
エツチングによりパターニングする工程と、該第1の単
結晶シリコン層上に第2の単結晶シリコン層を1選択的
にエピタキシャル成長させる工程とを包含しており、そ
のことにより上記目的が達成される。
(作用) 開口部を有する絶縁層上に形成された非単結晶シリコン
層は、その開口部において下地である単結晶シリコン基
板と接触する。この非単結晶シリコン層を開口部から溶
融再結晶化することにより。
溶融した非単結晶シリコンの原子配列は再結晶化時に、
開口部において接触する単結晶シリコン基板の原子配列
に整合する。このようにして第1の単結晶シリコン層の
結晶方位は単結晶シリコン基板のものと一致する。この
第1の単結晶シリコン層を所望のパターンにパターニン
グした後に、単結晶シリコンの選択的なエピタキシャル
成長を行うと、ウェーハ上に供給されるシリコンは前記
のパターニングされた第1の単結晶シリコン層を核とし
て単結晶成長し、第2の単結晶シリコン層を形成する。
従って、新たにエツチングによるパタニングを行う必要
がない。第2の単結晶シリコン層の厚さは、第1の単結
晶シリコン層の厚さに依存せず、エピタキシャル成長条
件を適宜に選択することによって自由に設定できる。そ
れ故、第1の単結晶シリコン層の膜厚はクランクが発し
ない程度の薄さとすることができる。このように。
本発明によれば、クランクを発生させることなく。
所望の厚さの単結晶シリコン層を得ることができる。こ
うして結晶方位が単結晶シリコン基板のものと−敗し、
所望のパターン及び所望の膜厚を有する単結晶層を絶縁
膜上に形成することができる。
(実施例) 以下に9本発明を実施例について第1図を参照しながら
説明する。まず2面方位が(001)でオリエンテーシ
ョンフラットが(010)の単結晶シリコン基板l上に
絶縁層2として膜厚1.0μmのSiO□を形成した。
(第1図(a))。このSiO□上に通常の方法によっ
て、形成したレジストパターン3をマスクとして、Si
O□の所定間域を単結晶シリコン基板lに達するまでエ
ツチングを行うことによって開口部4を形成し、単結晶
シリコン基板1の表面を露出させた(第1図(b))次
に、第1図(C)に示すように、絶縁層2上に溶融再結
晶化すべき非単結晶シリコン層5aを形成した。溶融再
結晶化法としては、レーザビーム等のエネルギービーム
照射、または、ヒータもしくはランプによる加熱を開口
部4の領域から行うことができる。開口部4において接
触する単結晶シリコン基板lがシードとなるために、該
単結晶シリコン基板lの結晶方位と一致した結晶方位を
有する第1の単結晶シリコン石5bを形成することがで
きた(第1図(d))。このとき非単結晶シリコンN5
aを、膜厚が0.8μm程度の薄膜とすることによって
、溶融再結晶化の際に大きな熱応力が発生するのを防ぎ
、クシツクのない良質の単結晶層を得ることができた。
次に、第1の単結晶シリコン層5b上に例えば第2図に
示すような〔100〕及び(010)のそれぞれに平行
な辺からなる矩形パターンを有するレジストパターン6
をフォトリソグラフィー技術によってウェハ8上に形成
した。続いて第1の単結晶シリコンI’i5bをドライ
エツチングによってバターニングした(第1図(e))
後、レジストを除去した。次に選択CVD法等の方法を
用いて、バターニングされた第1の単結晶シリコン層5
b上にのみ第2の単結晶シリコン層7を選択的にエビタ
キシャ・ル成長させた。
このとき、第2の単結晶シリコン層7の結晶方位は下地
の第1の単結晶シリコン層5bのものと等しくなった。
また、第2の単結晶シリコン層7の膜厚は任意に設計可
能である。本実施例では膜厚5〜50μmの単結晶層を
クラックのない良質な状態で形成した(第1図(f))
(発明の効果) このように1本発明によれば、溶融再結晶化法によって
得た第1の単結晶シリコン層をバターニングした後、バ
ターニングされた第1の単結晶シリコン層上で選択的な
エビタキシル成長を行うので1次のような効果を得るこ
とができる。
(1)単結晶シリコン基板の結晶方位に一致した結晶方
位を有する厚膜の単結晶シリコン層が得られる。
(2)厚膜化を選択的なエピタキシャル成長によって行
うので、クラック等の結晶欠陥の数が少ない良質の厚膜
単結晶シリコン層が得られる。
(3)厚膜化を行う前にバターニングを行うので。
厚膜シリコン層のバターニングに伴う寸法シフトや異常
形状の発生がない。
このようにして形成された厚膜SOI基板を用いれば、
特に、フォトダイオード等の光デバイスを高感度化する
ことができる。
4、゛ の  なi′日 第1図(a)〜(f)は本発明の詳細な説明するための
断面図、第2図はその実施例を説明するためのウェーハ
上レジストパターンを模式的に示す平面図、第3図は従
来例を説明するための断面図。
1・・・単結晶シリコン基板、2・・・絶縁層、3,6
・・・レジストパターン、4・・・開口部、5a・・・
非単結晶シリコン層、5b・・・第1の単結晶シリコン
層、7・・・第2の単結晶シリコン層、8・・・ウェハ
以上

Claims (1)

    【特許請求の範囲】
  1. 1、単結晶シリコン基板上の開口部を有する絶縁層上に
    単結晶シリコン層を溶融再結晶化法により形成する半導
    体基板の製造方法において、該絶縁層上に溶融再結晶化
    により第1の単結晶シリコン層を形成する工程と、該第
    1の単結晶シリコン層をエッチングによりパターニング
    する工程と、該第1の単結晶シリコン層上に第2の単結
    晶シリコン層を、選択的にエピタキシャル成長させる工
    程とを、包含する半導体基板の製造方法。
JP14562189A 1989-06-07 1989-06-07 半導体基板の製造方法 Pending JPH039514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14562189A JPH039514A (ja) 1989-06-07 1989-06-07 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14562189A JPH039514A (ja) 1989-06-07 1989-06-07 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPH039514A true JPH039514A (ja) 1991-01-17

Family

ID=15389252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14562189A Pending JPH039514A (ja) 1989-06-07 1989-06-07 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH039514A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114360A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114360A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2660064B2 (ja) 結晶物品及びその形成方法
JPS5939790A (ja) 単結晶の製造方法
JPS60143624A (ja) 半導体装置の製造方法
JPH039514A (ja) 半導体基板の製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JPH0396225A (ja) 半導体基板の製造方法
JPS59184517A (ja) 積層型半導体装置の製造方法
JPS5939791A (ja) 単結晶の製造方法
JPS58132919A (ja) 半導体装置の製造方法
JPS61251115A (ja) 絶縁膜上の半導体単結晶成長方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JP2603351B2 (ja) 結晶成長方法及び該方法によって得られた結晶物品
JPH03198322A (ja) 半導体基板の形成方法
JPS5946021A (ja) 半導体装置の製造方法
JP2615629B2 (ja) 半導体装置の製造方法
JPH0368532B2 (ja)
JPS63196032A (ja) 半導体薄膜の結晶化方法
JPS6319808A (ja) 半導体単結晶層の製造方法
JPS6219046B2 (ja)
JPS5893225A (ja) 半導体薄膜構造の製造方法
JPS62130510A (ja) 半導体基体の製造方法
JPS6079711A (ja) 半導体装置の製造方法
JPS62245621A (ja) Soiデバイス形成法
JPH11340141A (ja) 半導体基板の製造方法
JPH01123410A (ja) 化合物半導体基板及びその製造方法