JPS5946021A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5946021A
JPS5946021A JP57155862A JP15586282A JPS5946021A JP S5946021 A JPS5946021 A JP S5946021A JP 57155862 A JP57155862 A JP 57155862A JP 15586282 A JP15586282 A JP 15586282A JP S5946021 A JPS5946021 A JP S5946021A
Authority
JP
Japan
Prior art keywords
island
semiconductor
layer
film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57155862A
Other languages
English (en)
Other versions
JPS6320011B2 (ja
Inventor
Shigenobu Akiyama
秋山　重信
Shigeji Yoshii
吉井　成次
Koichi Kugimiya
公一 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP57155862A priority Critical patent/JPS5946021A/ja
Publication of JPS5946021A publication Critical patent/JPS5946021A/ja
Publication of JPS6320011B2 publication Critical patent/JPS6320011B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路、特に高密度、高性能な半導
体集積回路の構造およびその製造方法に関するものであ
り、完全絶縁分離された単結晶半導体の島の形状及びそ
の製造方法に係わるものである。完全絶縁分離された単
結晶半導体の島の形成は、前記単結晶半導体の島につく
り込まれる素子の電気特性を飛躍的に向上せしめ、高速
？低消費電力素子の実現をもたらす重要な技術である。
まだ、高集積化を目指して考えられている積層構造の３
次元素子の実現にとって、特に重要な技術と言える。
従来例の構成とその問題点 従来より、絶縁分離された半導体結晶の島としてＳＯ８
構造があることは周知の通りである。
ＳＯ８構造はサファイヤ（単結晶アルミナＡ１２ｏ５）
基板上にシリコン（Ｓｌ）単結晶が形成されているもの
であり、絶縁物基板としてＳｌと格子定数の近い単結晶
Ａ１２０ｓを用い、気相エピタキ７アル成長により、Ａ
ｌ２Ｏ３基板上に単結晶Ｓｉ層が形成されている。しか
しながらかくして得られだＳｉ単結晶には気相エヒリキ
シアル成長の際にＡｌ２Ｏ３基板より…の拡散が生じた
り、また、Ａｌ２Ｏ３とＳｉの格子定数のわずかな違い
等により欠陥が発生してしまうことは避けられ得ない。
しだがってＳＯＳ構造のシリコン単結晶に素子をつくり
込んだ場合、期待される程の特性向上が得られ難い。さ
らに、エビタギゾアル成長の際に１０００℃程度の高温
工程を経ることや活性素子上にさらにＡｌ２Ｏ３を形成
することの困難さなどのだめに、たとえば、３次元素子
の実現には程遠い。
こうした状況の中で、最近ＳｉＯ２や５ｉｓＮ４などの
非晶質絶縁物−４二に非単結晶Ｓｉを堆積したのち、レ
ーザや電子ビー１１などのエネルギービームを照射して
単結晶化する方法が試みられており、種々の構造が提案
されている。
単結晶化の制御のために、たとえば、絶縁物基板にグレ
ーティングを設けるグラフＡ−エビタギシアル法がある
。これは、第１図にその断面図を示すように、あらかじ
め形成した絶縁物基板１−４−のグレーティングにより
単結晶Ｓ１層２として所望の方位が得られるとされてい
る。しかしながら上記の方法では、グレーティングの構
造やエネルギービームの照射条件等の制御が困難であり
、所望の方位の単結晶Ｓｉ層を得ることが困難であり、
制御困難なグレーティングの工程が増えることにもなる
など問題点が多い。
また、第２図に断面図を示すラテラルエピクキ／アル法
と呼ばれている方法が提案されている。
この方法は、絶縁膜たとえば５ｉＯ２１１の一部を開口
して、下地基板の単結晶５ｉ１ｏの一部を露出せしめた
のち非単結晶Ｓｉたとえば多結晶５ｉ１２を堆積し、た
とえばレーザビームを照射して多結晶５ｉ１２を再結晶
化せしめる際、単結晶Ｓｉ基板１０の露出部１０人を種
として単結晶５ｉ１２Ａが横方向に成長して５ｉＯｚ１
１上に形成されるものである。
しかしながら、土肥第２図の方法では、種としての単結
晶８１基板１０の露出部１０人から横方向へ伸びた単結
晶５ｉ１２人の領域には限界があり、単結晶Ｓｉ基板１
０の露出部１０Ａからある程度離れだ多結晶５ｉ１２Ｂ
の部分までは、再結晶化においても成長した単結晶５ｉ
１２Ａが伸びて来す、大きな単結晶を得ることは困難で
ある。このため、種となる露出部１０人を細かい間隔で
数多く形成することが考えられているが、この場合、各
々の種から成長して伸びてきた単結晶同志が接触する部
分で粒界となってしまい、やはり、大きな単結晶を得る
ことが困難であるとともに、下地の単結晶部の開口部が
多数必要となり完全絶縁分離された単結晶半導体の島を
得ることはむずかしい。
次に第３図の（ａ）に示す５角形の平面形状を有するシ
リコン島２２を用いた報告例に触れる。第３図（ｂ）は
この断面図であり、シリコン基板２０上に５ｉＯ２２１
が形成され、さらにシリコン島２２が形成されている。
この報告はＭＲ３の「Ｌａ５ｅｒ　ａｎｄＥｌｅｃｔｒ
ｏｎ　−Ｂｅａｍ　５ｏｌｉｄ　Ｉｎｔｅｒａｃｔｉｏ
ｎｓ　ａｎｄ　ＭａｔｅｒｉａｌｓＰｒｏｃｅｓｓｉｎ
ｇ　ｊ　のＰ２Ｏ３ならびにＰ２Ｏ３に示されているも
のである。とのＰ２Ｏ３にはレーザビームによる再結晶
化に際し、尖った先端２２Ａから核形成、核成長が生じ
ているように示されているが、結晶成長は不充分である
。特に大きな島の場合には、その尖った先端２２Ａに最
初にエネルギービームが入ることは少なく、例えば、５
回のビーム走査で全域をおおうとすれば、光の確率で尖
端にビームがあたるのみで、他の４本は尖端に当らず先
端２２Ａは核形成源になり得ないという欠点がある。ま
た、　Ｐ２Ｏ３には、核形成が島の端部ではなく中央部
から生じていることが示されており、尖端の効果がない
ことを示している。これらの例をみても、このような尖
端の効果については、定説はなく不明な点が多い。
発明の目的 本発明は、このような従来の問題に鑑み、島の平面形状
を考慮することにより、非晶質絶縁物基板上に完全絶縁
分離した単結晶半導体の島を形成し、かくして形成した
島に素子をつくり込んで高速、低消費電力素子の形成を
可能とし、さらに活性素子を積層したいわゆる３次元素
子の実現に好適な半導体装置を得ることを目的とする。
発明の構成 本発明は、完全に絶縁分離された半導体の島の平面形状
において、少なくとも前記半導体の島の端部の一部に微
細な凹凸を有するパターンが繰り返しつくり込まれてい
る構造にしておくことにより、レーザや電子ビームなど
のエネルギービーム照射による結晶化において、全ての
ビーム走査時にビームが凹凸を覆うようにし、前記半導
体の島の全てを単結晶化するか、あるいは結晶粒径の極
めて大きな単結晶群を得ることを実現するものである。
ずなわぢ、本発明は絶縁物基板上に非単結晶半導体層を
形成したのち写真蝕刻法および選択酸化法あるいは絶縁
物理め込み法等の工程により、端部に微細な凹凸を有す
るパターンが繰り返しつく如込まれた平面形状の島を形
成して完全絶縁外１県だ非単結晶半導体の島を得たのち
、レーザあるいは電子ビームを照射してこの島を再結晶
化ぜしむる際、制御性よく単結晶の島を形成することを
可能ならしめるものである。
実施例の説明 第４図は、本発明の第１の実施例における完全絶縁分離
された半導体単結晶の島の構造を示し、第４図の（ａ）
はたとえば第４図（ｂ）の１−１’線断面図であり、第
４図の（ｂ）は平面形状図の一例である。
３０は半導体素子（図示せず）の作り込まれ／こ単結晶
シリコン基板、３１．３１’は基板３０−にに形成しだ
ＳｉＯ２，３２は完全絶縁分離され単結晶化されたシリ
コン島であり、３２人はシリコン島３２の端部に形成し
た微細な矩形あるいはノコギリ歯状のパターンである。
第４図かられかるように、前記島３２の端部に形成した
微細パターン３２Ａは、島の全体形状に比べて小さく、
シかもその形は種々選択できるものである。第４図（ｂ
）では、種々な微細パターン３２Ａを有する島３２０４
つの例を示している。
第６図は、本実施例の製造工程を断面図によって説明す
るものである。第６図の（８Ｌ）に示すごとくたとえば
シリコン基板３ｏを水蒸気雰囲気中で酸化して５ｉ０２
−３１を１．０μｍ形成したのち、たとえば減圧気相成
長法により６ｏ○℃で多結晶シリコン４２を０．６μｍ
成長させる。次に同図の（ｂ）のように、保護酸化膜６
０、シリコン窒化膜６１を順次成長させ、通常の写真蝕
刻法により選択的に第４図（ｂ）に示す島３２と同じパ
ターンを有する保護酸化膜６０．シリコン窒化膜５１を
残し、さらに残留しているシリコン窒化膜５１の下部以
外の多結晶シリコン４２をおよそ半分の厚みになるよう
エッチフグ除去する。更に続いて同図の（Ｃ）に示すご
吉＜、水蒸気雰囲気中で酸化して、シリコン窒化膜５１
の下部以外の多結晶シリコン４２を完全に酸化し、選択
酸化膜３１′を形成して、５ｉ０２３１゜３１′により
完全に絶縁分離されるとともに微細パターン３２Ａの形
成された第４図中）に示す形状の多結晶シリコンの島を
形成する。その後、たとえば、連続発振アルゴンレーザ
５２を２〜１８　ｗａｔＶｃ、ｉのパワー、１ｍｒｔ）
／ｓｅａ　〜１０　ｍ＄ｓｅｃの速さで走査して、多結
晶シリコンの島４２を再結晶化させ、第４図に示しだご
とき単結晶シリコンの島３２を形成する。
第５図の（ｄ）は、レーザ照射の際のレーザビームのス
ポット５３の大きさと多結晶シリコン島４２の大きさ及
びレーザビームの走査方向５３１，５３２゜６３３．５
３４　（矢印）の−例を示している。通常多結晶シリコ
ン島４２の微細パターン部３２Ａからレーザビームを矢
印５３１の方向に走査する。しかし、第５図の（ｄ）の
場合のように、レーザビームのスポット５３の大きさが
多結晶シリコン島４２０大きさより大きい場合レーザ照
射によって多結晶シリコン島３２のシリコンは、同時に
全て溶１融状態になっているので、多結晶シリコン島４
２に対するレーザビームの走査方向は、矢印６３１〜６
３４のでの方向であってもよく走査方向に制限はない。
まだ、レーザビームのスポット５３の径が多結晶シリコ
ン島４２より小さくても、同−島のシリコンが同時に全
て溶融する条件たとえばレーザパワーが大きいときなど
の場合には上記と同様にビームの走査方向に制限がない
ことは言うまでもない、 以上の実施例によれば、レーザ照射による多結晶シリコ
ン島の再結晶化に際し、シリコン島端部の微細パターン
部分３２Ａにおいてシリコンの同化の際パターン形状に
合った結晶成長の核発生が生じ易くなり、微細パターン
３２Ａのない他のＳｉと５ｉ０２との界面では核発生が
生じ難いために微細パターン部分３２Ａで発生した結晶
核が多結晶シリコン島４２全体の再結晶の核となる。し
たがって多結晶シリコン島４２の形成において島の端部
の一部に平面的に微細な凹凸を含むパターンを繰り返し
形成することにより、結晶成長の核形成及び成長方位を
制御することができ、工程が簡単でしかも完全絶縁分離
した単結晶シリコン島３２を形成することができる。
なお、レーザビームを多結晶シリコン島４２に対して、
微細パターン部３２Ａの方向から矢印５３１のごとく走
査するとき、ビームのスポット径が島の巾に対して小さ
くても、ビーム径内に１・５ヶ以上の凹凸パターンを含
めば即ち第６図の（ｄ）の破線で示すビームスポット５
４の大きさであればビーム間の重なりを考えても、必ら
ず一つのビームが走査するライン中に前記凹凸パターン
を一ヶ含むことになり、核形成がいずれの走査でも生じ
得る。したがっていかに大きな［ＩＪの島であっても、
島全体を大結晶粒化しゃすく、前述した従来例のような
欠点がない。
次に、本発明の第２の実施例を図面に基き説明する。第
６図は、第２の実施例の平面からみだ場合の概念図であ
る。第６図の（ａ）は、多結晶シリコン島４２の大きさ
がビームスポット５３の大きさに対して走査方向に十分
大きいときのだとえは連続発振レーザビームの照射方法
を示す。４２は、絶縁分離されている多結晶シリコン島
であり図面の向って左側に微細パターンとして、だとえ
ば、０．１〜１０μｍ程度の矩形のくり返しパターン３
２Ａが形成されており、レーザビームスポット５３の走
査方向は、図面の向って左から右の方向になっている。
第６図の（ｂ）は、多結晶シリコン島４２がレーザビー
ムのスポット径よりビームの走査方向に対し巾及び長さ
ともに大きい場合の照射の途中における状態を示してい
る。即ち微細パターン３２Ａがきざ捷れているシリコン
島の端部を入口側としてレーザビームが走査されており
、１回目の走査６６１の後、たとえばレーザビームのス
ポット５３の径が重なる巾で２回目の走査６５２を行っ
ている途中の再結晶化の状態の概念図であり、４２はレ
ーザビームの未照射の多結晶シリコンであり、６５１Ａ
は１回目の走査６６１で、端部の微細パターン３２Ａに
より制御された単結晶が成長している領域であり、６５
１Ｂはレーザビームの多結晶シリコン側での端であり、
前記多結晶シリコンを種として多数の小さな単結晶群が
レーザビームの走査の端に沿って形成されている。
６６２人は、２回目のレーザビームの走査によって単結
晶化した部分であり、この場合、１回目の走査に対して
スポット径を適当にオーバーラツプさせるように２回目
の走査位置を選ぶことにより、１回目の走査のとき形成
された前記小さな単結晶群６６１Ｂは再融解して１回目
と２回目のレーザビーム走査の境界では完全に連続した
単結晶シリコンが得られる。
以上のように本実施例によれば、連続発振のエネルギー
ビームをシリコン島の微細パターンの形成されている方
から走査することにより、はじめに端部の微細パターン
形成領域で制御された結晶核に従って、ビームの走査と
ともに単結晶シリコンが育成されることができる。まだ
上記微細・ぐターンとして周期性のある矩形やノコギリ
山状の・ぐターンを用いることにより数回の走査のオー
ツ（−ラップによっても全く同じ結晶核が形成でき、史
に単結晶育成の制御性がよくなる。
なお、第１の実施例において、エネルギービームとして
連続発振レーザビームを用いているが、連続波を子ビー
ム、）ぐルスレーサ、ノζルス電子ビーム、あるいは高
エネルギー密度のヒータを走査してもよいことは言う寸
でもない。まだ、エネルギービーム照射前の非単結晶半
導体層としては多結晶の他非晶質半導体層を用い−こよ
いことも言うまでもない。
更に、半導体の島を絶縁分離する方法は、選択酸化の他
にたとえば第７図に示す工程図で説明する絶縁分離法が
用いることもできる。第７図の（ａ）において３０はシ
リコン基板、７１は気相成長法で形成したＳｉＯ２，４
２は気相成長で成長せしめた非単結晶シリコンである。
第７図の（ｂ）は、写真蝕刻法により選択的に非単結晶
シリコン４２を残した状態であり、第７図の（０）に示
すように、この後気相成長法により５ｉＯ２７１’を形
成し、さらに第７図の（ｄ）に示すごとく再び写真蝕刻
法を用いて選択的に上記５ｉＯ２７１’を除去し、非単
結晶シリコンの島４２を形成することができる。勿論、
このとき／リコン島４２の端部の一部には、微細な凹凸
を含むパターンが繰り返し形成されていることは言う寸
でもない。この方法を用いれば、シリコンの熱酸化によ
り５１０２を形成場合に比べて、全て６００°Ｃ程度以
下の低温工程で処理することが可能になり、特に３次元
素子の実現にとっては有効である。
発明の効果 以上のように本発明は、絶縁分離された半導体の島の平
面形状の端部に微細な凹凸を含むパターンをくシ返し設
けることによシ、エネルギービームの照射により半導体
の島をＬ■工結晶化する際にｉｌｉ制御性よく単結晶化
せしめることができ、さらに、前記微細パターンを周期
性のある矩形あるいはノコギリ歯状にして、連続発振レ
ーザビーム、電子ビームを一］二記微細パターン側から
走査したことにより前記半導体の島の単結晶化をより制
御性よ〈実施できる。かくして形成した絶縁分離さＩン
２だ弔結晶半導体の島に素子をつくり込むことにより、
高性能素子の実現が可能となるとともに、３次ノＣ素子
の実現に大きく寄与するものである。
【図面の簡単な説明】
第１図はグラフオ−エピタキシアル法の１新面図、第２
図はラテラルエピタキシアル法の断面図、第３図（ａ）
、　（ｂ）は形状効果を示す報告例のパターン平面図り
断面図、第４図ｅ）は本発明の第１の実施例の単結晶島
の断面図、第４図（ｂ）は本発明の第１の実施例の単結
晶島パターンの平面形状図、第６図（ａ）、　（ｂ）、
　（Ｑ）は本発明の半導体島形成の工程断面図、第５図
（ｄ）はレーザスポットとパターンの位置関係を示す平
面図、第６図（ａ）ｌ　（ｂ）は本発明の第２の実施例
のレーザビームの照射法の概念図、第７図（ａ）〜（ｄ
）は半導体の島形成法の他の実施例の工程断面図である
。 ３０・・・・・・シリコン基板、３１．３１’、５０・
・・・・・シリコン熱酸化膜、４２・・・・・・非単結
晶シリコン層、３２．６６１　Ａ、６５２Ａ・・・・・
・再結晶化し７だ単結晶、３２人・・・・・・島端部の
微細パターン部分、５１・・・・・・シリコン窒化膜、
５２・・・・・・レーザビーム、５３・・・・・・レー
ザビームスポット、　　５３１．６３２９６３３．５３
４６５１．６５２・・・・・・レーザビームの走査方向
、ア１，７１’・・・・・・気相成長により形成したＳ
ｉＯ２゜ 特許出願人　工業技術院長　石　坂　　誠　−第１図 第３図 ２２ 第４図 ３？ 第５図 第５図 １、−５３３

Claims (4)

    【特許請求の範囲】
  1. （１）非晶質絶縁物基板上に絶縁分離形成された半導体
    の島の端部の少なくとも一端に、微細な凹凸を含むパタ
    ーンが繰り返し形成されていることを特徴とする半導体
    装置。
  2. （２）半導体の島の端部の微細なパターンが、矩形状、
    ノコギリ歯状を含む形状で周期性を有することを特徴と
    する特許請求の範囲第１項に記載の半導体装置。
  3. （３）非晶質絶縁物基板上に、端部の一部に微細な凹凸
    を含むパターンが繰り返しつくり込まれている非単結晶
    半導体の島を形成し、その後エネルギービームを照射し
    て前記半導体の島を再結晶化せしめて、前記半導体の島
    を全て単結晶化させるかあるいは大きな結晶粒の集合体
    としたのち、前記半導体の島に素子を形成することを特
    徴とする半導体装置の製造方法。
  4. （４）　エネルギービームとして、レーザビームあるい
    は電子ビームを用い、半導体の島にビームを照射するに
    際し、前記半導体の島の微細なパターンの形成されてい
    る端部がビーム走査の始点となることを特徴とする特許
    請求の範囲第３項に記載の半導体装置の製造方法。
JP57155862A 1982-09-09 1982-09-09 半導体装置の製造方法 Granted JPS5946021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57155862A JPS5946021A (ja) 1982-09-09 1982-09-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57155862A JPS5946021A (ja) 1982-09-09 1982-09-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5946021A true JPS5946021A (ja) 1984-03-15
JPS6320011B2 JPS6320011B2 (ja) 1988-04-26

Family

ID=15615128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57155862A Granted JPS5946021A (ja) 1982-09-09 1982-09-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5946021A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912609A (en) * 1996-07-01 1999-06-15 Tdk Corporation Pot-core components for planar mounting
JP2003197521A (ja) * 2001-12-21 2003-07-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003257862A (ja) * 2001-12-27 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912609A (en) * 1996-07-01 1999-06-15 Tdk Corporation Pot-core components for planar mounting
JP2003197521A (ja) * 2001-12-21 2003-07-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7319055B2 (en) 2001-12-21 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device utilizing crystallization of semiconductor region with laser beam
JP2003257862A (ja) * 2001-12-27 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
JPS6320011B2 (ja) 1988-04-26

Similar Documents

Publication Publication Date Title
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JPS5946021A (ja) 半導体装置の製造方法
JPH0351289B2 (ja)
JPS5893222A (ja) 半導体単結晶膜の製造方法
JPS58190899A (ja) 単結晶シリコン膜形成法
JPS58180019A (ja) 半導体基体およびその製造方法
JPS6147627A (ja) 半導体装置の製造方法
JPH0136972B2 (ja)
JPS59128292A (ja) 薄膜の結晶化方法
JPS6362088B2 (ja)
JPS58175844A (ja) 半導体装置の製造方法
JPS5893218A (ja) 半導体薄膜構造の製造方法
JPS5934626A (ja) 半導体膜形成方法
JPH0152888B2 (ja)
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPS61106484A (ja) 半導体装置用基板及びその製造方法
JPS5831515A (ja) 半導体薄膜の製造方法
JPS61203629A (ja) 半導体層の単結晶化方法
JPH0410212B2 (ja)
JPS61244018A (ja) 半導体装置の製造方法
JPS5893225A (ja) 半導体薄膜構造の製造方法
JPS5874034A (ja) 半導体装置の製造方法
JPS6219046B2 (ja)
JPS60191090A (ja) 半導体装置の製造方法
JPH0461491B2 (ja)