JPH0351289B2 - - Google Patents
Info
- Publication number
- JPH0351289B2 JPH0351289B2 JP60082298A JP8229885A JPH0351289B2 JP H0351289 B2 JPH0351289 B2 JP H0351289B2 JP 60082298 A JP60082298 A JP 60082298A JP 8229885 A JP8229885 A JP 8229885A JP H0351289 B2 JPH0351289 B2 JP H0351289B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon film
- groove
- film
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 239000007790 solid phase Substances 0.000 claims description 10
- 239000007791 liquid phase Substances 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 238000001953 recrystallisation Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000011856 silicon-based particle Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- MUJOIMFVNIBMKC-UHFFFAOYSA-N fludioxonil Chemical compound C=12OC(F)(F)OC2=CC=CC=1C1=CNC=C1C#N MUJOIMFVNIBMKC-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は種子結晶を用いることなく、SOI結晶
を形成する方法に関する。
を形成する方法に関する。
（従来技術）
絶縁体膜上のシリコン膜を光学的エネルギービ
ームで加熱し、再結晶化させて、単結晶化する場
合、結晶学的方位制御は後のデバイス特性の向
上、均一化に非常に重要である。結晶学的方位制
御方法については、Si基板を種子結晶として用い
る方法（エム タムラら、ジヤパニーズ ジヤー
ナルオブ アプライド フイジクス：M.
Tamura、et al.Japn.J.Appl.Phys.19、L23
（1980）．）や種子結晶を用いない方法、特に人工
的な溝を形成し、その溝形状により、結晶方法を
制御するグラフオエピタキシ（エム．ダブリユ・
ガイズら、アプライド・フイジツクス・レター
M.W.Geis et al.Appl.Phys.Lett.35、71（1979）．）
が知られている。多層構造を有する三次元回路素
子を実現するためには、種子結晶を用いない結晶
方位制御の開発が急務である。SiO2絶縁体膜上
のSi半導体結晶の結晶方位を制御に関しては、上
記ガイスらの発表（ジヤーナル オブ バキユー
ム サイエンス アンド テクノロジー：J.Vac.
Sci.Technol、16、1640（1979）．）詳しく示され
ているが、未だ、不十分な所が多い。例えば、Si
のように、平坦な基板上に堆積しただけでも、＜
100＞−軸配向性［基板垂直方向が＜100＞方位を
有するもの、］が強い膜は、第２図に示したよう
に基板表面に人工的な溝を施し、その幾何学的形
状を制御することにより、基板面内の結晶方位制
御が可能であると言われている。第２図のａは、
溝形状として、基板表面と、平行な溝底面を有す
る場合、ｂは溝がのこぎり状で、基板表面と平行
な溝底面を持たせない場合の例で、それぞれ、隣
り合つた面（側面もしくは底面）が90°をなして
いる場合である。前記のガイスらの発表（ジヤー
ナル オブ バキユーム サイエンス アンド
テクノロジー：J.Vac.Sci.Technol、16、1640
（1979）．）では、平坦な基板上に堆積しただけで
も＜111＞−軸配向性［基板垂直方向が＜111＞方
位を有するもの、］が強い膜についても、前記と
同様な方法により基板面内の方位制御が可能であ
ることを述べているが、本発明は＜100＞単結晶
シリコン膜の形成にあるので、前者の場合につい
て、説明する。
ームで加熱し、再結晶化させて、単結晶化する場
合、結晶学的方位制御は後のデバイス特性の向
上、均一化に非常に重要である。結晶学的方位制
御方法については、Si基板を種子結晶として用い
る方法（エム タムラら、ジヤパニーズ ジヤー
ナルオブ アプライド フイジクス：M.
Tamura、et al.Japn.J.Appl.Phys.19、L23
（1980）．）や種子結晶を用いない方法、特に人工
的な溝を形成し、その溝形状により、結晶方法を
制御するグラフオエピタキシ（エム．ダブリユ・
ガイズら、アプライド・フイジツクス・レター
M.W.Geis et al.Appl.Phys.Lett.35、71（1979）．）
が知られている。多層構造を有する三次元回路素
子を実現するためには、種子結晶を用いない結晶
方位制御の開発が急務である。SiO2絶縁体膜上
のSi半導体結晶の結晶方位を制御に関しては、上
記ガイスらの発表（ジヤーナル オブ バキユー
ム サイエンス アンド テクノロジー：J.Vac.
Sci.Technol、16、1640（1979）．）詳しく示され
ているが、未だ、不十分な所が多い。例えば、Si
のように、平坦な基板上に堆積しただけでも、＜
100＞−軸配向性［基板垂直方向が＜100＞方位を
有するもの、］が強い膜は、第２図に示したよう
に基板表面に人工的な溝を施し、その幾何学的形
状を制御することにより、基板面内の結晶方位制
御が可能であると言われている。第２図のａは、
溝形状として、基板表面と、平行な溝底面を有す
る場合、ｂは溝がのこぎり状で、基板表面と平行
な溝底面を持たせない場合の例で、それぞれ、隣
り合つた面（側面もしくは底面）が90°をなして
いる場合である。前記のガイスらの発表（ジヤー
ナル オブ バキユーム サイエンス アンド
テクノロジー：J.Vac.Sci.Technol、16、1640
（1979）．）では、平坦な基板上に堆積しただけで
も＜111＞−軸配向性［基板垂直方向が＜111＞方
位を有するもの、］が強い膜についても、前記と
同様な方法により基板面内の方位制御が可能であ
ることを述べているが、本発明は＜100＞単結晶
シリコン膜の形成にあるので、前者の場合につい
て、説明する。
次に第２図に示した従来例において、ａの場合
が良く試みられているが、実際にはデバイス形成
に十分な＜100＞単結晶Siが得られた例が少なか
つた。
が良く試みられているが、実際にはデバイス形成
に十分な＜100＞単結晶Siが得られた例が少なか
つた。
本発明の目的は、従来例の欠点（溝形成）を改
善し、デバイス形成に必要な大粒径の単結晶シリ
コン膜を再現性良く形成する方法を提供すること
にある。
善し、デバイス形成に必要な大粒径の単結晶シリ
コン膜を再現性良く形成する方法を提供すること
にある。
（発明の構成）
本発明によれば、少なくとも表面が絶縁体膜で
覆われている基板の表面に、溝の底面と基板表面
が平行で向い合つた１組の溝の側壁が底面となす
角のうち小なる角が54.7°±3°である帯状の溝を複
数個形成し、次いで基板表面に多結晶シリコン膜
を堆積し、次いで、光学的エネルギービームを前
記シリコン膜に照射して固相と液相が共存する状
態になるように加熱し、再結晶化させて、前記基
板上に、帯状の溝の長手方向が＜110＞方位、か
つ、基板垂直方向が＜100＞方位である単結晶シ
リコン膜を形成することを特徴とするSOI結晶形
成法が得られる。
覆われている基板の表面に、溝の底面と基板表面
が平行で向い合つた１組の溝の側壁が底面となす
角のうち小なる角が54.7°±3°である帯状の溝を複
数個形成し、次いで基板表面に多結晶シリコン膜
を堆積し、次いで、光学的エネルギービームを前
記シリコン膜に照射して固相と液相が共存する状
態になるように加熱し、再結晶化させて、前記基
板上に、帯状の溝の長手方向が＜110＞方位、か
つ、基板垂直方向が＜100＞方位である単結晶シ
リコン膜を形成することを特徴とするSOI結晶形
成法が得られる。
（構成の詳細な説明）
第２図に示すような、従来例でなぜ十分な＜
100＞単結晶Siが得られないかを詳しく検討した
ところ、次のようなことが判つた。通常良く行わ
れているようなエネルギービームアニール法（一
度、非晶質もしくは多結晶シリコン膜を堆積後、
レーザビームのような加熱源により加熱し、再結
晶化させる方法）においては、前述のような基板
表面に人工的に形成された溝と、微小結晶粒子と
の間に生じる相互作用だけを考慮するのでは不十
分であり、加熱した場合に一部存在するシリコン
の液相と溝の相互作用をも考慮することが必要で
ある。レーザビーム等の（光学的加熱源）で、シ
リコン膜を直接加熱すると固相と液相が共存する
状態があることが知られている。（ホーキンス、
アプライド フイジツクス レター：Appl.
Phys.Lett.42、358（1983）．）本発明者は、この共
存状態についてさらに詳しく検討していたとこ
ろ、固相・液相の共存状態では熱力学的に安定な
状態として、ラメラ状の固相シリコンが選択的に
成長し、その固相シリコンの基板垂直方向が＜
100＞方位、固相シリコンと液相シリコンとの境
界は（111）面で形成され、さらにラメラ状の固
相シリコンの長手方向が＜110＞方位になること
を見い出した。従つて溝の形状はシリコンとの液
相との相互作用を考慮して決定する必要があるこ
とを見いだした。ところが従来例では、これらの
ことが考慮されていなかつた。
100＞単結晶Siが得られないかを詳しく検討した
ところ、次のようなことが判つた。通常良く行わ
れているようなエネルギービームアニール法（一
度、非晶質もしくは多結晶シリコン膜を堆積後、
レーザビームのような加熱源により加熱し、再結
晶化させる方法）においては、前述のような基板
表面に人工的に形成された溝と、微小結晶粒子と
の間に生じる相互作用だけを考慮するのでは不十
分であり、加熱した場合に一部存在するシリコン
の液相と溝の相互作用をも考慮することが必要で
ある。レーザビーム等の（光学的加熱源）で、シ
リコン膜を直接加熱すると固相と液相が共存する
状態があることが知られている。（ホーキンス、
アプライド フイジツクス レター：Appl.
Phys.Lett.42、358（1983）．）本発明者は、この共
存状態についてさらに詳しく検討していたとこ
ろ、固相・液相の共存状態では熱力学的に安定な
状態として、ラメラ状の固相シリコンが選択的に
成長し、その固相シリコンの基板垂直方向が＜
100＞方位、固相シリコンと液相シリコンとの境
界は（111）面で形成され、さらにラメラ状の固
相シリコンの長手方向が＜110＞方位になること
を見い出した。従つて溝の形状はシリコンとの液
相との相互作用を考慮して決定する必要があるこ
とを見いだした。ところが従来例では、これらの
ことが考慮されていなかつた。
第１図は本発明の基本概念を説明するための基
板構造の斜視図である。先ず基板１上の絶縁体膜
２の表面に溝の底面３と基板表面が平行で、向い
合つた１組の溝の側壁４が底面３となす角のうち
小なる角θが54.7°あるいはその近傍である帯状
の溝を複数個、一定間隔で形成する。次に、多結
晶シリコン膜５を該基板表面上に堆積し、光学エ
ネルギービームとして、レーザビームで該シリコ
ン膜５を、固相と液相が共存する状態になるよう
に加熱し、再結晶化させる。この時、加熱された
該シリコン膜中では、基板垂直方向＜100＞方位
である微小結晶粒子が選択的に成長してくる。さ
らに、この状態では、固相のシリコン粒子は主
に、基板垂直方向が＜100＞方位を有するもので
あつて、この固相シリコン粒子と液相シリコン粒
子との界面は（111）結晶面になる傾向が強い。
特に、基板垂直方向が＜100＞方位で微小結晶粒
子がラメラ状に細長く成長し、その傾いた側面が
結晶格子面の（111）面に対応するような幾何学
的条件を有する絶縁体基板表面上に成長しやすい
ことが判つた。
板構造の斜視図である。先ず基板１上の絶縁体膜
２の表面に溝の底面３と基板表面が平行で、向い
合つた１組の溝の側壁４が底面３となす角のうち
小なる角θが54.7°あるいはその近傍である帯状
の溝を複数個、一定間隔で形成する。次に、多結
晶シリコン膜５を該基板表面上に堆積し、光学エ
ネルギービームとして、レーザビームで該シリコ
ン膜５を、固相と液相が共存する状態になるよう
に加熱し、再結晶化させる。この時、加熱された
該シリコン膜中では、基板垂直方向＜100＞方位
である微小結晶粒子が選択的に成長してくる。さ
らに、この状態では、固相のシリコン粒子は主
に、基板垂直方向が＜100＞方位を有するもので
あつて、この固相シリコン粒子と液相シリコン粒
子との界面は（111）結晶面になる傾向が強い。
特に、基板垂直方向が＜100＞方位で微小結晶粒
子がラメラ状に細長く成長し、その傾いた側面が
結晶格子面の（111）面に対応するような幾何学
的条件を有する絶縁体基板表面上に成長しやすい
ことが判つた。
以上のことを幾何学的にまとめると、基板表面
が（100）面で、溝の長手方向Ｙに関して、左右
１組の等価な（111）面が溝の側壁４と平行の時、
上記の溝の長手方向Ｙは＜110＞方位となる。こ
のとき、（100）面と（110）面のなす角は54.7°で
あつて、あらかじめ、本発明のように、溝底面と
側壁とのなす角が制御された基板上に単結晶シリ
コン膜が形成されることが判つた。
が（100）面で、溝の長手方向Ｙに関して、左右
１組の等価な（111）面が溝の側壁４と平行の時、
上記の溝の長手方向Ｙは＜110＞方位となる。こ
のとき、（100）面と（110）面のなす角は54.7°で
あつて、あらかじめ、本発明のように、溝底面と
側壁とのなす角が制御された基板上に単結晶シリ
コン膜が形成されることが判つた。
（実施例）
以下、本発明の実施例について、第１図を参照
して詳細に説明する。本実施例においては、１で
示した基板として、サフアイヤ基板、あるいは石
英ガラス基板を用いた。基板１上には化学気相成
長法で絶縁体である非晶質SiO2膜２を0.4μｍ堆積
した。次いで、第１図で示したような溝底面３と
溝側壁４となす角が54.7°の溝を形成するために、
フオトリソグラフイ技術で、溝の凸に相当する部
分だけを膜厚4000AのレジストAZ1350Jで被覆
し、CHF3−O2系のプラズマエチツング技術で所
望の角度付きの溝を加工した。O2を10％程度含
む、SiO2膜のプラズマエチツング技術による形
状制御については、キヤステラーノが詳しく報告
している（R.N.Castellano、ソリツド ステー
ト テクノロジ：Solid State Technology／
May1984、P203−206）。ここで形成した溝のピ
ツチは4μｍ、溝の深さは0.2μｍであつた。第１図
のａの値は2.0μｍ、ｂの値は1.7μｍである。
して詳細に説明する。本実施例においては、１で
示した基板として、サフアイヤ基板、あるいは石
英ガラス基板を用いた。基板１上には化学気相成
長法で絶縁体である非晶質SiO2膜２を0.4μｍ堆積
した。次いで、第１図で示したような溝底面３と
溝側壁４となす角が54.7°の溝を形成するために、
フオトリソグラフイ技術で、溝の凸に相当する部
分だけを膜厚4000AのレジストAZ1350Jで被覆
し、CHF3−O2系のプラズマエチツング技術で所
望の角度付きの溝を加工した。O2を10％程度含
む、SiO2膜のプラズマエチツング技術による形
状制御については、キヤステラーノが詳しく報告
している（R.N.Castellano、ソリツド ステー
ト テクノロジ：Solid State Technology／
May1984、P203−206）。ここで形成した溝のピ
ツチは4μｍ、溝の深さは0.2μｍであつた。第１図
のａの値は2.0μｍ、ｂの値は1.7μｍである。
以上のようにして、形成した溝を有する基板表
面上で、多結晶シリコン膜５として、減圧化学気
相成長法としてSiH4−H2系）、700℃で成長させ
たものを用い、膜厚は0.4μｍとした。しかる後、
光学的エネルギービームとして、CW−Ar+レー
ザ（波長0.5μｍ）をＹ方向にスキヤンし、シリコ
ン膜５を加熱し、再結晶化させた。加熱条件とし
ては、ビーム径80μｍ、パワー9W、レーザ走査
速度２mm／ｓとして、該シリコン膜５は液相と固
相が共存する状態となつた。
面上で、多結晶シリコン膜５として、減圧化学気
相成長法としてSiH4−H2系）、700℃で成長させ
たものを用い、膜厚は0.4μｍとした。しかる後、
光学的エネルギービームとして、CW−Ar+レー
ザ（波長0.5μｍ）をＹ方向にスキヤンし、シリコ
ン膜５を加熱し、再結晶化させた。加熱条件とし
ては、ビーム径80μｍ、パワー9W、レーザ走査
速度２mm／ｓとして、該シリコン膜５は液相と固
相が共存する状態となつた。
以上のごとく形成したシリコン膜５をエツチン
グ法、Ｘ線回折法、電子チヤネリング法で評価し
たところ、基板垂直方向Ｚが＜100＞方位で、方
位分布の半値幅は1°程度、基板面内の溝の長手方
向Ｙが＜110＞方位であることが明らかになつた。
また、得られた単結晶シリコン粒子の大きさはレ
ーザ走査方向が溝と直角の時はレーザビームがガ
ウス形のものを用いたので、レーザビーム径の約
半分程度（40μｍ）であつたが、レーザ走査方向
を溝と平行にした場合は、幅40μｍ、長さ５mm程
度という、集積回路のチツプサイズと同程度の非
常に大きなものが再現性良く形成できていること
が判つた。基板として、石英ガラスを用いた場合
には、従来から指摘されているようにマイクロク
ラツグの発生が見られ、結晶粒の長さは0.5mm程
度であつた。ただし再現性は良好であつた。サフ
アイヤ基板のものと石英基板のものにそれぞれチ
ヤンネルMOSトランジスタを形成した。本発明
で得られた単結晶シリコン膜は結晶粒子が大き
く、結晶方位が制御されているため、いづれも電
圧Vthがウエハ内で±５％以内に収まつており、
結晶粒界に沿つたリーク電流が発生していないた
め、リーク電流値が、結晶粒界が存在している場
合に比で１／1000になつていることが判つた。
グ法、Ｘ線回折法、電子チヤネリング法で評価し
たところ、基板垂直方向Ｚが＜100＞方位で、方
位分布の半値幅は1°程度、基板面内の溝の長手方
向Ｙが＜110＞方位であることが明らかになつた。
また、得られた単結晶シリコン粒子の大きさはレ
ーザ走査方向が溝と直角の時はレーザビームがガ
ウス形のものを用いたので、レーザビーム径の約
半分程度（40μｍ）であつたが、レーザ走査方向
を溝と平行にした場合は、幅40μｍ、長さ５mm程
度という、集積回路のチツプサイズと同程度の非
常に大きなものが再現性良く形成できていること
が判つた。基板として、石英ガラスを用いた場合
には、従来から指摘されているようにマイクロク
ラツグの発生が見られ、結晶粒の長さは0.5mm程
度であつた。ただし再現性は良好であつた。サフ
アイヤ基板のものと石英基板のものにそれぞれチ
ヤンネルMOSトランジスタを形成した。本発明
で得られた単結晶シリコン膜は結晶粒子が大き
く、結晶方位が制御されているため、いづれも電
圧Vthがウエハ内で±５％以内に収まつており、
結晶粒界に沿つたリーク電流が発生していないた
め、リーク電流値が、結晶粒界が存在している場
合に比で１／1000になつていることが判つた。
さらに、同様な方法により、一度下層に単結晶
シリコン膜を形成した後、層間絶縁体分離膜を形
成し、再度、単結晶シリコン膜を形成して、調べ
たところ、下層と同様な良質で、均一性の良い膜
が上層にも形成されることが判つた。
シリコン膜を形成した後、層間絶縁体分離膜を形
成し、再度、単結晶シリコン膜を形成して、調べ
たところ、下層と同様な良質で、均一性の良い膜
が上層にも形成されることが判つた。
また、溝形状として、溝底面３と溝側壁４とが
なる角θが54.7°から±3°程度はずれていても本発
明の結晶学的方位制御の効果が十分あることが判
つた。
なる角θが54.7°から±3°程度はずれていても本発
明の結晶学的方位制御の効果が十分あることが判
つた。
本実施例以外に、基板１としてアルミナ、窒化
アルミニウム、スピネル、シリコン基板等を用い
ても、同様な結果が得られた。また、絶縁体膜２
として、シリコン膜を熱酸化して形状したSiO2
膜を用いても、同様な結果が得られた。
アルミニウム、スピネル、シリコン基板等を用い
ても、同様な結果が得られた。また、絶縁体膜２
として、シリコン膜を熱酸化して形状したSiO2
膜を用いても、同様な結果が得られた。
さらに、シリコン膜５として、減圧化学気相成
長法で、他の成長温度で堆積したものや、他の手
段、例えば、常圧化学気相成長法、真空蒸着法、
プラズマ成長法等で形成したものを用いても良
く、少なくとも、基板垂直方向が＜100＞方位で
ある微小結晶粒子を含み、その後のアニール過程
で、＜100＞方位の結晶粒子をもとに選択的に成長
するものであればかまわない。
長法で、他の成長温度で堆積したものや、他の手
段、例えば、常圧化学気相成長法、真空蒸着法、
プラズマ成長法等で形成したものを用いても良
く、少なくとも、基板垂直方向が＜100＞方位で
ある微小結晶粒子を含み、その後のアニール過程
で、＜100＞方位の結晶粒子をもとに選択的に成長
するものであればかまわない。
光学エネルギービームとして、CW−Ar+レー
ザを用いた例を示したが、本発明は用いるレーザ
の波長に限定されず、他のCW−Nd：YAGレー
ザ、CO2レーザ等を使用しても、何ら限定されな
い。また、光学エネルギービームはレーザ光に限
定されず、ハロゲンランプ等のランプ光源をミラ
ー、レンズで集光したものを用いても、何ら差し
つかえない。
ザを用いた例を示したが、本発明は用いるレーザ
の波長に限定されず、他のCW−Nd：YAGレー
ザ、CO2レーザ等を使用しても、何ら限定されな
い。また、光学エネルギービームはレーザ光に限
定されず、ハロゲンランプ等のランプ光源をミラ
ー、レンズで集光したものを用いても、何ら差し
つかえない。
（発明の効果）
基板表面に施された溝形状により、該基板の溝
膜材料の単結晶化をもたらす方法において、従来
の＜100＞textureシリコン膜を単結晶化させよう
とする溝形状が、溝の底面が基板表面と平行か
つ、溝側面が溝底面と直角な従来例では、大粒径
の単結晶化膜が得られにくかつたが、本発明で
は、溝形状の改良により、大粒径かつ、基板垂直
方向が＜100＞方位、溝の長手方向が＜110＞方位
である単結晶シリコン膜を再現性良く形成できる
利点を有する。
膜材料の単結晶化をもたらす方法において、従来
の＜100＞textureシリコン膜を単結晶化させよう
とする溝形状が、溝の底面が基板表面と平行か
つ、溝側面が溝底面と直角な従来例では、大粒径
の単結晶化膜が得られにくかつたが、本発明で
は、溝形状の改良により、大粒径かつ、基板垂直
方向が＜100＞方位、溝の長手方向が＜110＞方位
である単結晶シリコン膜を再現性良く形成できる
利点を有する。
本発明で得られる単結晶シリコン膜上にMOS
トランジスター等の素子を形成すると、デバイス
特性向上のみならず、デバイス特性の均一性が著
しく向上する等の利点を有し、さらには、デバイ
スの多層化において、種結晶を必要としないため
に、デバイス回路設計上の自由度が大きく、半導
体装置製造に当たり、多大の効果をもたらす。
トランジスター等の素子を形成すると、デバイス
特性向上のみならず、デバイス特性の均一性が著
しく向上する等の利点を有し、さらには、デバイ
スの多層化において、種結晶を必要としないため
に、デバイス回路設計上の自由度が大きく、半導
体装置製造に当たり、多大の効果をもたらす。
第１図は本発明を説明するための基板構造の斜
視図。第２図ａ，ｂは従来例を説明するための基
板構造の斜視図。 １……基板、２……絶縁体膜、３……溝底面、
４……溝側壁、５……シリコン膜。
視図。第２図ａ，ｂは従来例を説明するための基
板構造の斜視図。 １……基板、２……絶縁体膜、３……溝底面、
４……溝側壁、５……シリコン膜。
Claims (1)
- １ 少なくとも表面が絶縁体膜で覆われている基
板の表面に、溝の底面と基板表面が平行で向い合
つた１組の溝の側壁が底面となす角のうち小なる
角が54.7°±3°である帯状の溝を複数個形成し、次
いで基板表面に多結晶シリコン膜を堆積し、次い
で、光学的エネルギービームを前記シリコン膜に
照射して固相と液相が共存する状態になるように
加熱し、再結晶化させて、前記基板上に、帯状の
溝の長手方向が＜110＞方位、かつ、基板垂直方
向が＜100＞方位である単結晶シリコン膜を形成
することを特徴とするSOI結晶形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082298A JPS61241909A (ja) | 1985-04-19 | 1985-04-19 | Ｓｏｉ結晶形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082298A JPS61241909A (ja) | 1985-04-19 | 1985-04-19 | Ｓｏｉ結晶形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61241909A JPS61241909A (ja) | 1986-10-28 |
| JPH0351289B2 true JPH0351289B2 (ja) | 1991-08-06 |
Family
ID=13770639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60082298A Granted JPS61241909A (ja) | 1985-04-19 | 1985-04-19 | Ｓｏｉ結晶形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61241909A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3213338B2 (ja) * | 1991-05-15 | 2001-10-02 | 株式会社リコー | 薄膜半導体装置の製法 |
| JP4558140B2 (ja) * | 2000-05-02 | 2010-10-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2003204067A (ja) | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
| JP4137460B2 (ja) | 2002-02-08 | 2008-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2004006679A (ja) * | 2002-03-05 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体素子及びそれを用いた半導体装置 |
| KR100979926B1 (ko) | 2002-03-05 | 2010-09-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체소자 및 그것을 사용한 반도체장치 |
| JP4141307B2 (ja) * | 2002-03-15 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4141292B2 (ja) * | 2002-03-15 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4503246B2 (ja) * | 2002-06-25 | 2010-07-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57145316A (en) * | 1981-03-04 | 1982-09-08 | Toshiba Corp | Manufacture of semicondcutor device |
-
1985
- 1985-04-19 JP JP60082298A patent/JPS61241909A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57145316A (en) * | 1981-03-04 | 1982-09-08 | Toshiba Corp | Manufacture of semicondcutor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61241909A (ja) | 1986-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lam et al. | Single Crystal Silicon‐on‐Oxide by a Scanning CW Laser Induced Lateral Seeding Process | |
| US4751193A (en) | Method of making SOI recrystallized layers by short spatially uniform light pulses | |
| EP0141506A2 (en) | Method for producing a semiconductor structure | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JPH0351289B2 (ja) | ||
| US5320907A (en) | Crystal article and method for forming same | |
| JP2840434B2 (ja) | 結晶の形成方法 | |
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| JPH0442358B2 (ja) | ||
| JPH01248511A (ja) | 多結晶膜の形成方法 | |
| US5582641A (en) | Crystal article and method for forming same | |
| JPH0228560B2 (ja) | Tanketsushoshirikonmakukeiseiho | |
| Scharff et al. | Growth of monocrystalline silicon islands on insulating substrates | |
| Egami et al. | Two-step laser recrystallization of silicon stripes in SiO 2 grooves for crystallographic orientation control | |
| JPH059099A (ja) | 結晶の成長方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH0136972B2 (ja) | ||
| JPS5946021A (ja) | 半導体装置の製造方法 | |
| JPS6362892B2 (ja) | ||
| JPS61106484A (ja) | 半導体装置用基板及びその製造方法 | |
| JPS5886716A (ja) | 単結晶半導体膜形成法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JPH059089A (ja) | 結晶の成長方法 | |
| JPS6362088B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |