JPS61241909A - Ｓｏｉ結晶形成法 - Google Patents
Ｓｏｉ結晶形成法Info
- Publication number
- JPS61241909A JPS61241909A JP60082298A JP8229885A JPS61241909A JP S61241909 A JPS61241909 A JP S61241909A JP 60082298 A JP60082298 A JP 60082298A JP 8229885 A JP8229885 A JP 8229885A JP S61241909 A JPS61241909 A JP S61241909A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon film
- orientation
- groove
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は種子結晶を用いることなく、ＳＯＩ結晶を形成
する方法に関する。
する方法に関する。
（従来技術）
絶縁体膜上のシリコン膜を光学的エネルギービームで加
熱し、再結晶化させて、単結晶化する場合、結晶学的方
位制御は後のデバイス特性の向上、均一化に非常に重要
である。結晶学的方位制御方法については、Ｓｉ基板を
種子結晶として用いる方法（エムタムラら、ジャパニー
ズジャーナルオプアプライドフイジクス： Ｍ、Ｔａｍ
ｕｒａ、 ｅｔ ａｌ、 Ｊａｐｎ、Ｊ。
熱し、再結晶化させて、単結晶化する場合、結晶学的方
位制御は後のデバイス特性の向上、均一化に非常に重要
である。結晶学的方位制御方法については、Ｓｉ基板を
種子結晶として用いる方法（エムタムラら、ジャパニー
ズジャーナルオプアプライドフイジクス： Ｍ、Ｔａｍ
ｕｒａ、 ｅｔ ａｌ、 Ｊａｐｎ、Ｊ。
Ａｐｐｌ、Ｐｈｙｓ、 ’ＰＩ Ｌ２３（１９８０）、
）や種子結晶を用いない方法、特に人工的な溝を形成し
、その溝形状により、結晶方法を制御するグラフオエピ
タキシ（エム・ダブリュ・ガイズら、アプライド・フィ
ジックス・レターＭ、Ｗ、Ｇｅ１ｓ ｅｔ ａｌ、Ａｐ
ｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、３５．７１（１９７９）、
）が知られている。多層溝造を有する三次元回路素子を
実現するためには、種子結晶を用いない結晶方位制御の
開発が急務である。ＳｉＯ２絶縁体膜」二のＳｉ半導体
結晶の結晶方位を制御に関しては、上記がイスらの発表
（ジャーナルオブバキュームサイエンスアンドテクノロ
ジー：Ｊ、Ｖａｃ、 Ｓｃｉ、 Ｔｅｃｈｎｏｌ、 ４
１６４０（１９７９）、）詳しく示されているが、未だ
、不十分な所が多い。例えば、Ｓｉのように、平坦な基
板上に堆積しただけでも、＜ｉｏｏ＞−軸配向性［基板
垂直方向が＜１００＞方位を有するもの、］が強い膜は
、第２図に示したように基板表面に人工的な溝を施し、
その幾何学的形状を制御することにより、基板面内の結
晶方位制御が可能であると言われている。第２図の（ａ
）は、溝形状として、基板表面と、平行な溝底面を有す
る場合、（ｂ）は溝がのこぎり状で、基板表面と平行な
溝底面を持たせない場合の例で、それぞれ、隣り合った
面（側面もしくは底面）が９０°をな゛している場合で
ある。前記のがイスらの発表ゴ（ジャーナルオプバキュ
ームサイエンスアンドテクノロジー：Ｊ、Ｖａｃ、 Ｓ
ｃｉ、Ｔｅｃｈｎｏｌ、 １６．１６４０（１９７９）
、）では、平坦な基板上に堆積しただけでも＜１１１＞
−軸配向性［基板垂直方向が＜１１１＞方位を有するも
の、］が強い膜についても、前記と同様な方法により基
板面内の方位制御が可能であることを述べているが、本
発明は＜１００＞単位結晶シリコン膜の形成にあるので
、前者の場合について、説明する。
）や種子結晶を用いない方法、特に人工的な溝を形成し
、その溝形状により、結晶方法を制御するグラフオエピ
タキシ（エム・ダブリュ・ガイズら、アプライド・フィ
ジックス・レターＭ、Ｗ、Ｇｅ１ｓ ｅｔ ａｌ、Ａｐ
ｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、３５．７１（１９７９）、
）が知られている。多層溝造を有する三次元回路素子を
実現するためには、種子結晶を用いない結晶方位制御の
開発が急務である。ＳｉＯ２絶縁体膜」二のＳｉ半導体
結晶の結晶方位を制御に関しては、上記がイスらの発表
（ジャーナルオブバキュームサイエンスアンドテクノロ
ジー：Ｊ、Ｖａｃ、 Ｓｃｉ、 Ｔｅｃｈｎｏｌ、 ４
１６４０（１９７９）、）詳しく示されているが、未だ
、不十分な所が多い。例えば、Ｓｉのように、平坦な基
板上に堆積しただけでも、＜ｉｏｏ＞−軸配向性［基板
垂直方向が＜１００＞方位を有するもの、］が強い膜は
、第２図に示したように基板表面に人工的な溝を施し、
その幾何学的形状を制御することにより、基板面内の結
晶方位制御が可能であると言われている。第２図の（ａ
）は、溝形状として、基板表面と、平行な溝底面を有す
る場合、（ｂ）は溝がのこぎり状で、基板表面と平行な
溝底面を持たせない場合の例で、それぞれ、隣り合った
面（側面もしくは底面）が９０°をな゛している場合で
ある。前記のがイスらの発表ゴ（ジャーナルオプバキュ
ームサイエンスアンドテクノロジー：Ｊ、Ｖａｃ、 Ｓ
ｃｉ、Ｔｅｃｈｎｏｌ、 １６．１６４０（１９７９）
、）では、平坦な基板上に堆積しただけでも＜１１１＞
−軸配向性［基板垂直方向が＜１１１＞方位を有するも
の、］が強い膜についても、前記と同様な方法により基
板面内の方位制御が可能であることを述べているが、本
発明は＜１００＞単位結晶シリコン膜の形成にあるので
、前者の場合について、説明する。
次に第２図に示した従来例において、（ａ）の場合が良
く試みられているが、実際にはデバイス形成に十分なく
１００ ＞単結晶Ｓｉが得られた例が少なかった。
く試みられているが、実際にはデバイス形成に十分なく
１００ ＞単結晶Ｓｉが得られた例が少なかった。
本発明の目的は、従来例の欠点（溝形成）を改善し、デ
バイス形成に必要な大粒径の単位結晶シリコン膜を再現
性良く形成する方法を提供することにある。
バイス形成に必要な大粒径の単位結晶シリコン膜を再現
性良く形成する方法を提供することにある。
（発明の構成）
本発明によれば、少なくとも表面が絶縁体膜で覆われて
いる基板の表面に、溝の底面と基板表面が平行で向い合
った１組の溝の側壁が底面となす角のうち小なる角が５
４．７°あるいはその近傍である帯状の溝を複数個形成
し、次いで基板表面に多結晶シリコン膜を堆積し、次い
で、光学的エネルギービームを前記シリコン膜に照射し
て同相と液相が共存する状態になるように加熱し、再結
晶化させて、前記基板上に、帯状の溝の長手方向が＜１
１０＞方位、かつ、基板垂直方向が＜ １００ ＞方位
である単位結晶シリコン膜を形成することを特徴とする
ＳＯＩ結晶形成法が得られる。
いる基板の表面に、溝の底面と基板表面が平行で向い合
った１組の溝の側壁が底面となす角のうち小なる角が５
４．７°あるいはその近傍である帯状の溝を複数個形成
し、次いで基板表面に多結晶シリコン膜を堆積し、次い
で、光学的エネルギービームを前記シリコン膜に照射し
て同相と液相が共存する状態になるように加熱し、再結
晶化させて、前記基板上に、帯状の溝の長手方向が＜１
１０＞方位、かつ、基板垂直方向が＜ １００ ＞方位
である単位結晶シリコン膜を形成することを特徴とする
ＳＯＩ結晶形成法が得られる。
（構成の詳細な説明）
第２図に示すような、従来例でなぜ十分なく１００＞単
結晶Ｓｉが得られないかを詳しく検討したところ、次の
ようなことが判った。通常良く行われているようなエネ
ルギービームアニール法（一度、非晶質もしくは多結晶
シリコン膜を堆積後、レーザビームのような加熱源によ
り加熱し、再結晶化させる方法）においては、前述のよ
うな基板表面に人工的に形成された溝と、微小結晶粒子
との間に生じる相互作用だけを考慮するのでは不十分で
あり、加熱した場合に一部存在するシリコンの液相と溝
の相互作用をも考慮することが必要である。レーザビー
ム等の（光学的加熱源）で、シリコン膜を直接加熱する
と同相と液相が共存する状態があることが知られている
。（ホーキンス、アプライドフィジックス レター：Ａ
ｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、 ４２゜３５８（１
９８３）、）本発明者は、この共存状態についてさらに
詳しく検討していたところ、同相・液相の共存状態では
熱力学的に安定な状態として、ラメラ状の同相シリコン
が選択的に故長し、そあ固相シリコンの基板垂直方向が
＜１００＞方位、固相シリコンと液相シリコンとの境界
は（１１１）面で形成され、さらにラメラ状の固相シリ
コンの長手方向が＜１１０＞方位になることを見い出し
た。従って溝の形状はシリコンとの液相との相互作用を
考慮して決定する必要があることを見いだした。ところ
が従来例では、これらのことが考慮されていなかった。
結晶Ｓｉが得られないかを詳しく検討したところ、次の
ようなことが判った。通常良く行われているようなエネ
ルギービームアニール法（一度、非晶質もしくは多結晶
シリコン膜を堆積後、レーザビームのような加熱源によ
り加熱し、再結晶化させる方法）においては、前述のよ
うな基板表面に人工的に形成された溝と、微小結晶粒子
との間に生じる相互作用だけを考慮するのでは不十分で
あり、加熱した場合に一部存在するシリコンの液相と溝
の相互作用をも考慮することが必要である。レーザビー
ム等の（光学的加熱源）で、シリコン膜を直接加熱する
と同相と液相が共存する状態があることが知られている
。（ホーキンス、アプライドフィジックス レター：Ａ
ｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、 ４２゜３５８（１
９８３）、）本発明者は、この共存状態についてさらに
詳しく検討していたところ、同相・液相の共存状態では
熱力学的に安定な状態として、ラメラ状の同相シリコン
が選択的に故長し、そあ固相シリコンの基板垂直方向が
＜１００＞方位、固相シリコンと液相シリコンとの境界
は（１１１）面で形成され、さらにラメラ状の固相シリ
コンの長手方向が＜１１０＞方位になることを見い出し
た。従って溝の形状はシリコンとの液相との相互作用を
考慮して決定する必要があることを見いだした。ところ
が従来例では、これらのことが考慮されていなかった。
第１図は本発明の基本概念を説明するための基板構造の
斜視図である。先ず基板１上の絶縁体膜２の表面に溝の
底面３と基板表面が平行で、向い合った１組の溝の側壁
４が底面３となす角のうち小なる角θが５４．７°ある
いはその近傍である帯状の溝を複数個、一定間隔で形成
する。次に、多結晶シリコン膜５を該基板表面上に堆積
し、光学エネルギービームとして、レーザビームで該シ
リコン膜５を、固相と液相が共存する状態になるように
加熱し、再結晶化させる。この時、加熱された該シリコ
ン膜中では、基板垂直方向＜１００＞方位である微小結
晶粒子が選択的に成長してくる。さらに、この状態では
、同相のシリコン粒子は主に、基板垂直方向が＜ １０
０ ＞方位を有するものであって、この同相シリコン粒
子と液相シリコン粒子との界面は（１１１）結晶面にな
る傾向が強い。特に、基板垂直方向が＜１００＞方位で
微小結晶粒子がラメラ状に細長く成長し、その傾いた側
面が結晶格子面の（１１１）面に対応するような幾何学
的条件を有する絶縁体基板表面上に成長しやすいことが
判った。
斜視図である。先ず基板１上の絶縁体膜２の表面に溝の
底面３と基板表面が平行で、向い合った１組の溝の側壁
４が底面３となす角のうち小なる角θが５４．７°ある
いはその近傍である帯状の溝を複数個、一定間隔で形成
する。次に、多結晶シリコン膜５を該基板表面上に堆積
し、光学エネルギービームとして、レーザビームで該シ
リコン膜５を、固相と液相が共存する状態になるように
加熱し、再結晶化させる。この時、加熱された該シリコ
ン膜中では、基板垂直方向＜１００＞方位である微小結
晶粒子が選択的に成長してくる。さらに、この状態では
、同相のシリコン粒子は主に、基板垂直方向が＜ １０
０ ＞方位を有するものであって、この同相シリコン粒
子と液相シリコン粒子との界面は（１１１）結晶面にな
る傾向が強い。特に、基板垂直方向が＜１００＞方位で
微小結晶粒子がラメラ状に細長く成長し、その傾いた側
面が結晶格子面の（１１１）面に対応するような幾何学
的条件を有する絶縁体基板表面上に成長しやすいことが
判った。
以上のことを幾何学的にまとめると、基板表面が（１０
０）面で、溝の長手方向Ｙに関して、左右１組の等価な
（１１１）面が溝の側壁４と平行の時、上記の溝の長手
方向Ｙは＜１１０＞方位となる。このとき、（１００）
面と（１１１）面のなす角は５４．７°であって、あら
かじめ、本発明のように、溝底面と側壁とのなす角が制
御された基板上に単結晶シリコン膜が形成されることが
判った。
０）面で、溝の長手方向Ｙに関して、左右１組の等価な
（１１１）面が溝の側壁４と平行の時、上記の溝の長手
方向Ｙは＜１１０＞方位となる。このとき、（１００）
面と（１１１）面のなす角は５４．７°であって、あら
かじめ、本発明のように、溝底面と側壁とのなす角が制
御された基板上に単結晶シリコン膜が形成されることが
判った。
（実施例）
以下、本発明の実施例について、第１図を参照して詳細
に説明する。本実施例においては、１で示した基板とし
て、サファイヤ基板、あるいは石英ガラス基板を用いた
。基板１上には化学気相成長法で絶縁体である非晶質Ｓ
ｉＯ□膜２を０．４ｐｍ堆積した。次いで、第１図で示
したような溝底面３と溝側壁４となす角が５４．７°の
溝を形成するために、フォトリソグラフィ技術で、溝の
凸に相当する部分だけを膜厚４０００ＡルシストＡＺ１
３５０ＪＹ−被覆し、ＣＨＦ３−０□系のプラズマエチ
ッング技術で所望の角度付きの溝を加工した。０□を１
０％程度を含む、ＳｉＯ２膜のプラズマエチッング技術
による形状制御については、キャステラーノが詳しく報
告している（Ｒ，Ｎ、 Ｃａ５ｔｅｌｌａｎｏ。
に説明する。本実施例においては、１で示した基板とし
て、サファイヤ基板、あるいは石英ガラス基板を用いた
。基板１上には化学気相成長法で絶縁体である非晶質Ｓ
ｉＯ□膜２を０．４ｐｍ堆積した。次いで、第１図で示
したような溝底面３と溝側壁４となす角が５４．７°の
溝を形成するために、フォトリソグラフィ技術で、溝の
凸に相当する部分だけを膜厚４０００ＡルシストＡＺ１
３５０ＪＹ−被覆し、ＣＨＦ３−０□系のプラズマエチ
ッング技術で所望の角度付きの溝を加工した。０□を１
０％程度を含む、ＳｉＯ２膜のプラズマエチッング技術
による形状制御については、キャステラーノが詳しく報
告している（Ｒ，Ｎ、 Ｃａ５ｔｅｌｌａｎｏ。
ソリッドステート テクノロジ： ５ｏｌｉｄ Ｓｔａ
ｔｅＴｅｃｈｎｏｌｏｇｙ ／ Ｍａｙ １９８４．
Ｐ２Ｏ３−２０６）。ここで形成した溝のピッチは４２
ｍ、溝の深さは０．２ｐｍであった。第１図のａの値は
２．０ｐｍ、 ｂの値は１．７１＋ｍである。
ｔｅＴｅｃｈｎｏｌｏｇｙ ／ Ｍａｙ １９８４．
Ｐ２Ｏ３−２０６）。ここで形成した溝のピッチは４２
ｍ、溝の深さは０．２ｐｍであった。第１図のａの値は
２．０ｐｍ、 ｂの値は１．７１＋ｍである。
以上のようにして、形成した溝を有する基板表面上で、
多結晶シリコン膜５として、減圧化学気相成長法として
５ｉＨ４−Ｈ２系）、７００°Ｃで成長させたものを用
い、膜厚は０．４ｐｍとした。しがる後、光学的エネル
ギービームとして、ＣＷ−Ａｒ＋レーザ（波長０．５ｐ
ｍ）をＹ方向にスキャンし、シリコン膜５を加熱し、再
結晶化させた。加熱条件としては、ビーム径８０ｐｍ、
パワー９Ｗ、レーザ走査速度２ｍｍ／ｓとして、該シリ
コン膜５は液相と同相が共存する状態となった。
多結晶シリコン膜５として、減圧化学気相成長法として
５ｉＨ４−Ｈ２系）、７００°Ｃで成長させたものを用
い、膜厚は０．４ｐｍとした。しがる後、光学的エネル
ギービームとして、ＣＷ−Ａｒ＋レーザ（波長０．５ｐ
ｍ）をＹ方向にスキャンし、シリコン膜５を加熱し、再
結晶化させた。加熱条件としては、ビーム径８０ｐｍ、
パワー９Ｗ、レーザ走査速度２ｍｍ／ｓとして、該シリ
コン膜５は液相と同相が共存する状態となった。
以上のごとく形成したシリコン膜５をエツチング法、Ｘ
線回折法、電子チャネリング法で評価したところ、基板
垂直方向２が＜ １００ ＞方位で、方位分布＜１１０
＞方位であることが明らかになった。また、得られた単
結晶シリコン粒子の大きさはレーザ走査方向が溝と直角
の時はレーザビームがガウス形のものを用いたので、レ
ーザビーム径の約半分程度（４０ｐｍ）であったが、レ
ーザ走査方向を溝と平行にした場合は、幅４０ｐｍ、長
さ５ｍｍ程度という、集積回路のチップサイズと同程度
の非常に大きなものが再現性良く形成できていることが
判った。基板として、石英ガラスを用いた場合には、従
来から指摘されているようにマイクロフラッグの発生が
見られ、結晶粒の長さは０．５ｍｍ程度であった。ただ
し再現性は良好であった。サファイヤ基板のものと石英
基板のものにそれぞれチャンネルＭＯ８）ランジスタを
形成した。本発明で得られた単結晶シリコン膜は結晶粒
子が大きく、結晶方位が制御されているため、いづれも
電圧ｖｔｈがウェハ内で±５％以内に収まっており、結
晶粒界に沿ったリーク電流が発生していないため、リー
ク電流値が、結晶粒界が存在している場合に比でｌ／１
０００になっていることが判った。
線回折法、電子チャネリング法で評価したところ、基板
垂直方向２が＜ １００ ＞方位で、方位分布＜１１０
＞方位であることが明らかになった。また、得られた単
結晶シリコン粒子の大きさはレーザ走査方向が溝と直角
の時はレーザビームがガウス形のものを用いたので、レ
ーザビーム径の約半分程度（４０ｐｍ）であったが、レ
ーザ走査方向を溝と平行にした場合は、幅４０ｐｍ、長
さ５ｍｍ程度という、集積回路のチップサイズと同程度
の非常に大きなものが再現性良く形成できていることが
判った。基板として、石英ガラスを用いた場合には、従
来から指摘されているようにマイクロフラッグの発生が
見られ、結晶粒の長さは０．５ｍｍ程度であった。ただ
し再現性は良好であった。サファイヤ基板のものと石英
基板のものにそれぞれチャンネルＭＯ８）ランジスタを
形成した。本発明で得られた単結晶シリコン膜は結晶粒
子が大きく、結晶方位が制御されているため、いづれも
電圧ｖｔｈがウェハ内で±５％以内に収まっており、結
晶粒界に沿ったリーク電流が発生していないため、リー
ク電流値が、結晶粒界が存在している場合に比でｌ／１
０００になっていることが判った。
さらに、同様な方法により、−皮下層に単結晶シリコン
膜を形成した後、層間絶縁体分離膜を形成し、再度、単
結晶シリコン膜を形成して、調べたところ、下層と同様
な良質で、均一性の良い膜が上層にも形成されることが
判った。
膜を形成した後、層間絶縁体分離膜を形成し、再度、単
結晶シリコン膜を形成して、調べたところ、下層と同様
な良質で、均一性の良い膜が上層にも形成されることが
判った。
また、溝形状として、溝底面３と溝側壁４とがなる角０
が５４．７°から±３°程度はずれていても本発明の結
晶学的方位制御の効果が十分あることが判った。
が５４．７°から±３°程度はずれていても本発明の結
晶学的方位制御の効果が十分あることが判った。
本実施例以外に、基板１としてアルミナ、窒化アルミニ
ウム、スピネル、シリコン基板等を用いても、同様な結
果が得られた。また、絶縁体Ｊｌ！２として、シリコン
膜を熱酸化して形状したＳｉ Ｏ２膜を用いても、同様
な結果が得られた。
ウム、スピネル、シリコン基板等を用いても、同様な結
果が得られた。また、絶縁体Ｊｌ！２として、シリコン
膜を熱酸化して形状したＳｉ Ｏ２膜を用いても、同様
な結果が得られた。
さらに、シリコン膜５として、減圧化学気相成長法で、
他の成長温度で堆積したものや、他の手段、例えば、常
圧化学気相成長法、真空蒸着法、プラズマ成長法等で形
成したものを用いても良く、少なくとも、基板垂直方向
が＜１００＞方位である微小結晶粒子を含み、その後の
アニール過程で、＜１００＞方位の結晶粒子をもとに選
択的に成長するものであればかまわない。
他の成長温度で堆積したものや、他の手段、例えば、常
圧化学気相成長法、真空蒸着法、プラズマ成長法等で形
成したものを用いても良く、少なくとも、基板垂直方向
が＜１００＞方位である微小結晶粒子を含み、その後の
アニール過程で、＜１００＞方位の結晶粒子をもとに選
択的に成長するものであればかまわない。
光学エネルギービームとして、ＣＷ−Ａｒ＋レーザを用
いた例を示したが、本発明は用いるレーザの波長に限定
されず、他のＣＷ−Ｎｄ：ＹＡＧレーザ、ＣＯ２レーザ
等を使用しても、何ら限定されない。また、光学エネル
ギービームはレーザ光に限定されず、ハロゲンランプ等
のランプ光源をミラー、レンズで集光したものを用いて
も、何ら差しつがえない。
いた例を示したが、本発明は用いるレーザの波長に限定
されず、他のＣＷ−Ｎｄ：ＹＡＧレーザ、ＣＯ２レーザ
等を使用しても、何ら限定されない。また、光学エネル
ギービームはレーザ光に限定されず、ハロゲンランプ等
のランプ光源をミラー、レンズで集光したものを用いて
も、何ら差しつがえない。
（発明の効果）
基板表面に施された溝形状により、該基板の溝膜材料の
単結晶化をもたらす方法において、従来の＜１００＞ｔ
ｅｘｔｕｒｅシリコン膜を単結晶化させようとする溝形
状が、溝の底面が基板表面と平行かつ、溝側面が溝底面
と直角な従来例では、大粒径の単結晶化膜が得られにく
かったが、本発明では、溝形状の改良により、大粒径か
つ、基板垂直方向が＜１００＞方位、溝の長手方向が＜
１１０＞方位である単結晶シリコン膜を再現性良く形成
できる利点を有する。
単結晶化をもたらす方法において、従来の＜１００＞ｔ
ｅｘｔｕｒｅシリコン膜を単結晶化させようとする溝形
状が、溝の底面が基板表面と平行かつ、溝側面が溝底面
と直角な従来例では、大粒径の単結晶化膜が得られにく
かったが、本発明では、溝形状の改良により、大粒径か
つ、基板垂直方向が＜１００＞方位、溝の長手方向が＜
１１０＞方位である単結晶シリコン膜を再現性良く形成
できる利点を有する。
本発明で得られる単結晶シリコン膜上にＭＯＳ）ランシ
スター等の素子を形成すると、デバイス特性向上のみな
らず、デバイス特性の均一性が著しく向上する等の利点
を有し、さらには、デバイスの多層化において、種結晶
を必要としないために、デバイス回路設計上の自由度が
大きく、半導体装置製造に当たり、多大の効果をもたら
す。
スター等の素子を形成すると、デバイス特性向上のみな
らず、デバイス特性の均一性が著しく向上する等の利点
を有し、さらには、デバイスの多層化において、種結晶
を必要としないために、デバイス回路設計上の自由度が
大きく、半導体装置製造に当たり、多大の効果をもたら
す。
第１図は本発明を説明するための基板構造の斜視図。第
２図（ａ）、 （ｂ）は従来例を説明するための基板構
造の斜視図。
２図（ａ）、 （ｂ）は従来例を説明するための基板構
造の斜視図。
Claims (1)
- 少なくとも表面が絶縁体膜で覆われている基板の表面に
、溝の底面と基板表面が平行で向い合った１組の溝の側
壁が底面となす角のうち小なる角が５４．７°あるいは
その近傍である帯状の溝を複数個形成し、次いで基板表
面に多結晶シリコン膜を堆積し、次いで、光学的エネル
ギービームを前記シリコン膜に照射して固相と液相が共
存する状態になるように加熱し、再結晶化させて、前記
基板上に、帯状の溝の長手方向が＜１１０＞方位、かつ
、基板垂直方向が＜１００＞方位である単位結晶シリコ
ン膜を形成することを特徴とするＳＯＩ結晶形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082298A JPS61241909A (ja) | 1985-04-19 | 1985-04-19 | Ｓｏｉ結晶形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082298A JPS61241909A (ja) | 1985-04-19 | 1985-04-19 | Ｓｏｉ結晶形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61241909A true JPS61241909A (ja) | 1986-10-28 |
| JPH0351289B2 JPH0351289B2 (ja) | 1991-08-06 |
Family
ID=13770639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60082298A Granted JPS61241909A (ja) | 1985-04-19 | 1985-04-19 | Ｓｏｉ結晶形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61241909A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304357A (en) * | 1991-05-15 | 1994-04-19 | Ricoh Co. Ltd. | Apparatus for zone melting recrystallization of thin semiconductor film |
| JP2001319877A (ja) * | 2000-05-02 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2003234477A (ja) * | 2002-02-08 | 2003-08-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2004006786A (ja) * | 2002-03-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2004006679A (ja) * | 2002-03-05 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体素子及びそれを用いた半導体装置 |
| JP2004006712A (ja) * | 2002-03-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体素子及びそれを用いた半導体装置 |
| JP2004088084A (ja) * | 2002-06-25 | 2004-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7312473B2 (en) | 2001-12-28 | 2007-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device using the same |
| US7705357B2 (en) | 2002-03-05 | 2010-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel region in recess |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57145316A (en) * | 1981-03-04 | 1982-09-08 | Toshiba Corp | Manufacture of semicondcutor device |
-
1985
- 1985-04-19 JP JP60082298A patent/JPS61241909A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57145316A (en) * | 1981-03-04 | 1982-09-08 | Toshiba Corp | Manufacture of semicondcutor device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304357A (en) * | 1991-05-15 | 1994-04-19 | Ricoh Co. Ltd. | Apparatus for zone melting recrystallization of thin semiconductor film |
| JP2001319877A (ja) * | 2000-05-02 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7312473B2 (en) | 2001-12-28 | 2007-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device using the same |
| JP2003234477A (ja) * | 2002-02-08 | 2003-08-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7709895B2 (en) | 2002-02-08 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having insulating stripe patterns |
| JP2004006679A (ja) * | 2002-03-05 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体素子及びそれを用いた半導体装置 |
| US7705357B2 (en) | 2002-03-05 | 2010-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel region in recess |
| JP2004006786A (ja) * | 2002-03-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2004006712A (ja) * | 2002-03-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体素子及びそれを用いた半導体装置 |
| JP2004088084A (ja) * | 2002-06-25 | 2004-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351289B2 (ja) | 1991-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lam et al. | Single Crystal Silicon‐on‐Oxide by a Scanning CW Laser Induced Lateral Seeding Process | |
| CA1225571A (en) | Growth of oriented single crystal semiconductor on insulator | |
| JP2001035806A (ja) | 半導体薄膜の製造方法 | |
| US4773964A (en) | Process for the production of an oriented monocrystalline silicon film with localized defects on an insulating support | |
| JPS61241909A (ja) | Ｓｏｉ結晶形成法 | |
| US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
| JP2743370B2 (ja) | 多結晶膜の形成方法 | |
| JPH0228560B2 (ja) | Tanketsushoshirikonmakukeiseiho | |
| Scharff et al. | Growth of monocrystalline silicon islands on insulating substrates | |
| JPH0442358B2 (ja) | ||
| JPH059099A (ja) | 結晶の成長方法 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH0136972B2 (ja) | ||
| RU2096865C1 (ru) | Способ изготовления кремний на изоляторе структур | |
| JPS6091622A (ja) | 半導体基板の製造方法 | |
| Inoue et al. | Electron-beam recrystallization of silicon layers on silicon dioxide | |
| JPS61106484A (ja) | 半導体装置用基板及びその製造方法 | |
| JPH059089A (ja) | 結晶の成長方法 | |
| JPS5946021A (ja) | 半導体装置の製造方法 | |
| JPS6219046B2 (ja) | ||
| JPS6115318A (ja) | Ｓｏｉ結晶形成法 | |
| JPS636828A (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS61270294A (ja) | Ｓｉ単結晶膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |