JPS636828A - 単結晶半導体薄膜の製造方法 - Google Patents

単結晶半導体薄膜の製造方法

Info

Publication number
JPS636828A
JPS636828A JP14831286A JP14831286A JPS636828A JP S636828 A JPS636828 A JP S636828A JP 14831286 A JP14831286 A JP 14831286A JP 14831286 A JP14831286 A JP 14831286A JP S636828 A JPS636828 A JP S636828A
Authority
JP
Japan
Prior art keywords
film
laser beam
region
strip
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14831286A
Other languages
English (en)
Other versions
JPH0410212B2 (ja
Inventor
Hisaaki Aizaki
尚昭 相崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP14831286A priority Critical patent/JPS636828A/ja
Publication of JPS636828A publication Critical patent/JPS636828A/ja
Publication of JPH0410212B2 publication Critical patent/JPH0410212B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は集積回路装置や半導体装置等の製造に用いら
れる半導体薄膜の製造方法に関する。
(従来の技術) 近年、半導体集積回路の高密度化が進むに伴い、半導体
集積回路の各素子寸法の微細化をはかって横方向の集積
度を向上させる他に、いったん形成された素子構造の上
に絶縁膜を全面にわたって形成し、さらに、この絶縁膜
上に半導体薄膜を設けて、この半導体薄膜を用いて素子
を形成するというようないわゆる三次元構造が盛んに研
究開発されている。とくに絶縁膜上に形成した多結晶シ
リコン膜をレーザビームにより照射し再結晶化させる方
法が注目されている。また、半導体集積回路の高速化が
進むに伴い半導体集積回路の各素子あるいは配線部分と
基板シリコンとの間の電気容量を小さくすることが重要
な課題となっている。これまでによく用いられているp
n接合分離と比較すると絶縁膜上に形成したシリコン膜
を用いれば寄生容量を小さくできるので、この意味でも
レーザビームによる再結晶化技術すなわちレーザアニー
リング技術が注目されている。
(発明が解決しようとする問題点) このような、レーザアニーリング技術において、現在の
段階では半導体集積回路を形成する目的に対して十分良
好な結晶性および平坦度が得られるに至っていない。
以上説明した絶縁膜上のシリコン膜の結晶性および平坦
度が十分良好でない原因の一つはレーザビーム形状が丸
形であるためであり、レーザビームを前述のごとく多結
晶シリコン膜に照射しつつ第5図のごとく走査方向20
の方向に走査すると、多結晶シリコン膜はいったん溶融
し、再結晶化するがこのとき再結晶化の進行する方向4
0は固液界面30に直角方向に進むが、この固液界面3
0の形状はレーザビーム10の形状から決定され、周辺
より中央に集まって来る。その結果レーザビームで走査
した際、再結晶化の核として特定の位置の結晶粒が優先
されることなく、周辺部からのランダムな核発生を伴う
ことになり広い面積にわたり単結晶化をはかることがで
きない。
コノ対策として、コリンシュ(J、P、ColCo11
n等は、アプライド・フイジクスルターズ(Appl、
Phys、Lett、)41(1982)346に述べ
られているように、第4図のごとく、多結晶シリコン膜
103上に帯状に窒化シリコン膜106を形成し、この
帯状窒化シリコン膜106の長手方向に幅の広いレーザ
ビームを走査する方法を提案しているが、これによると
、レーザビームの反射率が帯状窒化シリコン膜の部分で
は他の部分にくらべ大きくなり、多結晶シリコンR莫中
の温度分布は帯状窒化シリコン膜の下で高くなる。従っ
ていったん溶融した多結晶シリコン膜が再結晶化する際
に帯状窒化シリコン膜の無い部分から両側の帯状窒化シ
リコン膜の存在する部分へ再結晶化が進むことになり、
再結晶化の核として特定の位置の結晶粒が持続的に優先
され、その結果、長い領域にわたり単結晶化をはかるこ
とができる。
しかし、この帯状窒化シリコン膜を用いる場合、得られ
た単結晶化シリコン膜の結晶性が一定でなく、くりかえ
し走査を行ったとき、良好な結晶性が得られる走査と良
好でない結晶性が得られる走査とが周期的に出現する結
果となるといった問題点があった。
本発明の目的は、レーザ再結晶化技術におけるこのよう
な従来の欠点を除去せしめて、多結晶シリコン膜が溶融
、再結晶化する際に、くりかえし走査を行っても、各走
査において必ず良好な結晶性が得られるような単結晶半
導体薄膜の製造方法を提供することにある。
(問題点を解決するための手段) 本発明によれば、レーザ再結晶化技術において、絶縁体
あるいは絶縁膜上に多結晶あるいは非晶質半導体薄膜を
形成し、次いで該多結晶あるいは非晶質半導体薄膜にお
いてレーザ光の吸収率が小なる第1の帯状領域と吸収率
が大なる第2の帯状領域が、平行にかつくりかえして存
在するべく被覆絶縁膜が該第1および第2の帯状領域に
対応して第1の被覆絶縁膜構造と第2の被覆絶縁膜構造
が平行にかつくりかえして配置されている基板に対しレ
ーザ光を前記第1および第2の帯状領域に平行に(つか
えし走査する際に、レーザ光の最大強度位置を前記第2
の帯状領域の中心位置に一致するようにし、かつ、各走
査の間に前記第1および第2の帯状領域に垂直にレーザ
光照射位置を移動させ、このときの移動距離を前記第1
の帯状領域の幅と第2の帯状領域の幅との和の整数倍に
等しくすることを特徴とする単結晶半導体薄膜の製造方
法が得られる。
(作用) この方法によれば、レーザ再結晶化のためにくりかえし
走査を行う際、溶融再結晶化する多結晶シリコン膜中の
温度分布をいずれの走査においても同一にすることがで
き、良好な単結晶化領域を均一性良く得ることができる
(実施例) 次に本発明の一実施例について、図面を参照して説明す
る。第1図は、本発明の詳細な説明する模式図である。
図において、1はシリコン基板、2は膜厚1.0μmの
酸化シリコン膜、3は膜厚0.5pmの多結晶シリコン
膜、4a、4b、4c、4dは膜厚600人の帯状窒化
シリコン膜、5はレーザ光、6はレーザ光の強度分布、
7はレーザ光の走査方向である。第1図において、膜厚
600人の帯状窒化シリコン膜4a、4b、4c。
4dの領域がその直下の多結晶シリコン膜においてレー
ザ光の吸収率が大である第2の帯状領域であり、この第
2の帯状領域の幅すなわち帯状窒化シリコン膜4a、4
b、4c、4dの幅は10pmである。また、膜厚60
0人の各帯状窒化膜の間の領域がその直下の多結晶シリ
コン膜においてレーザ光の吸収率が小である第1の帯状
領域であり、この第1の帯状領域の幅すなわち各帯状窒
化シリコン膜の間隔は10μmである。
第2図は幅60pmの多結晶シリコン膜を溶融できる走
査条件すなわち、レーザ出力12W、走査速度10mm
/sec、基板温度400°Cにて、レーザ光走査を1
回だけ行った場合の結果である。レーザ光の走査位置1
10は■から■までの8種類の位置について調べた。単
結晶化の程度120は走査後表面の窒化シリコン膜を除
去し、さらにセコエツチング液により表面の結晶粒界を
顕在化し光学顕微鏡により単結晶化の程度が良好(第2
図中○印の領域)、やや良好(Δ印の領域)、不良(/
//印の領域)、極めて不良(V印の領域)の4段階に
分類して評価した。
第2図の評価結果から分かるようにレーザ光の中心位置
が第2の帯状領域すなわち帯状窒化シリコン膜の中央付
近に設定されている場合すなわち第2図中110■■■
の場合は良好な単結晶化が両側の2つの第1の帯状領域
すなわち帯状窒化シリコン膜間の領域において得られて
いるのに対し、レーザ光の中心位置が第2の帯状領域す
なわち、帯状窒化シリコン膜の中央から離れるにしたが
い単結晶化の程度が良好な第1の帯状領域の数は1個と
なり、単結晶化程度の不良な第1の帯状領域が生ずる。
第3図は、第2図と同じ走査条件にて、レーザ光走査を
30pmピッチでくつがえし行った場合の結果である。
単結晶化の程度は第2図の場合と同様の方法で、第1の
帯状領域のみについて行った。この時のレーザ光強度分
布140の中心位置は第1の帯状領域と第2の帯状領域
の境界に位置しており、各位置での単独走査による単結
晶化の程度160は第3図に示す通りであって(○印は
良好、斜線部は不良)このような条件ではいったん良好
な単結晶化が行われた第1の帯状領域は次の走査によっ
て結晶性が劣化することはないが、いったん良好でない
単結晶化が行われた第1の帯状領域は次の走査によって
再度再結晶化され、良好な単結晶化が行われ直すことも
ない。従って第3図に示すような各帯状領域の単結晶化
程度150となり隣り合った第1の領域の3個に2個は
良好で、1個は不良な単結晶化程度となる。
−方、第4図は、第2図と走査条件にてレーザ光走査を
40pmピッチでくりかえし行った場合の結果である。
再結晶化の程度は第3図の場合と同様の方法で、第1の
帯状の領域のみについて行った。この時のレーザ光強度
分布180の中心位置は第2の帯状領域の中心に位置し
ており、各位置での単独走査によるηL結晶化の程度2
00は第4図に示す通りであって(○印は良好、斜線部
は不良)、このような条件では、各々の第1の帯状領域
で良好な単結晶化が行われ、かつそれらが次の走査によ
って再度再結晶化され単結晶化程度が劣化することもな
い。
従って第4図に示すような各帯状領域の単結晶化程度1
90となりすべての第1の領域で良好な単結晶化が行わ
れる結果となる。
以上の説明では、第1の帯状領域と第2の帯状領域とで
多結晶シリコン膜の吸収率の差は、帯状窒化シリコン膜
の有無によって定まるような例を実施例として説明した
が、これに限られるものではなく、窒化シリコン膜の膜
厚のちがいあるいは窒化シリコン膜と酸化シリコン膜の
積層膜の構造を変えることによってもよい。また半導体
薄膜としては、ゲルマニウム、シリコン・ゲルマニウム
混晶、III −V族化合物半導体等を用いてもよい。
(発明の効果) 以上詳細に述べた通り本発明によれば、レーザ照射によ
りくりかえし走査を行っても、各走査において必ず良好
な結晶性が得られるような単結晶半導体薄膜の製造方法
が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための模式図であ
る。第2図は単独走査の場合の結果のレーザ光位置依存
性を説明するための模式図であり、第3図、第4図はく
りかえし走査の場合の結果のレーザ光位置依存性を説明
するための模式図である。 第5図は従来の方法の問題点を説明するための平面図で
ある。 図において、1は基板シリコン、2は酸化シリコン膜、
3は多結晶シリコン膜、4a、4b、4c、4dは帯状
窒化シリコン膜、5はレーザ光中心位置、6はレーザ光
強度分布、7はレーザ光走査方向である。また、10は
レーザビーム、20は走査方向、30は固液界面、40
は再結晶化進行方向である。 さらに、110はレーザ光の走査位置、120は単結晶
化の程度、130,170は試料基板、140,180
はレーザ光強度分布、150,190は各帯状領域の単
結晶化程度、160,200は各位置での単独走査によ
る単結晶化の程度である。 第1図 第2図 単結晶化の程度 第3図 130  +40 150 160 試料基板 レーザ光 強度分布 第4図 試料基板   レーザ光 強度分布 第5図 別紙 特許請求の範囲 1、 絶縁体あるいは絶縁膜上に多結晶あるいは非晶質
半導体薄膜を形成し、次いで該多結晶あるいは非晶質半
導体薄膜においてレーザ光の吸収率が小なる第1の帯状
領域と吸収率が犬なる第1の被覆絶縁膜構造と第2の被
覆絶縁膜構造が平行にかつくりかえして配置されている
基板に対しレーザ光を前記第1および第2の帯状領域に
平行にくりかえし走査する際に、レーザ光の最大強度位
置を前記第2の帯状領域の中心位置に一致するようにし
、かつ、各走査の間に前記第1および第2の帯状領域に
垂直にレーザ光照射位置を移動させ、このときの移動距
離を前記第1の帯状領域の幅と第2の帯状領域の幅との
和の整数倍に等しくすることを特徴とする単結晶半導体
薄膜の製造方法。 工業技術院長飯塚幸三

Claims (1)

    【特許請求の範囲】
  1. 1、絶縁体あるいは絶縁膜上に多結晶あるいは非晶質半
    導体薄膜を形成し、次いで該多結晶あるいは非晶質半導
    体薄膜においてレーザ光の吸収率が小なる第1の帯状領
    域と吸収率が大なる第2の帯状領域が、平行にかつくり
    かえして存在するべく被覆絶縁膜が該第1および第2の
    帯状領域に対応して第1の被覆絶縁膜構造と第2の被覆
    絶縁膜構造が平行にかつくりかえして配置されている基
    板に対しレーザ光を前記第1および第2の帯状領域に平
    行にくりかえし走査する際に、レーザ光の最大強度位置
    を前記第2の帯状領域の中心位置に一致するようにし、
    かつ、各走査の間に前記第1および第2の帯状領域に垂
    直にレーザ光照射位置を移動させ、このときの移動距離
    を前記第1の帯状領域の幅と第2の帯状領域の幅との和
    の整数倍に等しくすることを特徴とする単結晶半導体薄
    膜の製造方法。
JP14831286A 1986-06-26 1986-06-26 単結晶半導体薄膜の製造方法 Granted JPS636828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14831286A JPS636828A (ja) 1986-06-26 1986-06-26 単結晶半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14831286A JPS636828A (ja) 1986-06-26 1986-06-26 単結晶半導体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPS636828A true JPS636828A (ja) 1988-01-12
JPH0410212B2 JPH0410212B2 (ja) 1992-02-24

Family

ID=15449973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14831286A Granted JPS636828A (ja) 1986-06-26 1986-06-26 単結晶半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS636828A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142810A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法
KR100918337B1 (ko) * 2001-12-03 2009-09-22 가부시키가이샤 히타치세이사쿠쇼 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142810A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法
KR100918337B1 (ko) * 2001-12-03 2009-09-22 가부시키가이샤 히타치세이사쿠쇼 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치

Also Published As

Publication number Publication date
JPH0410212B2 (ja) 1992-02-24

Similar Documents

Publication Publication Date Title
US4487635A (en) Method of fabricating a multi-layer type semiconductor device including crystal growth by spirally directing energy beam
EP0178447B1 (en) A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
EP0015677B1 (en) Method of producing semiconductor devices
US5683935A (en) Method of growing semiconductor crystal
JPH084067B2 (ja) 半導体装置の製造方法
JPH04307727A (ja) 薄膜トランジスタの製造方法及び製造装置
US4861418A (en) Method of manufacturing semiconductor crystalline layer
JPS62160712A (ja) 半導体装置の製造方法
JPS636828A (ja) 単結晶半導体薄膜の製造方法
KR100250182B1 (ko) 반도체결정의 형성방법 및 반도체소자
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPH0521343A (ja) 薄膜トランジスタおよびその製法
JPS60249312A (ja) 半導体装置の製造方法
JPS63169021A (ja) 単結晶半導体薄膜の製造方法
JPH0652712B2 (ja) 半導体装置
JPH06140324A (ja) 半導体薄膜の結晶化方法
JPH0152888B2 (ja)
JPS6239009A (ja) Soi基板形成方法
JPS6043814A (ja) 半導体結晶薄膜の製造方法
JPS5946021A (ja) 半導体装置の製造方法
JPH1116834A (ja) 非単結晶薄膜のレーザー結晶化方法
JPS5939023A (ja) 半導体薄膜の製造方法
JPS62206815A (ja) 半導体ウエハ
JPS62179112A (ja) Soi構造形成方法
JPS5874034A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term