JPS5874034A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5874034A
JPS5874034A JP56174288A JP17428881A JPS5874034A JP S5874034 A JPS5874034 A JP S5874034A JP 56174288 A JP56174288 A JP 56174288A JP 17428881 A JP17428881 A JP 17428881A JP S5874034 A JPS5874034 A JP S5874034A
Authority
JP
Japan
Prior art keywords
layer
single crystal
semiconductor
forming
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56174288A
Other languages
English (en)
Inventor
Kazuya Kikuchi
菊池　和也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56174288A priority Critical patent/JPS5874034A/ja
Publication of JPS5874034A publication Critical patent/JPS5874034A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ・本発明は、半導体装置の製造方法、特に、半導体単結
晶層の製造方法に関するものである。
従来、半導体単結晶層の製造方法として、単結晶基板上
に直接半導体単結晶層をエピタキシャル成長によって形
成する方法が知られている。しかし、この方法において
は、非晶質な絶縁膜上に半導体単結晶層を成長すること
ができない。
そこで、絶縁膜上に半導体単結晶層を形成する方法とし
て、非晶質あるいは多結晶の半導体層に光線あるいは電
子線などの放射線を照射してアニールすることによって
単結晶化する方法がある。
Ｊこ０−例として特開昭５６−６４４４号公報に示され
た方法がある。その製造方法は、単結晶シリコン基板上
に形成したシリコン酸化膜にスルーホール（開孔部）を
形成した後、多結晶シリコン膜を形成し、次いで、多結
晶シリコン膜に放射線を照射してアニールを行ない単結
晶化しようとするものである。上記方法において、多結
晶シリコン膜はスルーホールを通して基板の単結晶シリ
コン領域と接触している領域から結晶化が進み、非晶質
な絶縁膜上にも単結晶シリコン層が形成できるというも
のである。
しかし、上記方法においては、下記のような問題点があ
る。
（１）　　多結晶シリコン膜の膜厚、すなわち、所望の
単結晶シリコン層の厚さによって、絶縁膜に形成するス
ルーホールの面積及び形状を変えなければならず、半導
体素子の設計において支障を生じる。また、照射する放
射線のエネルギー密度の設定条件を変えなければならず
、条件設定が難しい。
（２）絶縁膜上に厚い単結晶シリコン層を形成すること
が困難である。なぜならば、問題点（１）に述べている
ように、多結晶シリコン膜を厚くした場合、（ａ）スル
ーホール面積を大きくする必要があり、高密度化ができ
ない、０））多結晶シリコン膜のグレインサイズが大き
くなり、表面状態が悪くなる、（Ｃ）放射線を照射して
アニールを行ない単結晶化するのに時間がかかる、（ｄ
）放射線のエネルギー密度を高くする必要があり、その
ため、表面に損傷を生じる。
本発明の目的は、上記の欠点を除去し、非晶質な絶縁膜
上にも結や性が良く、しかも、所望の膜厚を有する半導
体−，ｌ！！−晶層を容易に形成することができる半導
体装置の製造方法を提供することである。
すなわち、本発明の半導体単結晶層の製造方法は、下記
の構成から成ることを特徴とする。
半導体単結晶基板上に絶縁膜を形成した後、ホトエツチ
ング技術により絶縁膜パターンを形成するのと同時に半
導体単結晶基板表面が露出するスルーホール（開孔部）
を形成する。次に、エピタキシャル技術により露出した
半導体単結晶基板表面に薄いエピタキシャル層を形成す
るのと同時に、絶縁膜パターン上に多結晶の薄い半導体
層を形成する。その後、電子ビームあるいはレーザー光
などのエネルギービームを照射してアニールを行ない、
薄い半導体層を単結晶化して単結晶層にする。
次に、前記単結晶層を基板にして、エピタキシャル技術
によってエピタキシャル層を形成する。従って、本発明
の絶縁膜上に形成される半導体単結晶層は、多結晶の半
導体層を単結晶化した薄い単結晶層とエピタキシャル層
とで構成されている。
以下、本発明を実施例に従って詳細に説明する。
第１図は、単結晶シリコン基板上に形成された酸化膜上
に単結晶シリコン層を形成する本発明の一実施例の工程
を示す。
　　　− 単結晶シリコン基板１上に、熱酸化法によってシリコン
酸化膜を２０００に程度形成した後、ホトエッチ技術に
よってシリコン酸化膜ノくターフ２を形成スルノと同時
にスルーホール（開孔部）３を形成する（第１図）。
次に、単結晶シリコン基板１表面上に、エピタキシャル
技術により例えばＳ　ｓ　Ｈ４ガスを用いて、シリコン
エピタキシャル層４を薄く例えば１０００に程度形成す
る（第２図）。このとき、シリコン酸化膜パターン２上
には多結晶シリコン層４′が形成される。
次に、多結晶シリコン層４′及びシリコンエピタキシャ
ル層４にエネルギービームを照射してアニールすると、
第３図の如く多結晶シリコン層４′は、シリコンエピタ
キシャル層４と接触している領域から単結晶化され、単
結晶シリコン層６になる。
このとき、多結晶シリコン層４′の膜厚は薄くしか形成
しないので、単結晶化するために必要な単結晶シリコン
基板表面１と接触するスルーホール３０面積は小さくて
良く、高密度化ができる。しかも、多結晶シリコン層４
′の周囲は、単結晶であるシリコンエピタキシャル層４
に接触しており、まり、多結晶シリコン層４′とシリコ
ンエピタキシャル層４はエピタキシャル技術に・より同
時に形成したものなので、容易に短時間で単結晶化する
ことができる。また、エネルギービームのエネルギー密
度も小さくできるので、単結晶シリコン層６表面に損傷
を生じることがない。
次に、エピタキシャル技術によって、例えばＳｉＨ４ガ
スを用いて単結晶シリコン層６及びシリコンエピタキシ
ャル層４上に所望の膜厚を有するエピタキシャル層６を
例えば４μｍ程度形成する。
従って、シリコン酸化膜パターン２上に単結晶シリコン
層６とエピタキシャル層６からなる所望の膜厚を有する
単結晶層を形成することができる（第４図）。
本実施例では、シリコン酸化膜パターン２上に直接エピ
タキシャル技術により多結晶シリコン層４′を形成し″
たが、あらかし、めシリコン酸化膜パターン２上にＣＶ
Ｄ法等によって薄い多結晶シリコン膜を例えば２ｏｏＡ
程度形成しておいても良い。
その製造方法としては、シリコン酸化膜が形成された単
結晶シリコン基板上にＣＶＤ法により薄い多結晶シリコ
ン膜を形成した後、ホトエツチング技術により所定領域
の多結晶シリコン膜及びシリコン酸化膜を除去し、シリ
コン酸化膜と多結晶シリコン膜からなる積層パターンを
形成する。
上記のように積層パターンにしておけば、エピタキシャ
ル技術により多結晶シリコン膜４′を形成した場合、シ
リコン膜の０２の影響をうけず、グレインサイズの小さ
い良質の多結晶シリコン膜４′を形成することができる
。
本発明において、多結晶シリコン層４′は、エピタキシ
ャル層６を形成するための基板となる単結晶シリコン層
６を得るためのものなのモ、薄くて良く、例えば２００
λ程度でも良い。
また、シリコン酸化膜パターン２の膜厚も、絶縁膜とし
ての役目を果せばいくらでも良い。
また、本実施例では４単結晶シリコン基板を用いて説明
したが、化合物半導体基板でも、同様に絶縁膜上に単結
晶化合物半導体層を形成することができる。
したがって、本発明によれば、下記のような効果がある
。
（１）絶縁膜上に所望の膜厚を有する半導体単結“高層
を（例えば０．０２μｍ〜２０μｍ）に容易に形成でき
る。しかも、表面がエピタキシャル層なので結晶性が良
い。
（２）絶縁膜上に形成する半導体単結晶層の膜厚に関係
なく、絶縁膜を蝕刻して露出する単結晶基板の面積を小
さく且つ一定にすることができる。なぜならば、多結晶
シリコン層は、エピタキシャル層を形成するための基板
となる単結晶シリコン層を得るだめのものであるから薄
くて良く、しかも、膜厚も一定で良い。従って、スルー
ホール面積を小さくでき、高密度化ができる。
（３）　　エネルギービームのエネルギー密度モ一定１
゜ リコン層にエネルギービームを照射してアニールし、単
結晶化する処理時間を短くできる。なぜならば、多結晶
シリコン層は、薄く、しかも周囲が同時に形成したエピ
タキシャル層に接触しているためである。
（４）絶縁膜上に厚い半導体単結晶層を容易に形成でき
る。なぜならば、半導体単結晶層は、エピタキシャル層
の膜厚によって制御できるからである。
（５）絶縁膜上に形成した単結晶シリコン層とエピタキ
シャル層の不純物濃度を容易に変えることができる。例
えば、絶縁膜上の半導体単結晶層にＮＰＮ形のバイポー
ラトランジスタを形成する場合、単結晶シリコン層６に
高濃度Ｎ　拡散（例えば、シート抵抗６ｏΩ／程度）を
施した後、比抵抗１Ω・ｃｍ程度のＮ−エピタキシャル
層６を形成すれば、単結晶シリコン層５をコレクタのＮ
　埋込層として用いることができる。
単結晶シリコン層５に高濃度拡散を行なう方法として下
記のよ−Σ久方法がある。
（−）　　高濃度不純物をドープしたエピタキシャル層
４を形成するのと同時に、高濃度のドープド多結晶シリ
コン層４′を形成した後、エネルギービームを照射して
アニールを行なって高濃度の単結晶シリコン層５を形成
する。
（ｂ）　　多結晶シリコン層４′に、熱拡散法等によっ
て高濃度拡散を行なった後、エネルギービームを照射し
てアニールを行なって高濃度の単結晶シリコン層６を形
成する。
（（７）　　多結晶シリコン層４′に、エネルギービー
ムを照射してアニールを行なって単結晶シリコン層６を
形成した後、熱拡散法等によって高濃度拡散を行なう。
（ｄ）　　高濃度の不純物を含む絶縁膜２上に多結晶シ
リコン層４′を形成し、エネルギービームを照射してア
ニールを行なって単結晶シリコン層６に絶縁膜２より高
濃度拡散を行なう。
以上の本発明の製造、方法によって形成した絶縁膜上の
半導体単結晶層は、ＳＯ８基板を用いた場合と同様な効
果が得られ、さらに半導体素子構成層を多様化すること
ができ、立体構造のデバイスを製造することもできる。
【図面の簡単な説明】 第１〜４図は本発明による絶縁膜上に半導体単結晶層を
形成する一実施例の工程断面図である。 １・・・・・・単結晶シリコン基板、２・・・・・・酸
化膜パターン、４・・・・・・エピタキシャル層、４′
・・・・・・多結晶７リコン層、５・・・・・・単結晶
シリコン層、６°°自°°工ピタキシヤル層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名′１ °′１、

Claims (4)

    【特許請求の範囲】
  1. （１）　　絶縁膜パターンの形成された半導体単結晶基
    板表面上に、第１のエピタキシャル層を形成することに
    よって、前記絶縁膜パターン上に多結晶の半導体層を形
    成する工程と、前記半導体層にエネルギービームを照射
    しアニールを施すことによって単結晶化し半導体単結晶
    層を形成する工程と、前記半導体単結晶層及び第１のエ
    ピタキシャル層を基板にして所望の膜厚を有する第２の
    エピタキシャル層を形成する工程とを備えてなることを
    特徴とする半導体装置の製造方法。
  2. （２）半導体単結晶層が高濃度の不純物を含んでいるこ
    とを特徴とする特許請求の範囲第１項に記載の半導体装
    置の製造方法。
  3. （３）絶縁膜パターンが高濃度の不純物を含んでいるこ
    とを特徴とする特許請求の範囲第１項に記載の半導体装
    置の製造方法。
  4. （４）絶縁膜上に多結晶の第１の半導体層が形成された
    積層パターンが形成されている半導体単結晶基板表面上
    に、第１のエピタキシャル層を形成することによって、
    該第１の半導体層上に多結晶の第２の半導体層を形成す
    る工程と、前記第１及び第２の半導体層にエネルギービ
    ームを照射シアニールを施すことによって単結晶化し半
    導体単結晶層を形成する工程と、前記半導体単結晶層及
    び第１のエピタキシャル層を基板にして所望の膜厚を有
    する第２のエピタキシャル層を形成する工程とを備えて
    なることを特徴とする半導体装置の製造方法。
JP56174288A 1981-10-29 1981-10-29 半導体装置の製造方法 Pending JPS5874034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56174288A JPS5874034A (ja) 1981-10-29 1981-10-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56174288A JPS5874034A (ja) 1981-10-29 1981-10-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5874034A true JPS5874034A (ja) 1983-05-04

Family

ID=15976048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56174288A Pending JPS5874034A (ja) 1981-10-29 1981-10-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5874034A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733369A (en) * 1986-03-28 1998-03-31 Canon Kabushiki Kaisha Method for forming crystal

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635412A (en) * 1979-08-31 1981-04-08 Toshiba Corp Manufacture of single crystal semiconductor film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635412A (en) * 1979-08-31 1981-04-08 Toshiba Corp Manufacture of single crystal semiconductor film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733369A (en) * 1986-03-28 1998-03-31 Canon Kabushiki Kaisha Method for forming crystal
US5853478A (en) * 1986-03-28 1998-12-29 Canon Kabushiki Kaisha Method for forming crystal and crystal article obtained by said method

Similar Documents

Publication Publication Date Title
JPH0582442A (ja) 多結晶半導体薄膜の製造方法
JPH0258779B2 (ja)
JPS5874034A (ja) 半導体装置の製造方法
JPS5852843A (ja) 半導体集積回路装置の製造法
JPS5885520A (ja) 半導体装置の製造方法
JP2718074B2 (ja) 薄膜半導体層の形成方法
JPS6342417B2 (ja)
JP2550968B2 (ja) 半導体薄膜の結晶化方法
JPS5874033A (ja) 半導体装置の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPH02188499A (ja) 結晶粒径の大きい多結晶シリコン膜の製法
JPS58180019A (ja) 半導体基体およびその製造方法
JPH04299518A (ja) 半導体装置およびその製造方法
JPS62297289A (ja) 単結晶薄膜の形成方法
JPS59198765A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JPS5946021A (ja) 半導体装置の製造方法
JPS62226621A (ja) 単結晶シリコン薄膜形成方法
JPS63278217A (ja) 半導体基板の製造方法
JPS63257213A (ja) 三次元集積回路素子の製造方法
JPS6248015A (ja) 半導体層の固相成長方法
JPS6219046B2 (ja)
JPH01239093A (ja) 結晶成長方法
JPS6362088B2 (ja)
JPS61201414A (ja) シリコン単結晶層の製造方法
JPH0573324B2 (ja)