JPS6362088B2 - - Google Patents

Info

Publication number
JPS6362088B2
JPS6362088B2 JP58012932A JP1293283A JPS6362088B2 JP S6362088 B2 JPS6362088 B2 JP S6362088B2 JP 58012932 A JP58012932 A JP 58012932A JP 1293283 A JP1293283 A JP 1293283A JP S6362088 B2 JPS6362088 B2 JP S6362088B2
Authority
JP
Japan
Prior art keywords
island
crystal
semiconductor
single crystal
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58012932A
Other languages
English (en)
Other versions
JPS59139622A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58012932A priority Critical patent/JPS59139622A/ja
Publication of JPS59139622A publication Critical patent/JPS59139622A/ja
Publication of JPS6362088B2 publication Critical patent/JPS6362088B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は一般に三次元ICとして知られている
積層型半導体装置の製造方法に関するものであ
る。
従来例の構成とその問題点 三次元ICといわれる積層型半導体装置におけ
る積層型単結晶を形成する製造方法については、
ここ数年来、多くの提案がなされている。以下
に、これら技術について簡単に説明を行うと共
に、問題となつている点を挙げる。
島状多結晶のビームアニール法は、絶縁基板
（例えばSiO2やSi3N4）上に通常の蝕刻法などで
多結晶半導体島を形成し、ビームアニール（CW
やパルスレーザ、電子ビームなど）法により、単
結晶化ないし大結晶粒化した結晶島を形成する技
術である。この方法にてかなり良好な単結晶島が
得られているが、種結晶がないため結晶の核形成
制御が困難なことから、結晶方位の制御は難し
い。
種結晶を用いない結晶化の方法として、グラフ
オ・エピタキシー法が提案されており、KClの水
溶液からの単結晶成長ではいくつかの成功例が報
告されている。しかしながらSiなどの半導体膜の
結晶化については、満足な結果は得られておら
ず、半導体素子をつくり込むに足る技術にまでな
り得ていない。
ブリツジングエピタキシー法やシーデイツドビ
ームアニーリング法においては、種結晶としての
半導体基板の開口部より結晶成長が生ずるため
に、結晶方位が制御されると同時に前述の多結晶
島のビームアニール法と同様に良好な結晶が得ら
れ易いことが知られている。しかし、開口部より
周辺に結晶成長が生ずるため、開口部を中心に、
菊花状に単結晶がバラバラに成長し完全な単結晶
が得られないし、開口部周辺の絶縁膜上へ結晶が
成長してゆく時に結晶欠陥や乱れが生じ易いなど
の欠点が指摘されており、大面積化には困難であ
る。
発明の目的 本発明は、特定の面方位を用いたシーデイツド
ビームアニーリング法により結晶の核形成を行う
とともに、結晶の成長し易い方位に長軸を合わせ
た矩形の絶縁分離された島に結晶成長を行わせし
むることにより、従来のような欠点をなくし、結
晶性のすぐれた半導体の島を形成し、三次元IC
なる積層型半導体装置の優れた製造方法を提供す
るものである。
発明の構成 本発明は、面方位が（110）またはそれに近い
方位である半導体基板上に絶縁膜を形成し、前記
絶縁膜に選択的に所望の位置に矩形開口部を設け
て前記半導体基板表面を露出せしめ、前記開口部
および絶縁膜上に非単結晶半導体層を形成し、前
記開口部を含んで前記非単結晶半導体層を矩形の
完全絶縁分離された島に形成し、このとき前記非
単結晶半導体の矩形島の長軸の方向が＜111＞、＜
112＞または＜113＞方向あるいはそれらに近い方
向に平行になるように形成する。しかるのち、前
記開口部の基板を種結晶として前記非単結晶半導
体の矩形島を結晶化させる際に、エネルギービー
ムを前記開口部から前記非単結晶半導体の矩形島
に照射し、前記非単結晶半導体の矩形島全体を結
晶面方位が（110）またはそれに近く矩形島の長
軸方向が＜111＞、＜112＞または＜113＞方向ある
いはそれらに近い方向と平行となる単結晶とす
る。しかるのち上記の如く完全に結晶面が制御さ
れた半導体の島に通常の半導体素子製造工程によ
り半導体素子を形成するものである。
実施例の説明 まず、本発明のもととなつた本発明者らの検討
結果を第１図、第２図とともに説明する。第１図
は周辺および底面部全域が完全絶縁分離されてい
る非単結晶シリコン島をレーザ照射して再結晶化
する状態を示したものである。
第１図ａは完全絶縁分離された非単結晶シリコ
ン島の試料の断面構造を示す。シリコン基板１上
にSiO2を形成したのち、非単結晶（多結晶）シ
リコンを形成して、通常の選択酸化法を応用して
SiO2などの絶縁物２１で周辺を囲まれた非単結
晶シリコンの島５を形成する。かくの如き方法に
て形成した完全絶縁分離した非単結晶シリコン島
５の周辺の長軸の一辺のみを含んでレーザビーム
を一回だけ走査した場合の平面概念図を第１図の
ｂに示す。２１は周囲のSiO2であり、４１はレ
ーザビームのビーム径であり、レーザビームの走
査は矢印で示してある。５１は非単結晶シリコン
島５のうちのレーザが照射された部分である。
第１図のｃは、レーザ照射後の非単結晶シリコ
ン島のレーザ照射部分５１の再結晶化の状態と島
５の非照射部を示す平面概念図である。この図か
ら明らかなごとく、レーザ照射部分５１には非単
結晶シリコン島５の未照射非単結晶シリコンを種
とした小さな結晶粒５１Ｂが多数レーザビーム周
辺部で形成され、結晶粒５１Ａが成長しながら周
辺SiO2の島境界５１Ｃまで伸びている。
また、第１図のｄの平面概念図を示すように、
多結晶シリコン島５の巾より大きい径を有するレ
ーザビーム４１を矢印の方向に走査し、１回のレ
ーザビームの走査で上記シリコン島５を完全に熔
融させると、この結果、再結晶化したシリコン島
５１は第１図のｅに示すようにいくつかの大きな
結晶粒で構成されていることが判明した。
第１図ｃ，ｅの結果から、再結晶化シリコン島
５１とSiO2２１との境界５１ｃでは新たな結晶
核形成は生じていないことがわかつた。したがつ
て、完全絶縁分離された非単結晶シリコン島をレ
ーザ照射によつて再結晶化して大結晶粒化せしむ
るとき、一旦あるところに結晶核が形成されると
その核が大きく成長して島全体が大結晶粒の集合
体になり、さらに、この核が成長し易い方位を有
している場合は島全体が完全な単結晶となり得る
ことが推察される。
第２図はSiO2上に周囲を絶縁分離しない非単
結晶シリコン膜を形成し、この膜の一部をレーザ
照射して結晶化した場合を示す。すなわち、第２
図は、第２図のａに断面を示す試料、たとえば単
結晶シリコン基板１上にSiO2２を形成したのち
たとえばLPCVD法により多結晶シリコン膜３を
たとえば0.5μｍ形成した試料に、CWArレーザ４
をたとえば１ｍ／secの速度で走査しながら照射
した場合の観察結果を述べたものである。第２図
のｂは、前記レーザ照射を１回だけ走査した後の
前記試料を上からみた場合の概念図を示す。３は
レーザが照射されていない多結晶シリコン膜であ
り、３１はレーザ４が照射されたことにより前記
多結晶シリコン３が大結晶化した再結晶化領域で
ある。なおレーザ４の走査方向は矢印で示す方向
である。前記再結晶化領域３１の結晶粒の大きさ
および並び方の観察結果の概念図を第２図のｃに
示す。再結晶化領域３１の周辺部では、多結晶シ
リコン３を種として種々の結晶面、方向を有する
微小な結晶粒３１ｃが多数発生している。周辺部
から中央部に近ずくに従つて結晶粒３１Ｂは次第
に大きくなり、成長し易い方位の結晶粒が残つて
くる。そして、レーザビーム走査の中央部では、
長さ数100μｍにも及ぶ大結晶粒３１Ａが形成さ
れることが判明した。そして、ここで観察される
大結晶粒３１Ａの面方位は｛110｝面であり、レ
ーザ走査方向に沿つた成長方向は＜111＞、＜211
＞または＜311＞などの方位が多く観察された。
したがつて、第２図のａに示される断面構造を
有する試料の多結晶シリコンのレーザ照射による
再結晶化に際し、大結晶化し易い結晶は、面方位
が｛110｝で、方向が＜111＞、＜211＞、＜311＞で
あることがわかる。
以上の第１、第２図の結果より、たとえば
SiO2で底面及び周辺を完全に囲まれた多結晶シ
リコン島をレーザを走査しながら照射して単結晶
化する場合、単結晶化に最も適した結晶方位は、
面方位が｛110｝でレーザ走査方向が＜111＞、＜
112＞または＜113＞方向に近いように制御するこ
とが望ましいと言える。
本発明は、以上の検討にもとづくもので、下地
基板として面方位が（110）面またはそれに近い
単結晶半導体を用い、レーザの照射の走査方向を
＜111＞、＜112＞または＜113＞とすることにより
良好な再結晶化を達成するものである。
以下に、一実施例にかかる積層型半導体ICの
製造工程を第３図、第４図に従つて説明する。
第３図のａに断面構造を示すように、半導体素
子（図示せず）が作り込まれた面方位が（110）
の単結晶シリコン基板１の表面部分に選択的に下
地酸化膜２を形成し、たとえば20×20μｍの開口
部１１を設け、基板面を露出せしめる。しかるの
ち全面にたとえば多結晶シリコン膜３を0.3〜
1.0μｍの厚さに形成する。この形成方法は、プラ
ズマCVD、LPCVDなどいずれでも適宜用いてよ
い。
この後、第３図のｂに断面構造を示すように、
多結晶シリコン膜３を、たとえば周囲をSiO2２
１で囲つて完全絶縁分離して、上記、基板面と下
地酸化膜２の開口部１１を介して多結晶シリコン
膜３が接している部分を含んで、たとえば巾50μ
ｍ長さ200μｍの大きさで、長軸方向が下地基板
の＜111＞方向に平行である矩形の多結晶シリコ
ン島５を形成する。上記多結晶シリコン島５を形
成する方法は、通常の選択酸化法を用いてもよい
し、多結晶シリコン膜を選択エツチングして、多
結晶シリコン島５を形成したのち周囲をSiO2２
１で囲んでもよいことは言うまでもない。第３図
のｃは、かくの如き方法にて形成した多結晶シリ
コン島５の平面概念図である。破線で囲んだ開口
部１１で、基板シリコン１と多結晶シリコン島５
は接している。この後、900℃、30分の焼鈍を加
え、上記多結晶シリコン層の安定化処理を行つて
もよい。
次に、この半導体基板をたとえば真空吸着ステ
ージに載せ、450℃に加熱しながら、CW−Arレ
ーザビーム４１を照射した。レーザ出力は約
18W、ビーム径約80μｍ、走査速度１ｍ／sec、ビ
ーム走査の重ね合わせは約30％とした。走査は第
３図のｄの矢印×の如く、多結晶シリコン島５の
長軸方向にほぼ平行で走査した。このときレーザ
ビーム径は多結晶シリコン島５の巾50μｍに比べ
て十分大きいため、レーザビームの一回の走査で
多結晶シリコン島５は全て溶融する。レーザ照射
の結果、多結晶シリコン島５は、面方位が（110）
面で矩形の長軸が＜111＞方向である完全単結晶
の島５１になつた。
第３図ｄは、多結晶シリコン島５がレーザ照射
により再結晶化して、開口部１１の基板面を種に
して矢印Ｙの方向に沿つて（110）面の結晶５１
が島全体に形成され単結晶シリコン島５１が形成
される過程の断面構造を示す。
第３図のｅはこのとき形成された再結晶化島５
１の平面概念図を示す。レーザビーム４１が矢印
の方向から走査され、熔融して再結晶化したシリ
コン島５１は、開口部１１の下地基板を種とし
て、面方位が（110）で長軸が＜111＞方向である
完全単結晶化シリコン島となつている。
かくして得られた単結晶シリコン島５１に通常
の半導体素子の製造方法を用いて素子を形成し、
積層型ICを作製する。
完全絶縁分離された矩形の多結晶シリコン島を
形成する場合の（110）シリコン基板１でのフア
セツト＜１10＞及び＜111＞の各方向の位置関係
の概略の平面図を第４図に示す。破線で示す矩形
は多結晶シリコン島５のシリコン基板１に対する
位置の例を示す。面方位（110）でオリエンテー
シヨンフラツト７を＜１10＞方向にとつたとき、
＜111＞方向は図に示すように＜１１１＞、＜１11
＞、＜１１１＞、＜１１１＞の４方向があり、矩形
島５の長軸を＜１１１＞、＜１１１＞の方向に平
行に揃えるかまたは＜１11＞、＜１１１＞の方向
に平行に揃えるように、島５をパターン形成すれ
ばよい。このとき角度の関係は、たとえばオリエ
ンーテシヨンフラツト方向＜１10＞と＜１１１＞
の角度ほぼ35゜である。
なお、島５の長軸方向は、＜１１１＞、＜１11
＞、＜１１１＞、＜１１１＞に対して±5゜程度以内
であれば、結晶の成長しやすさは変らずこの程度
ずれていても良い。
また、矩形島の長軸は＜111＞方向に限らず＜
112＞±5゜あるいは＜113＞±5゜の方向に平行にし
た場合も良好な単結晶島が得られた。すなわち、
本発明においては、面方位（110）で長軸方向が
＜112＞あるい＜113＞方向またはそれらに近い方
向でもよい。
さらに、本発明において面方位（110）につい
ても、±5゜程度ずれてもよい。また、本発明は、
種結晶として１層目の半導体基板上に形成された
２層目の半導体結晶を用いることもできることは
いうまでもなく、形成された単結晶層を順次種と
することにより、完全に面方位が揃つた任意の半
導体単結晶の多層構造を実現することができる。
また、本発明においてはレーザ以外に電子ビー
ム、赤外線ビーム等を用いてもよい。
発明の効果 以上の説明で明らかなように、本発明により、
（110）面に完全に面方位の揃つた単結晶半導体島
が実現でき、高性能三次元ICを提供することが
できる。
【図面の簡単な説明】
第１図は多結晶シリコン島をCWレーザビーム
で一回走査して再結晶化した状態を示し、ａはレ
ーザ照射部の断面図、同ｂ，ｃはレーザビームが
矩形シリコン島の長軸の一辺のみを含んで照射さ
れた場合を示す平面概念図、同ｄ，ｅは、レーザ
ビームの一回の走査で矩形シリコン島が完全に熔
融するように照射した場合の平面工程図、第２図
はSiO2上の多結晶シリコンをCWレーザビームで
一回走査して再結晶化した状態を示し、ａはレー
ザ照射部の断面図、同ｂはレーザビーム照射部の
走査方向の平面概念図、同ｃは同ｂの拡大詳細説
明図、第３図はレーザ照射による単結晶化の本発
明の一実施例を示す工程図で、ａ，ｂ，ｄは断面
図、ｃ，ｅは平面図、第４図は（110）面の面方
位を有し、オリエンテーシヨンフラツトが（１
10）面である基板面における＜111＞のそれぞれ
の方向を示す概念図である。 １……下地単結晶シリコン基板、２……下地
SiO2、３……多結晶シリコン層、４……レーザ
ビーム、５……非単結晶シリコン島、１１……下
地SiO2の開口部、２１……絶縁分離周辺SiO2、
４１……レーザビーム、５１……再結晶化シリコ
ン島。

Claims (1)

    【特許請求の範囲】
  1. １ （110）面またはそれに近い面方位を有する
    半導体表面上の絶縁膜を選択的に除去して開口部
    を設けて前記半導体表面の一部を露出させる工程
    と、前記絶縁膜ならびに前記開口部の半導体表面
    上に非単結晶半導体層を形成し、前記非単結晶半
    導体層を、前記開口部を含んで長軸が＜111＞＜
    112＞または＜113＞の方向あるいはそれらに近い
    方向に平行な矩形の絶縁分離された島状に形成す
    る工程と、前記島状の非単結晶半導体にエネルギ
    ービームを照射して結晶化する工程と、前記結晶
    化された半導体の島に半導体素子を形成する工程
    とを備えたことを特徴とする積層型半導体装置の
    製造方法。
JP58012932A 1983-01-31 1983-01-31 積層型半導体装置の製造方法 Granted JPS59139622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58012932A JPS59139622A (ja) 1983-01-31 1983-01-31 積層型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58012932A JPS59139622A (ja) 1983-01-31 1983-01-31 積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59139622A JPS59139622A (ja) 1984-08-10
JPS6362088B2 true JPS6362088B2 (ja) 1988-12-01

Family

ID=11819063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58012932A Granted JPS59139622A (ja) 1983-01-31 1983-01-31 積層型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59139622A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666493B2 (en) 2015-06-24 2017-05-30 International Business Machines Corporation Semiconductor device structure with 110-PFET and 111-NFET curent flow direction

Also Published As

Publication number Publication date
JPS59139622A (ja) 1984-08-10

Similar Documents

Publication Publication Date Title
JPS58164219A (ja) 積層型半導体装置の製造方法
JPS59161014A (ja) 半導体薄膜結晶化方法
JP2660064B2 (ja) 結晶物品及びその形成方法
JPH0351289B2 (ja)
JPS6362088B2 (ja)
JPS6147627A (ja) 半導体装置の製造方法
JPH0136972B2 (ja)
JPS5946021A (ja) 半導体装置の製造方法
JPH0442358B2 (ja)
JPS58184720A (ja) 半導体膜の製造方法
JPS58190899A (ja) 単結晶シリコン膜形成法
JPS5945996A (ja) 半導体の気相成長方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPS5886716A (ja) 単結晶半導体膜形成法
JPS5893218A (ja) 半導体薄膜構造の製造方法
JPS62226621A (ja) 単結晶シリコン薄膜形成方法
JPS59154016A (ja) 薄膜結晶形成法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPS6151820A (ja) 半導体装置の製造方法
JPH0810674B2 (ja) 化合物半導体基板及びその製造方法
JPS61106484A (ja) 半導体装置用基板及びその製造方法
JPS62130510A (ja) 半導体基体の製造方法
JP2793241B2 (ja) Ｓｏｉ形成法
JPS5874034A (ja) 半導体装置の製造方法
JPH0461491B2 (ja)