JPH0461491B2 - - Google Patents

Info

Publication number
JPH0461491B2
JPH0461491B2 JP4846386A JP4846386A JPH0461491B2 JP H0461491 B2 JPH0461491 B2 JP H0461491B2 JP 4846386 A JP4846386 A JP 4846386A JP 4846386 A JP4846386 A JP 4846386A JP H0461491 B2 JPH0461491 B2 JP H0461491B2
Authority
JP
Japan
Prior art keywords
semiconductor
single crystal
substrate
film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4846386A
Other languages
English (en)
Other versions
JPS62206812A (ja
Inventor
Kazuyuki Sugahara
Tadashi Nishimura
Shigeru Kusunoki
Yasuaki Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP4846386A priority Critical patent/JPS62206812A/ja
Publication of JPS62206812A publication Critical patent/JPS62206812A/ja
Publication of JPH0461491B2 publication Critical patent/JPH0461491B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法、特に絶縁
体上に半導体単結晶膜を形成し、これを基板とし
てトランジスタを形成する方法の改良に関するも
のである。
〔従来の技術〕
近年、半導体装置の高速化、高密度化のため、
回路素子を誘電体で分離して浮遊容量の少ない半
導体集積回路を製造する試み、また回路素子を立
体的に積層する、いわゆる三次元回路素子を製造
する試みがなされており、その一方法として絶縁
体上に半導体層を形成し、その半導体結晶中に回
路素子を構成する方法がある。この半導体結晶層
を形成する方法として、絶縁体上に多結晶または
非晶質の半導体層を堆積し、その非にレーザ光、
電子線などのエネルギー線を照射することによつ
て表面層のみを加熱し、単結晶の半導体層を形成
する方法がある。
従来、絶縁体上への単結晶半導体膜の製造方法
として第3図に示すものがあつた。図において、
単結晶シリコン基板11は(001)面を主面とし、
この主面上に二酸化シリコン膜からなる酸化膜1
2が形成されている。この酸化膜12はその一部
に長手状開口部14を有し、この部分で単結晶シ
リコン基板11は厚い酸化膜12表面まで露出し
ている。この長手状開口部14は基板11の
(001)面上の<110>方向のうちの、基板のオリ
エンテーシヨン・フラツトの向きから時計回りに
90°以内の範囲にある〔110〕方向Yに設けられて
いる。さらに、酸化膜12中には、化学的気相成
長法(以下CVD法と称す)によつてタングステ
ンからなるW膜(埋込み層)17がストライプ状
に形成されている。このストライプは基板11の
上記〔110〕方向と垂直な〔110〕方向Xに、
幅5μm、間隔10μmでパターニングされている。
このタングステン膜17を含んだ酸化膜12上
と、長手状開口部14上には厚さ0.5μmの多結晶
シリコン13がCVD法により形成されている。
そして該多結晶シリコン膜13にレーザ光15を
照射すると、これによつてこの多結晶シリコンを
溶融することができる訳であるが、ここでレーザ
光15のビーム径は100μmに調整し、かつこれは
基板11の〔110〕方向Xに速度25cm/secで
走査する。
しかして、酸化膜12上への半導体単結晶膜の
製造に際し、長手状開口部14上の多結晶シリコ
ン13をレーザ光15の照射によつて溶融させ、
この溶融を長手状開口部14の単結晶シリコン基
板11の表面まで及ばせることにより、固化の際
に長手状開口部14の単結晶シリコン基板11を
種とするエピタキシヤル成長が生じて多結晶シリ
コン13が単結晶化する。さらに、レーザ光15
で多結晶シリコン13を照射しながらこれを矢印
方向に走査すると、多結晶シリコン膜13が溶融
されて、溶融部16が形成され、この溶融部16
から走査方向にエピタキシヤル成長が連続して生
じ、絶縁膜としての酸化膜12上にまで単結晶膜
を成長させることができる。ここで、酸化膜12
中に設けられたタングステン膜17は、レーザ光
15照射時の多結晶シリコン13の温度分布を制
御し、横方向からの結晶成長が起こらないように
作用する。すなわち、酸化膜12はタングステン
膜17に比べて熱伝導率が小さいためレーザ光1
5照射時に、タングステン膜17のない部分の上
の多結晶シリコン13の温度は、タングステン膜
17のある部分の上の多結晶シリコン13よりも
高く保たれる。したがつて多結晶シリコン13の
固化再結晶化は、温度の低い、タングステン膜1
7のある部分上の多結晶シリコン13から、温度
の高い、タングステン膜17のない部分上の多結
晶シリコン13に向かつて起こる。タングステン
膜17は長手状開口部14に接続されているた
め、固化再結晶化は長手状開口部14からタング
ステン膜17のある部分上へ連続的に起こる。こ
のようにストライプ状のタングステン膜17によ
つて多結晶シリコンの横(レーザ走査方向に対し
て)からの結晶化が抑えられるため、長手状開口
部14の単結晶シリコン基板11を種としたエピ
タキシヤル成長が酸化膜12上の多結晶シリコン
まで及び、酸化膜12上の多結晶シリコン13は
基板11と同じ(001)結晶面を持つた単結晶に
成長する。
次にレーザ光15は走査方向に対して直角の方
向に50μm移動し、図中矢印の方向に走査される。
このレーザ光の走査が終了すると、基板11上の
全ての領域の多結晶シリコンが単結晶化する。レ
ーザ光照射後、酸化膜12上の単結晶化したシリ
コン上にトランジスタなどの素子が作製される。
なおここで、単結晶シリコン基板の主面に面方
位やストライプ状埋込み層の形成方向は、結晶の
基本軸に基づいて定義されるミラー指数を用いて
表示されており、このミラー指数は、各種括弧で
まとめられた整数の組からなり、例えば大括弧
〔001〕や〔110〕はそれぞれある特定の方向を表
し、小括弧(001)は上記〔001〕方向に垂直な特
定の平面を表しており、またかぎ括弧<110>は、
上記〔110〕方向と等価な方向のすべてを1つの
まとまりとして示している。従つて上記(001)
面上の<110>方向は、〔110〕方向と、この方向
となす角度が90°である〔110〕方向と、これ
らの方向とは逆向きの〔110〕方向と〔110〕方
向とをまとめて示している。
〔発明が解決しようとする問題点〕
しかし、かかる従来の構造では、シリコン基板
11上で、長手状開口部14から<010>方向に
レーザ光を走査しているので、結晶は<110>方
向にエピタキシヤル成長する。ところが<110>
方向への結晶成長速度は小さいため、レーザ光の
走査速度が速いと、単結晶エピタキシヤル成長が
レーザ光の走査に追いつかず、100〜200μm程度
の距離でエピタキシヤル成長は止まつてしまい、
以後は、積層欠陥などの結晶欠陥が発生し、最後
は他の結晶軸を持つた結晶が成長してしまうとい
う問題点があつた。
この発明は上記のような問題点を解消するため
になされたもので、絶縁体上に大面積の、かつ基
板と同一の結晶軸を持つた単結晶化を行なうこと
のできる半導体装置の製造方法を提供することを
目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は、その
上でエネルギー線を走査して非単結晶半導体膜の
溶融再結晶化を行うための絶縁物層中には、これ
とは熱導電率の異なる物質からなるストライプ状
埋込み層を、上記半導体単結晶基板の(001)面
上の<110>方向のうちの、上記オリエンテーシ
ヨン・フラツトの向きから時計回りに90°の以内
の範囲にある方向あるいはその逆方向に対し、こ
れとなす角度が20°以上かつ60°以下となる方向に
向けて形成するようにしたものである。
〔作用〕
この発明においては、その上でエネルギー線を
走査して非単結晶半導体膜の溶融再結晶化を行う
ための絶縁物層中に、これとは熱導電率の異なる
ストライプ状埋込み層を、上記(001)面上の<
110>方向のうちの、オリエンテーシヨン・フラ
ツトの向きから時計回りに90°以内の範囲の方向
あるいはその逆方向に対して、これとなす角度が
20°以上かつ60°以下である方向に向けて形成する
ようにしたから、上記埋込み層のストライプの方
向では、結晶成長速度が大きいため、結晶成長が
エネルギー線の走査速度に追随できるようにな
り、これにより結晶欠陥の発生を低減して、表面
に半導体単結晶基板と同一の結晶軸を有する多結
晶半導体膜を大きな面積に渡つて形成することが
できる。
〔実施例〕
以下、この発明の一実施例を図について説明す
る。なお、この実施例の説明において、従来の技
術と同一の部分についてはその説明を省略する。
第1図a,b,cはそれぞれ、この説明の一実
施例である半導体装置の製造方法の再結晶化工程
を説明するための平面図、第1図aの−線断
面図、第1図aの−線断面図である。
本実施例のエネルギー線照射時の基板構造は、
従来の半導体装置の製造とほとんど同じである
が、ただし本実施例では、酸化膜12中のタング
ステン膜17は、そのストライプの方向が単結晶
(001)基板11の<110>方向のうちの、オリエ
ンテーシヨン・フラツトの向きから時計回りに
90°以内の範囲にある方向(〔110〕方向X)に
対し、33°の角度をなすよう、具体的には〔51
0〕方向X1と一致するよう形成されており、ま
た長手状開口部14はこれと直角方向〔510〕方
向Y1に向けて形成されている。なお上記タング
ステン膜17のストライプの方向は、上記方向
〔510〕方向Xとは逆向きの〔510〕方向であ
つてもよい。
しかして、一定のパワーのレーザ光のビーム径
を100μmに調節して、該レーザ光を図中矢印で示
した<510>方向へ走査速度25cm/secで走査しな
がら照射する。一回の走査が終了したのちは、レ
ーザビームを走査方向と垂直な方向に50μm移動
させ、前回と同じ方向に走査を行なう。
次に多結晶化の機構について説明する。
まず照射するレーザ光の条件、また、酸化膜1
2中に設けられたストライプ状のタングステン膜
17が形成する多結晶シリコン13中の温度分
布、固化再結晶化の機構等は従来技術の場合と同
様である。そして、本実施例では、酸化膜12中
のストライプ状のタングステン膜17は結晶成長
速度の大きい<510>方向にパターニングされて
おり、またレーザの走査方向も<510>方向とさ
れているため、単結晶エピタキシヤル成長の速度
はビームの走査に追随できる速度となり、このた
め積層欠陥などの結晶欠陥は少なくなり(001)
結晶面を有する良質、大面積の単結晶を得ること
ができる。
なお、上記実施例では絶縁膜と熱伝導率の異な
る物質としてタングステン膜を使用したが、これ
は多結晶シリコンが溶融する温度である約1420℃
に耐えられる物質であつて、絶縁膜と熱伝導率が
異なる物質であれば、モリブデン膜、モリブデン
シリサイド(MoSiz)膜、タングステンシリサイ
ド(WSiz)膜等何でもよく、上記実施例と同様
の効果が得られる。
また、本発明は三次元回路素子に適用して、第
1の絶縁体層の下に構造を有するようにしてもよ
く、その例を第2図に示す。即ち、本実施例で
は、単結晶シリコン基板11にトランジスタなど
の素子を形成した後、絶縁層12をCVD法によ
り形成し、この絶縁層12上にタングステン膜1
7をCVD法により堆積してからこれをストライ
プ状にパターニングし、さらに絶縁膜12を
CVD法で形成してから、この絶縁膜12をエツ
チバツク法により平坦化し、その後多結晶シリコ
ン13を形成する。
〔発明の効果〕
以上の本発明によれば、その上でエネルギー線
を走査して非単結晶半導体膜の溶融再結晶化を行
うための絶縁物層中に、これとは熱導電率の異な
るストライプ状埋込み層を、半導体単結晶基板の
(001)面上の<110>方向のうちの、オリエンテ
ーシヨン・フラツトの向きから時計回りに90°以
内の範囲の方向あるいはその逆方向に対して、こ
れとなす角度が20°以上かつ60°以下である方向に
向けて形成するようにしたので、上記埋込み層の
ストライプの方向では、結晶成長速度が大きいた
め、結晶成長がエネルギー線の走査速度に追随で
きるようになり、これにより結晶欠陥の発生を低
減して、表面に半導体単結晶基板と同一の結晶軸
を有する単結晶半導体膜を大きな面積に渡つて形
成することができる半導体装置の製造方法を得る
ことができる。
【図面の簡単な説明】
第1図はこの発明の一実施例による半導体装置
の製造方法を説明するための工程概略図で、第1
図aは平面図、第1図bは第1図aの−線部
の断面図、第1図cは第1図aの−線部の断
面図である。第2図は本発明の他の実施例を説明
するための工程概略図で、第2図aは平面図、第
2図bは断面図、第2図cは側断面図、第3図は
従来の半導体装置を説明するための工程概略図で
ある。 11……(001)の単結晶シリコン基板、12
……酸化シリコン膜、13……多結晶シリコン
膜、14……長手状開口部、15……レーザ光、
16……溶融シリコン、17……タングステン
膜。なお図中同一符号は同一又は相当部分を示
す。

Claims (1)

  1. 【特許請求の範囲】 1 その主表面の面方位が(001)面と略一致す
    る、所定方向のオリエンテーシヨン・フラツトを
    有する半導体単結晶基板の表面に、又は該基板表
    面上に機能素子を形成した後基板上全面に、上記
    半導体単結晶基板に達する開口を有する絶縁物層
    を形成し、この上に非晶質又は多結晶の非単結晶
    半導体膜を形成した後、該非単結晶半導体膜上に
    エネルギー線を走査しながら照射することによ
    り、上記開口を通して半導体結晶基板の結晶軸を
    拾つて上記非単結晶半導体膜を溶融再結晶化し、
    上記半導体結晶基板と同一方向の結晶軸を有する
    単結晶半導体膜を形成する再結晶化工程を有する
    半導体装置の製造方法において、 上記絶縁物層は、これとは熱導電率の異なる物
    質からなり、該絶縁物層中に所定の方向にストラ
    イプ状に形成された埋込み層を有しており、 上記ストライプ状埋込み層の形成方向は、上記
    半導体単結晶基板の(001)面上の<110>方向の
    うちの、上記オリエンテーシヨン・フラツトの向
    きから時計回りに90°以内の範囲にある方向ある
    いはその逆方向に対して、これとなす角度が20°
    以上かつ60°以下となるよう設定されていること
    を特徴とする半導体装置の製造方法。 2 上記半導体単結晶基板は単結晶シリコン基板
    であり、 上記絶縁物層は二酸化シリコンから構成されて
    いることを特徴とする特許請求の範囲第1項記載
    の半導体装置の製造方法。 3 上記絶縁物層中の埋込み層は、高融点金属か
    らなることを特徴とする特許請求の範囲第1項ま
    たは第2項記載の半導体装置の製造方法。
JP4846386A 1986-03-07 1986-03-07 半導体装置の製造方法 Granted JPS62206812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4846386A JPS62206812A (ja) 1986-03-07 1986-03-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4846386A JPS62206812A (ja) 1986-03-07 1986-03-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62206812A JPS62206812A (ja) 1987-09-11
JPH0461491B2 true JPH0461491B2 (ja) 1992-10-01

Family

ID=12804062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4846386A Granted JPS62206812A (ja) 1986-03-07 1986-03-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62206812A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350617C (zh) * 2002-03-05 2007-11-21 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置

Also Published As

Publication number Publication date
JPS62206812A (ja) 1987-09-11

Similar Documents

Publication Publication Date Title
EP0235819B1 (en) Process for producing single crystal semiconductor layer
JPH0157078B2 (ja)
JPH0476490B2 (ja)
KR100250182B1 (ko) 반도체결정의 형성방법 및 반도체소자
JPH0461491B2 (ja)
US5338388A (en) Method of forming single-crystal semiconductor films
JPH0652712B2 (ja) 半導体装置
JPH0523492B2 (ja)
JPS6147627A (ja) 半導体装置の製造方法
JPS59184517A (ja) 積層型半導体装置の製造方法
JPH0236050B2 (ja)
JPS62208620A (ja) 半導体装置の製造方法
JPH0799734B2 (ja) 単結晶成長方法
JPS6320011B2 (ja)
JPH0368532B2 (ja)
JP2566663B2 (ja) 半導体単結晶膜の製造方法
JPS5893217A (ja) 半導体結晶膜の製造方法
JP2526380B2 (ja) 多層半導体基板の製造方法
JPH01123410A (ja) 化合物半導体基板及びその製造方法
JPS63300510A (ja) 積層型半導体装置
JPS60105217A (ja) 半導体装置の製造方法
JPH0334847B2 (ja)
JPS62130509A (ja) 半導体基体の製造方法
JPS60164318A (ja) ビ−ムアニ−ル方法
JPH0652711B2 (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term