JPH0523492B2 - - Google Patents

Info

Publication number
JPH0523492B2
JPH0523492B2 JP9324586A JP9324586A JPH0523492B2 JP H0523492 B2 JPH0523492 B2 JP H0523492B2 JP 9324586 A JP9324586 A JP 9324586A JP 9324586 A JP9324586 A JP 9324586A JP H0523492 B2 JPH0523492 B2 JP H0523492B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
single crystal
silicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9324586A
Other languages
English (en)
Other versions
JPS62250629A (ja
Inventor
Kazuyuki Sugahara
Tadashi Nishimura
Shigeru Kusunoki
Yasuaki Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP9324586A priority Critical patent/JPS62250629A/ja
Publication of JPS62250629A publication Critical patent/JPS62250629A/ja
Publication of JPH0523492B2 publication Critical patent/JPH0523492B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法、特に絶縁
体上に半導体単結晶膜を形成し、これを基板とし
てトランジスタを形成する方法の改良に関するも
のである。
〔従来の技術〕
近年、半導体装置の高速化、高密度化のため、
回路素子を誘電体で分離して浮遊容量の少ない半
導体集積回路を製造する試み、また回路素子を立
体的に積層する、いわゆる三次元回路素子を製造
する試みがなされており、その一方法として絶縁
上に半導体層を形成し、その半導体結晶中に回路
素子を構成する方法がある。この半導体結晶層を
形成する方法として、絶縁体上に多結晶または非
晶質の半導体層を堆積し、その表面にレーザ光・
電子線などのエネルギー線を照射することによつ
て表面層のみを加熱し、単結晶の半導体層を形成
する方法がある。
従来、絶縁体上への単結晶半導体膜の製造方法
として第3図に示すものがあつた。図において、
単結晶シリコン基板11は(001)面を主面とし、
この主面上に二酸化シリコン膜からなる酸化物膜
12が形成されている。この酸化膜12はその一
部に長手状開口部14を有し、この部分で単結晶
シリコン基板11は厚い酸化膜12表面まで露出
している。こお長手状開口部14は基板11の
(001)面上の<110>方向のうちの例えば〔110〕
方向Yに設けられている。酸化膜12の膜厚は
1μmである。この酸化膜12上を長手状開口部上
に厚さ0.5μmの多結晶シリコン膜13が化学的気
相成長法(以下、CVD法と称する)で形成され
ている。多結晶シリコン膜13上には、厚さ550
Åのシリコン窒化膜17が、幅5μm、間隔10μm
でストライプ状にパターニングされている。また
このストライプは上記〔110〕方向と垂直な〔1
10〕方向X、あるいは〔110〕方向を中心に
少なくとも±5°内の角度で設けられている。多結
晶シリコン膜13にアルゴンガスレーザ光15が
照射され、これによつて、この多結晶シリコン膜
13は溶融される。レーザ光15のビーム径は
100μmで基板11の上記〔110〕方向X、すな
わちシリコン窒化膜17のストライプに平行に、
速度25cm/sで走査される。
しかして、酸化膜12上への半導体単結晶膜の
製造に際し、長手状開口部14上の多結晶シリコ
ン13をレーザ光15の照射によつて溶融させ、
この溶融を長手状開口部14の単結晶シリコン基
板11の表面まで及ばせることにより、固化の際
に長手状開口部14の単結晶シリコン基板11を
種とするエピタキシヤル成長が生じて多結晶シリ
コン13が単結晶化する。さらに、多結晶シリコ
ン13にレーザ光15を照射しながらこれを矢印
方向に走査すると、多結晶シリコン膜13が溶融
されて、溶融部16が形成され、この溶融部16
から走査方向にエピタキシヤル成長が連続して生
じ、絶縁膜としての酸化膜12上にまで単結晶膜
を成長させることができる。ここで、多結晶シリ
コン13上に設けられた、シリコン窒化膜17の
ストライプは、レーザ光15の照射時の多結晶シ
リコン13の温度分布を制御し、横方向(レーザ
走査方向に対する)からの結晶成長が起こらない
ように作用する。すなわち、厚さ550Åのシリコ
ン窒化膜17は、波長4880Åのアルゴンレーザ光
の反射防止膜として働くため、レーザ光15照射
時に、シリコン窒化膜17の存在する領域の下の
多結晶シリコン13の温度はシリコン窒化膜17
のない部分の下の多結晶シリコン13よりも高く
保たれる。したがつて多結晶シリコン13の固化
再結晶化は、温度の低い、シリコン窒化膜17の
ない部分の多結晶シリコン13から、温度の高
い、シリコン窒化膜17の存在する部分の下の多
結晶シリコン13に向つて起こる。シリコン窒化
膜17のストライプは長手状開口部14に接続さ
れているため、固化再結晶化は長手状開口部14
からシリコン窒化膜17のない部分の多結晶シリ
コン13へ連続的に起こる。このようにストライ
プ状のシリコン窒化膜17によつて多結晶シリコ
ンの(レーザ走査方向に対して)横からの結晶化
が抑えれるため、長手状開口部14の単結晶シリ
コン基板11を種としたエピキシヤリル成長が酸
化膜12上の多結晶シリコンまでおよび、酸化膜
12上の多結晶シリコン13は基板11と同じ
(001)結晶面を持つた単結晶に成長する。次にレ
ーザ光15は走査方向に対して直角の方向50μm
移動し、図中矢印の方向に走査される。このレー
ザ光の走査が終了すると、基板11上の全ての領
域の多結晶シリコンが単結晶化する。レーザ光照
射後、シリコン窒化膜17は除去された酸化膜1
2上の単結晶化したシリコン上にトランジスタな
どの素子が作製される。
なおここで、単結晶シリコン基板の主面の面方
位やレーザビームの走査方向は、結晶の基本軸に
基づいて定義されるミラー指数を用いて表示され
ており、このミラー指数は、各種括弧でまとめら
れた整数の組からなり、例えば大括弧〔001〕や
〔110〕はそれぞれある特定の方向を表し、小括弧
(001)は上記〔001〕方向に垂直な特定の平面を
表しており、またかぎ括弧<110>は、上記
〔110〕方向と等価な方法を1つのまとまりとして
示している。従つて上記(001)面上の<110>方
向は、〔110〕方向と、この方向となす角度が90°
である〔110〕方向と、これらの方向とは逆向
きの〔110〕方向と〔110〕方向とをまとめて示
している。
〔発明が解決しようとする問題点〕
しかし、かかる従来の方法では、シリコン基板
11上で〔110〕方向Yに細長く開けられた長手
状開口部14から、該長手状開口部14に垂直な
〔110〕方向Xにレーダ光を走査しているので、
結晶は上記〔110〕方向Xにエピラキシヤル成
長する。ところがこの方向Xへの結晶成長速度は
小さいため、単結晶エピラキシヤル成長がレーザ
光の走査に追いつかず、100〜200μm程度の距離
でエピタキシヤル成長は止まつてしまい、以後は
他の結晶軸を持つた結晶が成長してしまうなどの
問題点があつた。
また、窒化シリコン膜41のストライプを結晶
成長速度の大きい例えば〔510〕方向付近に平
行に設け、レーザ光をこの窒化シリコン膜41の
ストライプに平行に走査させるという方法もあ
る。しかし、結晶成長速度の大きい方向にレーザ
光を走査させても、多結晶シリコンと酸化シリコ
ン膜では、熱膨脹率が異なるなどの原因によつ
て、レーザ再結晶化時に、多結晶シリコン膜13
と酸化シリコン膜12との界面に発生した歪が蓄
積され、これによつて単結晶エピタキシヤル成長
が阻害されることがあつた。
この発明は上記のような問題点を解消するため
になされたもので、絶縁体上に、大面積の、かつ
基板と同一の結晶軸を持つた単結晶化を行なうこ
とができる半導体単結晶膜の製造方法を得ること
を目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は、絶縁
物層上の溶融再結晶化すべき非単結晶半導体膜上
には、エネルギーの反射率を変化させるストライ
プ状膜を、そのストライプの方向が上記半導体単
結晶基板の(001)面上の〔110〕方向、〔110〕
方向、〔110〕方向、及び〔110〕方向のうち
の1つの特定方向に対し±5°以内の範囲で略平行
となるよう形成し、上記エネルギー線を、上記1
つの特定方向となす角度が、該特定方向から時計
回りに測つて20°以上かつ60°以下となる方向に走
査するようにしたものである。
〔作用〕
この発明においては、絶縁物層上の溶融再結晶
化すべき非単結晶半導体膜上には、エネルギーの
反射率を変化させるストライプ状膜を、そのスト
ライプの方向が上記半導体単結晶基板の(001)
面上の〔110〕方向、〔110〕方向、〔110〕方向、
及び〔110〕方向のうちの1つの特定方向に対
し±5°以内の範囲で略平行となるよう形成し、上
記エネルギー線を、上記1つの特定方向となす角
度が、該特定方向から時計回りに測つて20°以上
かつ60°以下となる方向に走査するようにしたか
ら、結晶成長速度が大きくなつて単結晶エピタキ
シヤル成長がエネルギー線の走査に十分追随する
ようになり、また一回のレーザ光走査による単結
晶化は数十μm程度に止まることとなる。これに
より結晶欠陥の発生が低減され、また非単結晶半
導体膜と酸化膜等の絶縁物層との界面での歪みが
小さく抑えられていることとなり、表面に半導体
単結晶基板と同一の結晶軸を有する単結晶半導体
膜を大きな面積に渡つて形成することができる。
〔実施例〕
以下、この発明の一実施例を図について説明す
る。なお、この実施例の説明において、従来の技
術と同一部分についてはその説明を省略する。
第1図a,b,cはそれぞれ、この発明の一実
施例である半導体単結晶膜の製造方法の再結晶化
工程を説明するための平面図、第1図aのIb−Ib
線断面図、第1図aのIc−Ic線断面図である。
本実施例のエピラキシヤル線照射時の基板構造
は、従来の半導体装置の構造と同じである。
しかして、一定パワーのレーザ光のビーム径を
100μmに調節して、基板の(001)面上の<110>
方向のうちの〔110〕方向Xに対し時計回りに33°
の角度の方向、つまり〔510〕方向X1へ走査
速度25cm/sで走査しながら照射する。一回の走
査が終了すると、レーザビームを走査方向に垂直
に50μm移動させてから、前回と同じ方向へ走査
する。なお、上記走査方向は上記〔510〕方向
X1とは逆向きの〔510〕方向であつてもよい。
次に単結晶化の機構について詳細に説明する。
第2図はレーザ光照射時の基板の平面図であ
る。第2図aはビーム径100μmのレーザ光を、ビ
ームの中心を図中で示した線に沿つて走査させ
たあとの基板の状態を示す平面図である。レーザ
光は、中心部で高く、周辺部で低いいわゆるガウ
ス型の強度分布を持つているので、溶融した多結
晶シリコン13は温度の低い周辺部から固化再結
晶化する。また多結晶シリコン13上には反射防
止膜であるシリコン窒化膜17がストライプ状に
パターニングされているため、シリコン窒化膜1
7の下の多結晶シリコン13の温度は、シリコン
窒化膜のない領域の多結晶シリコン13の温度よ
り高く保たれる。従つて溶融した多結晶シリコン
13は、レーザ光の強度分布と反射防止膜により
第2図a示した矢印のように、温度の低いシリコ
ン窒化膜のない領域の中心から温度の高いシリコ
ン窒化膜17のある領域へ、またビームの周辺か
ら中心に向つて固化再結晶化する。この場合、レ
ーザ走査方向に向つて右側の領域(図中の領
域)ではビームの端に長手状開口部14があるた
め、基板11からエピラキシヤルな結晶成長が起
こり、さらに固化は窒化シリコン膜のない領域に
向つて連続的に起こるため、の領域は全体が
(001)面方位を持つた単結晶に成長する。レーザ
走査方向に向つて左側の領域(図中の領域)で
は固化再結晶化は左端の多結晶シリコン13を種
として結晶化するため、さまざまな結晶面を持つ
た結晶の集合体になり、との境界(即ち図中
の線上)にはこのの線に平行な結晶粒界が発
生する。
そして次のレーザ光走査にあたつて、第2図b
に示すように、レーザ光の中心を前回の走査に対
し50μmほど図の上の方向に移動させる。(図中
の位置)。この走査による多結晶シリコンの溶融
はの領域まで達するようになつている。このレ
ーザ光走査による図中との領域が溶融再結晶
化する。の領域の多結晶シリコンは前回のレー
ザ光の走査によつて単結晶化しているため、一回
目の走査の場合と同様の過程で図中の領域は単
結晶化し、の領域はさまざま結晶面を持つた結
晶の集合体になり、との領域の境界(図中
の線)には結晶粒界が発生する。このように、レ
ーザ光を50μmづつ移動させつつ走査させて基板
全体にレーザ光を走査すれば、酸化シリコン膜1
2上の多結晶シリコン13は001面を持つた結
晶に成長する。なおこの場合、一回のレーザ光走
査によつて単結晶化する多結晶シリコン13の距
離は50μm、反射防止膜のストライプに平行には
60μm程度に限定されているため、多結晶シリコ
ン13と酸化シリコン12との界面に両者の熱膨
脹率の差によつて発生する歪が蓄積されることな
はなく、単結晶成長は阻害されない。
なお、上記実施例では反射防止膜として、膜厚
550Åのシリコン窒化膜を使用したが、これは多
結晶シリコン中の所望の温度分布を作るような膜
であれば何でもよく、例えば、第4図に示したよ
うに、多結晶シリコン13上に1600Åのシリコン
酸化膜41をCVD法で堆積し、この上に膜厚550
Åのシリコン窒化膜17をストライプ状にパター
ニングした2層構造の絶縁体反射防止膜であつて
もよい。
さらには第5図に示したように、2000Åの
CVD法で堆積したシリコン酸化膜41上に多結
晶シリコン51を設けてもよい。この場合は、多
結晶シリコン51のある領域の多結晶シリコン1
3の温度が、それのない領域の下の温度よりも低
くなる。
さらに第6図に示したように、多結晶シリコン
13に2000ÅのCVD法によるシリコン酸化膜4
1、4000Åの多結晶シリコン61、550Åのシリ
コン窒化膜17を設け、このシリコン窒化膜17
をストライプ状にパターニングしてもよい。この
場合は溶融した多結晶シリコン61による熱で間
接的に多結晶シリコン13を溶融するものであ
る。
また、上記エネルギー線としては、電子線を使
用してもよく、この場合の基板構造としては、第
7図に示すように、多結晶シリコン膜13上に酸
化シリコン膜41をCVD法によつて形成し、さ
らにその上にCVD法によつてタングテスンW膜
71を設け、このタングステン膜71をストライ
プ状にパターニングしておき、この基板に対し電
子線を<510>方向に走査しながら照射すること
によつて、上記と同様の効果を得ることができ
る。この場合、タングテスン膜71は電子線の反
射膜として働くこととなる。
さらには、本発明では長手状開口部14は必ず
しも<110>方向に設ける必要はない。
〔発明の効果〕
以上のように本発明によれば、絶縁物層上の溶
融再結晶すべき非単結晶半導体膜上には、エネル
ギーの反射率を変化させるストライプ状膜を、そ
のストライプの方向が上記半導体単結晶基板の
(001)面上の〔110〕方向、〔110〕方向、〔110〕
方向、及び〔110〕方向のうちの1つの特定方
向に対して±5°以内の範囲で略平行となるよう形
成し、上記エネルギー線を、1つの特定方向とな
す角度が、該特定方向から時計回りに測つて20°
以上かつ60°以下となる方向に走査するようにし
たので、結晶成長速度が大きくなつて単結晶エピ
タキシヤル成長がエネルギー線の走査に十分追随
するようになり、また一回のレーザ光走査による
単結晶化は数十μm程度に止まることとなる。こ
れにより結晶欠陥の発生及び、非単結晶半導体膜
と酸化膜等の絶縁物層との界面での歪みを抑える
ことができ、表面に半導体単結晶板と同一の結晶
軸を有する単結晶半導体膜を大きな面積に渡つて
形成することができる半導体装置の製造方法を得
ることができる。
【図面の簡単な説明】
第1図はこの発明の一実施例による半導体単結
晶膜の製造方法を説明するための工程概略図で、
第1図aは平面図、第1図bは第1図aのIb−Ib
線部の断面図、第1図cは第1図aのIC−IC線
部の断面図、第2図は上記実施例のエネルギー線
照射中の平面図、第3図は従来の半導体単結晶膜
の製造方法を説明するための工程概略図、第4
図、第5図、第6図及び第7図はこの発明の他の
実施例を説明するための図である。 11……(001)単結晶半導体シリコン基板、
12……酸化シリコン膜、13……多結晶シリコ
ン膜、14……酸化シリコン膜にあけられた開口
部、15……レーザ光、16……溶融シリコン、
17……シリコン窒化膜、41……酸化シリコン
膜、51,61……多結晶シリコン、71……タ
ングステン。なお図中同一符号は同一又は相当部
分を示す。

Claims (1)

  1. 【特許請求の範囲】 1 その主表面の面方位が(001)面と略一致す
    る、所定方向のオリエンテーシヨン・フラツトを
    有する半導体単結晶基板の表面に、又は該基板表
    面に機能素子を形成した後基板上全面に、上記半
    導体単結晶基板に達する開口を有する絶縁物層を
    形成し、この上に非晶質又は多結晶の非単結晶半
    導体膜を形成し、エネルギー線の反射率を変化さ
    せるストライプ状膜を形成した後、該非単結晶半
    導体膜上にエネルギー線を走査しながら照射する
    ことにより、上記開口を通して上記半導体結晶基
    板の結晶軸を拾つて上記非単結晶半導体膜を溶融
    再結晶化し、上記半導体結晶基板と同一方向の結
    晶軸を有する単結晶半導体膜を形成する方法にお
    いて、 上記ストライプ状膜は、そのストライプの方向
    が上記半導体単結晶基板の(001)面上の〔110〕
    方向、〔110〕方向、〔110〕方向、及び〔11
    0〕方向のうちの1つの特定方向に対し±5°以内
    の範囲で略平行となるよう形成したものであり、 上記エネルギー線の走査方向は上記1つの特定
    方向となす角度が、該特定方向から時計回りに測
    つて20°以上かつ60°以下となる方向であることを
    特徴とする半導体装置の製造方法。 2 上記半導体単結晶基板は単結晶シリコン基板
    であり、 上記絶縁物層は二酸化シリコンから構成されて
    いることを特徴とする特許請求の範囲第1項記載
    の半導体装置の製造方法。 3 上記ストライプ状膜として、シリコン窒化膜
    あるいはシリコン酸化膜からなる単一構造の膜、
    またはこれらの膜を二層以上積層した積層構造の
    膜を用いることを特徴とする特許請求の範囲第1
    項または第2項記載の半導体装置の製造方法。 4 上記ストライプ状膜として、シリコン窒化膜
    一層あるいはシリコン酸化膜及びシリコン窒化膜
    の二層と、半導体膜とを二層以上積層した膜を使
    用することを特徴とする特許請求の範囲第1項ま
    たは第2項記載の半導体装置の製造方法。 5 上記ストライプ状膜として、シリコン窒化膜
    一層あるいはシリコン酸化膜及びシリコン窒化膜
    の二層と、高融点金属または高融点金属シリサイ
    ドとを二層以上積層した膜を使用することを特徴
    とする特許請求の範囲第1項または第2項記載の
    半導体装置の製造方法。 6 上記エネルギー線として連続発振のレーザ光
    を使用することを特徴とする特許請求の範囲第1
    項ないし第4項のいずれかに記載の半導体装置の
    製造方法。 7 上記エネルギー線として電子ビームを使用す
    ることを特徴とする特許請求の範囲第1項、第2
    項、又は第5項のいずれかに記載の半導体装置の
    製造方法。
JP9324586A 1986-04-24 1986-04-24 半導体装置の製造方法 Granted JPS62250629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9324586A JPS62250629A (ja) 1986-04-24 1986-04-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9324586A JPS62250629A (ja) 1986-04-24 1986-04-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62250629A JPS62250629A (ja) 1987-10-31
JPH0523492B2 true JPH0523492B2 (ja) 1993-04-02

Family

ID=14077122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9324586A Granted JPS62250629A (ja) 1986-04-24 1986-04-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62250629A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法

Also Published As

Publication number Publication date
JPS62250629A (ja) 1987-10-31

Similar Documents

Publication Publication Date Title
US4870031A (en) Method of manufacturing a semiconductor device
US4523962A (en) Method for fabricating monocrystalline semiconductor layer on insulating layer by laser crystallization using a grid of anti-reflection coating disposed on poly/amorphous semiconductor
EP0236953B1 (en) Method of manufacturing semiconductor crystalline layer
JPS62160712A (ja) 半導体装置の製造方法
JPS5893220A (ja) 半導体単結晶膜の製造方法
JPH027415A (ja) Soi薄膜形成方法
JPH0523492B2 (ja)
JPS61135110A (ja) 半導体装置の製造方法
JPH0652712B2 (ja) 半導体装置
US5338388A (en) Method of forming single-crystal semiconductor films
JPH0461491B2 (ja)
JPS6236809A (ja) 単結晶成長方法
JPH0611025B2 (ja) 半導体単結晶膜の製造方法
JPH0693428B2 (ja) 多層半導体基板の製造方法
JPH0368532B2 (ja)
JPS6151820A (ja) 半導体装置の製造方法
JPH0410212B2 (ja)
JPH01123410A (ja) 化合物半導体基板及びその製造方法
JPS62208620A (ja) 半導体装置の製造方法
JPS63151013A (ja) Soi基板の製造方法
JPS62272520A (ja) 半導体基板の製造方法
JPS58212124A (ja) 単結晶薄膜の製造方法
JPH0693429B2 (ja) 多層半導体基板の製造方法
JPS5893217A (ja) 半導体結晶膜の製造方法
JPS6255917A (ja) 半導体層の再結晶化方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term