JPS63151013A - Soi基板の製造方法 - Google Patents
Soi基板の製造方法Info
- Publication number
- JPS63151013A JPS63151013A JP29757386A JP29757386A JPS63151013A JP S63151013 A JPS63151013 A JP S63151013A JP 29757386 A JP29757386 A JP 29757386A JP 29757386 A JP29757386 A JP 29757386A JP S63151013 A JPS63151013 A JP S63151013A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- substrate
- silicon film
- amorphous silicon
- equal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000013078 crystal Substances 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- 230000008018 melting Effects 0.000 claims abstract description 5
- 238000002844 melting Methods 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000002310 reflectometry Methods 0.000 abstract 3
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 238000001953 recrystallisation Methods 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、SOI基板の製造方法に関するものである。
[従来の技術]
従来大面積のSOIを得る手段としては、レーザを重ね
合わせ走査することが有効でめった。すなわち、レーザ
の走査方向に対して垂直な方向にレーザの有効直径より
小さなピッチで複数回走査し大面積のSOIを得る方法
が一般的であった。
合わせ走査することが有効でめった。すなわち、レーザ
の走査方向に対して垂直な方向にレーザの有効直径より
小さなピッチで複数回走査し大面積のSOIを得る方法
が一般的であった。
例えば、アプライド・フィツクス・レターズ、第41巻
、346ページ(1982年)では60μm径のレーザ
を80%の重ね合わせで走査することが記載されている
。
、346ページ(1982年)では60μm径のレーザ
を80%の重ね合わせで走査することが記載されている
。
また、第18回個体素子・材料コンファレンス。
エクステントアブストラクト、565ページに記載され
ているように、ある特殊な方向(レーザ光を照射するこ
とによって基板上に(すられる温度分布の対称軸に対し
て斜めの方向〉に走査することもあった。
ているように、ある特殊な方向(レーザ光を照射するこ
とによって基板上に(すられる温度分布の対称軸に対し
て斜めの方向〉に走査することもあった。
[発明が解決しようとする問題点]
従来の技術のうち第一の方法では、一度レーザ光を照射
した場所とまだ照射していない場所でレーデ光の反射率
が異なることから、レーザ光を照射することによって基
板上に得られる温度分布の対称性が乱されて、得られた
SOI結晶に結晶欠陥が発生するといった問題点があっ
た。
した場所とまだ照射していない場所でレーデ光の反射率
が異なることから、レーザ光を照射することによって基
板上に得られる温度分布の対称性が乱されて、得られた
SOI結晶に結晶欠陥が発生するといった問題点があっ
た。
また第二の方法は、上記第一の方法の欠点を改善する目
的で考案された方法であり、温度分布の対称性が乱れた
ことの影響が最小限になるようにレーザ光の走査方向を
工夫したものである。しかしながら、この方法では温度
分布に対称性がないことから、表面の凹凸が大きく、か
つ得られたSOI基板にデバイスを作製する際に基板の
オリエンテーションフラットと得られたSOI結晶の無
欠陥の領域の関係が従来のものと異なるため従来のプロ
セスがそのまま適用できない等の問題点がある。
的で考案された方法であり、温度分布の対称性が乱れた
ことの影響が最小限になるようにレーザ光の走査方向を
工夫したものである。しかしながら、この方法では温度
分布に対称性がないことから、表面の凹凸が大きく、か
つ得られたSOI基板にデバイスを作製する際に基板の
オリエンテーションフラットと得られたSOI結晶の無
欠陥の領域の関係が従来のものと異なるため従来のプロ
セスがそのまま適用できない等の問題点がある。
本発明の目的は、このような従来技術の問題点を解決し
た大面積SOI基板の製造方法を得ることにある。
た大面積SOI基板の製造方法を得ることにある。
[問題点を解決するための手段]
本発明は少なくとも表面に絶縁体層を備えた基板上に非
晶質シリコン膜を形成する工程と、この非晶質シリコン
膜を融点以下の温度で熱処理することにより平均粒径1
μm以上の結晶粒の集合からなる多結晶シリコン膜を形
成する工程と、この多結晶シリコン膜に対してレーザビ
ームを重ね合わせ走査して前記シリコン膜全面を再結晶
化する工程とからなることを特徴とするSOI基板の製
造方法である。
晶質シリコン膜を形成する工程と、この非晶質シリコン
膜を融点以下の温度で熱処理することにより平均粒径1
μm以上の結晶粒の集合からなる多結晶シリコン膜を形
成する工程と、この多結晶シリコン膜に対してレーザビ
ームを重ね合わせ走査して前記シリコン膜全面を再結晶
化する工程とからなることを特徴とするSOI基板の製
造方法である。
本発明における非晶質シリコン膜の熱処理条件は通常5
00〜1000’Cで1〜20時間であり、高温度にな
るほど処理時間を短かくすることができる。
00〜1000’Cで1〜20時間であり、高温度にな
るほど処理時間を短かくすることができる。
また、得られる多結晶シリコンは通常平均粒径が1〜2
μmであるが、それ以上の平均粒径であっても差しつか
えない。
μmであるが、それ以上の平均粒径であっても差しつか
えない。
[作用]
以下に本発明によって、レーザ光を重ね合わせ走査して
も温度弁イ5が乱されず、良好な結晶性を有する大面積
のSOI基板を得ることができる作用を述べる。
も温度弁イ5が乱されず、良好な結晶性を有する大面積
のSOI基板を得ることができる作用を述べる。
本発明者が、レーザ光を重ね合わせ走査すると温度分布
が乱されるメカニズムを詳細に検討したところ、多結晶
シリコンのレーザ光の反射率は平均の結晶粒径に大きく
依存し、結晶粒径が小ざいはどレーザ光の反射率が小ざ
いことが原因と判明した。ここで非晶質シリコンの反射
率は平均の結晶粒径の非常に小さな多結晶シリコンの反
射率と同等と考えられる。 ゛ この観点からレーザ光の重ね合わせ走査の際に温度分布
が乱される原因を考察すると、一度し−リ“光で結晶化
されて単結晶になった領域は、この単結晶が結晶粒径の
非常に大きな多結晶シリコンと同じ反射率を有すると考
えられることから、通常Sol形成に用いられる平均の
結晶粒径が0.1μm以下の多結晶シリコンに比べてレ
ーザ光の反則率が大きくなる。一般に大面積のSOI基
板を形成するためには、基板構造を工夫する、ビーム形
状を成型する、あるいはその両方の組合わせで、中央で
低く両側で高い温度分布を作製し、レー11で溶融した
シリコンが固化する際に、中央部から両側にむかって同
化が進行することによってその温度分布の範囲で結晶欠
陥のない良好なSOI結晶を得ることが可能となる。こ
のことは、レーデ光を重ね合わせ走査する際にも要求さ
れるが、上記の反射率の変化で温度分布が乱されれば以
上のメカニズムが働かず、SOI結晶に多数の結晶欠陥
が発生する原因となる。
が乱されるメカニズムを詳細に検討したところ、多結晶
シリコンのレーザ光の反射率は平均の結晶粒径に大きく
依存し、結晶粒径が小ざいはどレーザ光の反射率が小ざ
いことが原因と判明した。ここで非晶質シリコンの反射
率は平均の結晶粒径の非常に小さな多結晶シリコンの反
射率と同等と考えられる。 ゛ この観点からレーザ光の重ね合わせ走査の際に温度分布
が乱される原因を考察すると、一度し−リ“光で結晶化
されて単結晶になった領域は、この単結晶が結晶粒径の
非常に大きな多結晶シリコンと同じ反射率を有すると考
えられることから、通常Sol形成に用いられる平均の
結晶粒径が0.1μm以下の多結晶シリコンに比べてレ
ーザ光の反則率が大きくなる。一般に大面積のSOI基
板を形成するためには、基板構造を工夫する、ビーム形
状を成型する、あるいはその両方の組合わせで、中央で
低く両側で高い温度分布を作製し、レー11で溶融した
シリコンが固化する際に、中央部から両側にむかって同
化が進行することによってその温度分布の範囲で結晶欠
陥のない良好なSOI結晶を得ることが可能となる。こ
のことは、レーデ光を重ね合わせ走査する際にも要求さ
れるが、上記の反射率の変化で温度分布が乱されれば以
上のメカニズムが働かず、SOI結晶に多数の結晶欠陥
が発生する原因となる。
本発明によれば、絶縁体層を備えた基板上に非晶質シリ
コン膜を形成し、融点以下の温度で熱処理することによ
り平均粒径1μm以上の結晶粒の集合からなる多結晶シ
リコンを形成する。この多結晶シリコンは、非晶質シリ
コンや、一般にSOIを形成する際に用いられている平
均粒径011μm以下の多結晶シリコンに比べてレーザ
光の反射率が大きく単結晶シリコンの反射率と大きな差
がない。従ってレーザ光を重ね合わせ走査しても従来の
ように反射率が変化するといった問題がなく良好な結晶
性を持つSOI基板を得ることができる。
コン膜を形成し、融点以下の温度で熱処理することによ
り平均粒径1μm以上の結晶粒の集合からなる多結晶シ
リコンを形成する。この多結晶シリコンは、非晶質シリ
コンや、一般にSOIを形成する際に用いられている平
均粒径011μm以下の多結晶シリコンに比べてレーザ
光の反射率が大きく単結晶シリコンの反射率と大きな差
がない。従ってレーザ光を重ね合わせ走査しても従来の
ように反射率が変化するといった問題がなく良好な結晶
性を持つSOI基板を得ることができる。
[実施例]
以下本発明の実施例を図面を参照して詳細に説明する。
第1図は、本発明の方法の一実施例を説明するための基
板の部分断面図である。
板の部分断面図である。
第1図(a)に示すように、シリコン基板10に5i0
2膜20をCVD法で膜厚1μm堆積し、その上に電子
線蒸着で非晶質シリコン膜30を0.6μm堆積した。
2膜20をCVD法で膜厚1μm堆積し、その上に電子
線蒸着で非晶質シリコン膜30を0.6μm堆積した。
蒸着中の真空度は1O−8TOrr、蒸着速度は20人
/sec、蒸着温度は100℃以下である。次に真空中
で試料を450’C,30分間加熱し非晶質シリコンの
緻密化を行った後、電気炉で600℃、15時間。
/sec、蒸着温度は100℃以下である。次に真空中
で試料を450’C,30分間加熱し非晶質シリコンの
緻密化を行った後、電気炉で600℃、15時間。
N2アニールし平均粒径1〜2μmの多結晶シリコン6
0とした。ざらに厚さ0.06μmのシリコン窒化膜7
0を堆積し、ピッチWを15μm、ストライプ幅5μm
ストライプパターンを通常のフォトリングラフイー技術
で形成して第1図(b)に示す如くした。
0とした。ざらに厚さ0.06μmのシリコン窒化膜7
0を堆積し、ピッチWを15μm、ストライプ幅5μm
ストライプパターンを通常のフォトリングラフイー技術
で形成して第1図(b)に示す如くした。
上記の試料のストライプに平行な方向に基板温度300
’C〜500’C,レーザ径50〜150μm、走査速
度10〜20mm/Sec 、 レーザパワー8〜15
Wで重ね合わせ率20〜80%の重ね合わせ走査を行い
、SOI結晶を得た。また比較のために、第1図(b)
の平均粒径1〜2μmの多結晶シリコン60の代りに基
板温度620’CのLPCVDで形成した平均粒径0.
1μm以下の多結晶シリコンをもちいて同様のレーザア
ニールをしてSQI結晶を(qた。
’C〜500’C,レーザ径50〜150μm、走査速
度10〜20mm/Sec 、 レーザパワー8〜15
Wで重ね合わせ率20〜80%の重ね合わせ走査を行い
、SOI結晶を得た。また比較のために、第1図(b)
の平均粒径1〜2μmの多結晶シリコン60の代りに基
板温度620’CのLPCVDで形成した平均粒径0.
1μm以下の多結晶シリコンをもちいて同様のレーザア
ニールをしてSQI結晶を(qた。
上記したSOI結晶の結晶性の評価を選択エッチ法およ
び透過電子顕微鏡法で行ったところ、平均粒径0゜1μ
m以下の多結晶シリコンをもらいで得た従来法によるS
Of結晶ではシリコン窒化股下に意識的に導入された結
晶粒界の他に、結晶粒界、積層欠陥、双晶等の結晶欠陥
が多数12察されたのに対して、本発明の方法で17ら
れたSOT結晶では意識的に導入された結晶粒界の他は
ほぼ無欠陥であり、その効果は歴然であった。
び透過電子顕微鏡法で行ったところ、平均粒径0゜1μ
m以下の多結晶シリコンをもらいで得た従来法によるS
Of結晶ではシリコン窒化股下に意識的に導入された結
晶粒界の他に、結晶粒界、積層欠陥、双晶等の結晶欠陥
が多数12察されたのに対して、本発明の方法で17ら
れたSOT結晶では意識的に導入された結晶粒界の他は
ほぼ無欠陥であり、その効果は歴然であった。
なお本実施例では大面積SOIを作製するための温度分
布を得る方法として、シリコン窒化膜ストライプによる
選択反射防止膜法を用いたが、池の方法、たとえば基板
構造の工夫、ビーム形状の成型、おるいはその両方の組
合わせによっても同様な効果が得られる。また、非晶質
シリコンを平均粒径1μm以上の多結晶シリコンに変化
させるための熱処理条件も本実施例に限定されるもので
はない。
布を得る方法として、シリコン窒化膜ストライプによる
選択反射防止膜法を用いたが、池の方法、たとえば基板
構造の工夫、ビーム形状の成型、おるいはその両方の組
合わせによっても同様な効果が得られる。また、非晶質
シリコンを平均粒径1μm以上の多結晶シリコンに変化
させるための熱処理条件も本実施例に限定されるもので
はない。
[発明の効果]
本発明によって良好な結晶性を持つ、大面積のSOI基
板を得ることが可能となり、3次元集積回路等への応用
が期待される。
板を得ることが可能となり、3次元集積回路等への応用
が期待される。
第1図は本発明の一実施例を説明するための基板の部分
断面図である。 10・・・シリコン基板 20・・・5i02膜3
0・・・非晶質シリコン膜 60・・・平均粒径1〜2μmの多結晶シリコン膜70
・・・シリコン窒化膜 代理人弁理士 舘 野 千 恵 子第1図
断面図である。 10・・・シリコン基板 20・・・5i02膜3
0・・・非晶質シリコン膜 60・・・平均粒径1〜2μmの多結晶シリコン膜70
・・・シリコン窒化膜 代理人弁理士 舘 野 千 恵 子第1図
Claims (1)
- (1)少なくとも表面に絶縁体層を備えた基板上に非晶
質シリコン膜を形成する工程と、この非晶質シリコン膜
を融点以下の温度で熱処理することにより平均粒径1μ
m以上の結晶粒の集合からなる多結晶シリコン膜を形成
する工程と、この多結晶シリコン膜に対してレーザビー
ムを重ね合わせ走査して前記シリコン膜全面を再結晶化
する工程とからなることを特徴とするSOI基板の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61297573A JPH0797555B2 (ja) | 1986-12-16 | 1986-12-16 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61297573A JPH0797555B2 (ja) | 1986-12-16 | 1986-12-16 | Soi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63151013A true JPS63151013A (ja) | 1988-06-23 |
JPH0797555B2 JPH0797555B2 (ja) | 1995-10-18 |
Family
ID=17848300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61297573A Expired - Lifetime JPH0797555B2 (ja) | 1986-12-16 | 1986-12-16 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0797555B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008230777A (ja) * | 2007-03-20 | 2008-10-02 | Canon Inc | 印刷システム、印刷装置及び台車の指定方法 |
US8749816B2 (en) | 2007-03-15 | 2014-06-10 | Canon Kabushiki Kaisha | Printing system, printing apparatus, and dolly designation method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893216A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
JPS58162032A (ja) * | 1982-03-20 | 1983-09-26 | Nippon Telegr & Teleph Corp <Ntt> | 結晶化法 |
JPS6178120A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 薄膜単結晶の製造方法 |
-
1986
- 1986-12-16 JP JP61297573A patent/JPH0797555B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893216A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
JPS58162032A (ja) * | 1982-03-20 | 1983-09-26 | Nippon Telegr & Teleph Corp <Ntt> | 結晶化法 |
JPS6178120A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 薄膜単結晶の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8749816B2 (en) | 2007-03-15 | 2014-06-10 | Canon Kabushiki Kaisha | Printing system, printing apparatus, and dolly designation method |
JP2008230777A (ja) * | 2007-03-20 | 2008-10-02 | Canon Inc | 印刷システム、印刷装置及び台車の指定方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0797555B2 (ja) | 1995-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3156776B2 (ja) | レーザ照射方法 | |
US4870031A (en) | Method of manufacturing a semiconductor device | |
US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
JPS58194799A (ja) | 単結晶シリコンの製造方法 | |
JPS63151013A (ja) | Soi基板の製造方法 | |
JPS62160712A (ja) | 半導体装置の製造方法 | |
JPS5893220A (ja) | 半導体単結晶膜の製造方法 | |
JPH06140321A (ja) | 半導体薄膜の結晶化方法 | |
JPS5886717A (ja) | 単結晶シリコン膜形成法 | |
JPS63151015A (ja) | Soi基板の製造方法 | |
JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
JPS63151014A (ja) | Soi基板の製造方法 | |
JPS6236809A (ja) | 単結晶成長方法 | |
JPS5821854A (ja) | 半導体回路素子 | |
JPH0523492B2 (ja) | ||
JPH01261291A (ja) | レーザアニール方法 | |
JPH01123410A (ja) | 化合物半導体基板及びその製造方法 | |
JPH02177534A (ja) | 半導体装置の製造方法 | |
JPS63260052A (ja) | 半導体装置及びその製造方法 | |
JPH07273028A (ja) | 半導体基板及びその製造方法 | |
JP2674751B2 (ja) | Soi基板の製造方法 | |
JPH0693427B2 (ja) | レーザアニール方法 | |
JPH01147826A (ja) | 多層半導体基板の製造方法 | |
JPS61203629A (ja) | 半導体層の単結晶化方法 | |
JPS63169022A (ja) | Soi基板の製造方法 |