JPS63151014A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JPS63151014A
JPS63151014A JP29757486A JP29757486A JPS63151014A JP S63151014 A JPS63151014 A JP S63151014A JP 29757486 A JP29757486 A JP 29757486A JP 29757486 A JP29757486 A JP 29757486A JP S63151014 A JPS63151014 A JP S63151014A
Authority
JP
Japan
Prior art keywords
silicon film
polycrystalline silicon
substrate
scanning
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29757486A
Other languages
English (en)
Other versions
JPH0691008B2 (ja
Inventor
Atsushi Ogura
厚志 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29757486A priority Critical patent/JPH0691008B2/ja
Publication of JPS63151014A publication Critical patent/JPS63151014A/ja
Publication of JPH0691008B2 publication Critical patent/JPH0691008B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、SOf基板の製造方法に関するものでおる。
[従来の技術] 従来大面積のSOIを得る手段としては、レーザを重ね
合わせ走査することが有効であった。すなわら、レーザ
の走査方向に対して垂直な方向にレーザの有効直径より
小さなピッチで複数回走査し大面積のSOIを得る方法
が一般的であった。
例えば、アプライド・フィツクス・レターズ、第41巻
、346ページ(1982年)では60μm径のレーザ
を80%の重ね合わせで走査することが記載されている
また、第18回個体素子・材料コンファレンス。
エクステントアブストラクト、565ページに記載され
ているように、ある特殊な方向(レーザ光を照射するこ
とによって基板上に得られる温度分布の対称軸に対して
斜めの方向)に走査することもあった。
し発明が解決しようとする問題点] 従来の技術のうち第一の方法では、一度レーザ光を照射
した場所とまだ照射していない場所でレーザ光の反射率
が異なることから、レーザ光を照射することによって基
板上に得られる温度分布の対称性が乱されて、得られた
SOI結晶に結晶欠陥が発生するといった問題点があっ
た。
また第二の方法は、上記第一の方法の欠点を改善する目
的で考案された方法であり、温度分布の対称性が乱れた
ことの影響が最小限になるようにレーザ光の走査方向を
工夫したものである。しかしながら、この方法では温度
分布に対称性がないことから、表面の凹凸が大きく、か
つ得られた801基板にデバイスを作製する際に基板の
オリエンテーションフラットと得られたSol結晶の無
欠陥の領域の関係が従来のものと異なるため従来のプロ
セスがそのまま適用できない等の問題点がある。
本発明の目的は、このような従来技術の問題点を解決し
た大面積SOI基板の製造方法を得ることにある。
[問題点を解決するための手段] 本発明は少なくとも表面に絶縁体層を備えた基板上に非
晶質シリコン膜あるいは多結晶シリコン膜を形成する工
程と、この非晶質シリコン膜あるいは多結晶シリコン膜
に波長0.35μm以下の紫外光を照射して平均粒径1
μm以上の結晶粒の集合からなる多結晶シリコン膜を形
成する工程と、この多結晶シリコン膜に対してレーザビ
ームを重ね合わせ走査して前記シリコン膜全面を再結晶
化する工程とからなることを特徴とするSOI基板の製
造方法である。
[作用] 以下に本発明によって、レーザ光を重ね合わば走査して
も温度分布が乱されず、良好な結晶性を有する大面積の
SOI基板を得ることができる作用を述べる。
本発明者が、レーザ光を重ね合わせ走査すると温度分布
が乱されるメカニズムを詳細に検討したところ、多結晶
シリコンのレーザ光の反射率は平均の結晶粒径に大きく
依存し、結晶粒径が小ざいほどレーザ光の反射率が小さ
いことが原因と判明した。ここで非晶質シリコンの反射
率は平均の結晶粒径の非常に小さな多結晶シリコンの反
射率と同等と考えられる。
この観点からレーザ光の重ね合わせ走査の際に温度分布
が乱される原因を考察すると、一度レーザ光で結晶化さ
れて単結晶になった領域は、この単結晶が結晶粒径の非
常に大きな多結晶シリコンと同じ反射率を有すると考え
られることから、通常SOI形成に用いられる平均の結
晶粒径が0.1μm以下の多結晶シリコンに比べてレー
ザ光の反則率が大きくなる。一般に大面積のSO■基板
を形成するためには、基板構造を工夫する、ビーム形状
を成型する、あるいはその両方の組合わせで、中央で低
く両側で高い温度分布を作製し、レーザで溶融したシリ
コンが固化する際に、中央部から両側にむかって同化が
進行することによってその温度分布の範囲で結晶欠陥の
ない良好なSO■結晶を得ることが可能となる。このこ
とは、レーデ光を重ね合わせ走査する際にも要求される
が、上記の反射率の変化で温度分布が乱されれば以上の
メカニズムが働かず、SOI結晶に多数の結晶欠陥が発
生する原因となる。
本発明によれば、絶縁体層を備えた基板上に非晶質シリ
コン膜あるいは多結晶シリコン膜を形成し、その非晶質
シリコン膜あるいは多結晶シリコン膜に波長0.35μ
m以下の紫外光を照射して表面層のみを溶融することに
より平均粒径1μm以上の結晶粒の集合からなる多結晶
シリコンを形成する。この多結晶シリコンは、非晶質シ
リコンや、一般にSOIを形成する際に用いられている
平均粒径0.1μm以下の多結晶シリコンに比へてレー
ザ光の反射率が大きく単結晶シリコンの反射率と大きな
差がない。従ってレーザ光を重ね合わせ走査しても従来
のように反射率が変化するといった問題がなく良好な結
晶性を持つSOI基板を得ることができる。
[実施例] 以下本発明の実施例を図面を参照して詳細に説明する。
第1図は、本発明の方法の一実施例を説明するための基
板の部分断面図である。
第1図(a)に示すように、シリコン基板10に5in
2膜20をcVD法で膜厚1μm堆積し、その上に非晶
質シリコン膜あるいは多結晶シリコン膜30を0.6μ
m堆積した。非晶質シリコン膜は電子線蒸着法で堆積し
、蒸着中の真空度は10’Torr、蒸着速度は20人
/sec、蒸着温度は100℃以下でおる。
多結晶シリコンは基板温度620’CのLPGVD法で
堆積しその平均結晶粒径は0.1μm以下である。次に
試料としてKrFを用いたエキシマレーザ(1パルスあ
たりのエネルギー200mJ )で波長0.248μm
の紫外光を基板全面に照射し、平均粒径1〜2μmの多
結晶シリコン60とした。ざらに厚さ0.06μmのシ
リコン窒化膜70を堆積し、ピッチWを15μm。
ストライプ幅5μmストライプパターンを通常のフォト
リソグラフィー技術で形成して第1図(b)に示す如く
した。
上記の試料のストライプに平行な方向に基板温度300
℃〜500℃、レーナ径50〜150μm、走査速度1
0〜20mm/Sec、 レーザパワー8〜15Wで重
ね合わせ率20〜80%の重ね合わせ走査を行い、SO
I結晶を得た。また比較のために、第1図(b)の平均
粒径1〜2μmの多結晶シリコン60の代りに基板温度
620℃のLPGVDで形成した平均粒径0.1μm以
下の多結晶シリコンをもちいて同様のレーザアニールを
してSOI結晶を得た。
上記したSO■結晶の結晶性の評価を選択エッチ法およ
び透過電子顕微鏡法で行ったところ、平均粒径0.1μ
m以下の多結晶シリコンをもちいて得た従来法によるS
OI結晶ではシリコン窒化膜下に意識的に導入された結
晶粒界の他に、結晶粒界、積層欠陥、双晶等の結晶欠陥
が多数観察されたのに対して、本発明の方法で得られた
SOI結晶では意識的に導入された結晶粒界の他はほぼ
無欠陥でおり、その効果は歴然であった。
なお本実施例では大面積SO■を作製するための温度分
布を得る方法として、シリコン窒化膜ストライプによる
選択反射防止膜法を用いたが、他の方法、たとえば基板
構造の工夫、ビーム形状の成型、あるいはその両方の組
合わぜによっても同様な効果が得られる。また、照射す
る紫外光の波長、エネルギー等の条件も本実施例に限定
されるものではない。
[発明の効果] 本発明によって良好な結晶性を持つ、大面積のSOI基
板を得ることが可能となり、3次元集積回路等への応用
が期待される。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための基板の部分
断面図である。 10・・・シリコン基板   20・・・5in2膜3
0・・・非晶質シリコン膜あるいは 多結晶シリコン膜 60・・・平均粒径1〜2μmの多結晶シリコン膜70
・・・シリコン窒化膜 代理人弁理士  舘  野  千 恵 子第1図

Claims (1)

    【特許請求の範囲】
  1. (1)少なくとも表面に絶縁体層を備えた基板上に非晶
    質シリコン膜あるいは多結晶シリコン膜を形成する工程
    と、この非晶質シリコン膜あるいは多結晶シリコン膜に
    波長0.35μm以下の紫外光を照射して平均粒径1μ
    m以上の結晶粒の集合からなる多結晶シリコン膜を形成
    する工程と、この多結晶シリコン膜に対してレーザビー
    ムを重ね合わせ走査して前記シリコン膜全面を再結晶化
    する工程とからなることを特徴とするSOI基板の製造
    方法。
JP29757486A 1986-12-16 1986-12-16 Soi基板の製造方法 Expired - Lifetime JPH0691008B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29757486A JPH0691008B2 (ja) 1986-12-16 1986-12-16 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29757486A JPH0691008B2 (ja) 1986-12-16 1986-12-16 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JPS63151014A true JPS63151014A (ja) 1988-06-23
JPH0691008B2 JPH0691008B2 (ja) 1994-11-14

Family

ID=17848312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29757486A Expired - Lifetime JPH0691008B2 (ja) 1986-12-16 1986-12-16 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0691008B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066516A (en) * 1995-06-26 2000-05-23 Seiko Epson Corporation Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066516A (en) * 1995-06-26 2000-05-23 Seiko Epson Corporation Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
US6455360B1 (en) 1995-06-26 2002-09-24 Seiko Epson Corporation Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices
US6746903B2 (en) 1995-06-26 2004-06-08 Seiko Epson Corporation Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices

Also Published As

Publication number Publication date
JPH0691008B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
US4870031A (en) Method of manufacturing a semiconductor device
US5580473A (en) Methods of removing semiconductor film with energy beams
US4599133A (en) Method of producing single-crystal silicon film
JP2000260709A5 (ja)
JPS63151014A (ja) Soi基板の製造方法
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS63151015A (ja) Soi基板の製造方法
JPS5886717A (ja) 単結晶シリコン膜形成法
JPS63151013A (ja) Soi基板の製造方法
JPS5892213A (ja) 半導体単結晶膜の製造方法
JP2929660B2 (ja) 半導体装置の製造方法
JPS5934626A (ja) 半導体膜形成方法
JPH01147826A (ja) 多層半導体基板の製造方法
JPH0652712B2 (ja) 半導体装置
JP2993107B2 (ja) 半導体薄膜の製造方法
JPH0523492B2 (ja)
JPH01261291A (ja) レーザアニール方法
JPH02177534A (ja) 半導体装置の製造方法
JPH0611025B2 (ja) 半導体単結晶膜の製造方法
JPH0693429B2 (ja) 多層半導体基板の製造方法
JPS629212B2 (ja)
JPS60105217A (ja) 半導体装置の製造方法
JPH02192718A (ja) 半導体装置の製造方法
JPS62208620A (ja) 半導体装置の製造方法
JPS62130509A (ja) 半導体基体の製造方法