JPS62130509A - 半導体基体の製造方法 - Google Patents
半導体基体の製造方法Info
- Publication number
- JPS62130509A JPS62130509A JP26935685A JP26935685A JPS62130509A JP S62130509 A JPS62130509 A JP S62130509A JP 26935685 A JP26935685 A JP 26935685A JP 26935685 A JP26935685 A JP 26935685A JP S62130509 A JPS62130509 A JP S62130509A
- Authority
- JP
- Japan
- Prior art keywords
- islands
- recrystallized
- layer
- crystal
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は％Ｓ ＯＩ （Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
０ｎＩｎｓｕｌａｔｏｒ ）構造素子を形成するための
半導体基体の製造方法に関するものである。
０ｎＩｎｓｕｌａｔｏｒ ）構造素子を形成するための
半導体基体の製造方法に関するものである。
従来の技術
ｓｏｒ構造素子は、低消費電力、高速処理を実現する素
子として期待されており、特に基盤要素技術としてのＳ
ＯＩ結晶形成技術に関する研究が精力的に行われている
。５ｉ０２などの絶縁物基体上に形成さｎた多結晶やア
モルファスのシリコン層をレーザや電子ビームなどのエ
ネルギービームの照射により溶融再結晶化する技術の研
究開発が特に盛んに行われている。（Ｂ 、 Ｒ、Ａｐ
ｐｌｅｔｏｎ ＆Ｇ −Ｋ 、 Ｃｅｌｌａｒ編、レー
ザ アンド エレクトロン ビーム インタラクション
ウィズ ンリッド（Ｌａ５ｅｒ ａｎｄ ＩＣ１ｅｃ
ｔｒｏｎ −Ｂｅａｍ Ｉｎｔｅｒａｃｔｉｏｎｙｉｔ
ｈ ５ｏｌｉｄｓ）、 Ｎｏｒｔｈ −Ｈｏ１ｌａｎｄ
、 ＮｅｗＹｏｒｋ 。
子として期待されており、特に基盤要素技術としてのＳ
ＯＩ結晶形成技術に関する研究が精力的に行われている
。５ｉ０２などの絶縁物基体上に形成さｎた多結晶やア
モルファスのシリコン層をレーザや電子ビームなどのエ
ネルギービームの照射により溶融再結晶化する技術の研
究開発が特に盛んに行われている。（Ｂ 、 Ｒ、Ａｐ
ｐｌｅｔｏｎ ＆Ｇ −Ｋ 、 Ｃｅｌｌａｒ編、レー
ザ アンド エレクトロン ビーム インタラクション
ウィズ ンリッド（Ｌａ５ｅｒ ａｎｄ ＩＣ１ｅｃ
ｔｒｏｎ −Ｂｅａｍ Ｉｎｔｅｒａｃｔｉｏｎｙｉｔ
ｈ ５ｏｌｉｄｓ）、 Ｎｏｒｔｈ −Ｈｏ１ｌａｎｄ
、 ＮｅｗＹｏｒｋ 。
（１９８２））良好な結晶品質の再結晶化層を得るため
に、従来より種々の工夫がされている。種結晶を用いる
結晶化法としてのブリッジングエビタキシー法やラテラ
ルシープイツトビームアニーリング法では、種結晶とし
ての半導体基板の開口部より結晶成長が生ずるために原
理的には結晶方位が制御され良質な結晶が得られる筈で
あるが、実際には、ヒートフローの制御性の困難さによ
り、種結晶からの単結晶の成長は高教１ｏμｍの距離ま
でであり、大面積の単結晶他は困難である。
に、従来より種々の工夫がされている。種結晶を用いる
結晶化法としてのブリッジングエビタキシー法やラテラ
ルシープイツトビームアニーリング法では、種結晶とし
ての半導体基板の開口部より結晶成長が生ずるために原
理的には結晶方位が制御され良質な結晶が得られる筈で
あるが、実際には、ヒートフローの制御性の困難さによ
り、種結晶からの単結晶の成長は高教１ｏμｍの距離ま
でであり、大面積の単結晶他は困難である。
一方、種結晶を用いない結晶化法は、積層ＳＯＩ形成に
とって有利である。全面にわたる多結晶シリコン層をエ
ネルギービームの照射により再結晶化する場合、反射防
止膜等を用いた試料構造を工夫したり、入射エネルギー
のエネルギー強度分布を制御することにより、部分的に
は大結晶粒が得らｎるが、エネルギービームの重ね合せ
部等での多数の粒界発生等で必ずしも制御されて大面積
にわたり単結晶を得ることができているとは言えない。
とって有利である。全面にわたる多結晶シリコン層をエ
ネルギービームの照射により再結晶化する場合、反射防
止膜等を用いた試料構造を工夫したり、入射エネルギー
のエネルギー強度分布を制御することにより、部分的に
は大結晶粒が得らｎるが、エネルギービームの重ね合せ
部等での多数の粒界発生等で必ずしも制御されて大面積
にわたり単結晶を得ることができているとは言えない。
また、数１ｏμｍ角の微小なＳＯＩシリコン島をレーザ
照射により形成する方法においては再結晶シリコン島は
比較的良質な結晶であるが、種結晶がないために安定な
結晶成長の核が存在せず、ランダムな核からの結晶成長
が生じ結晶粒界がかなり存在する。
照射により形成する方法においては再結晶シリコン島は
比較的良質な結晶であるが、種結晶がないために安定な
結晶成長の核が存在せず、ランダムな核からの結晶成長
が生じ結晶粒界がかなり存在する。
発明が解決しようとする問題点
しかしながら、結晶粒界の存在する再結晶層に形成した
ＳＯＩ素子では、リーク電流の発生や易動度の低下など
の特性劣化が生ずる。したがって、ＬＳＩ、特に次世代
の超ＬＳＩとしてのＳＯＩ素子を実現するためには、素
子の活性領域に、結晶粒界の存在しない単結晶ＳＯＩ基
体を形成することが要求される。
ＳＯＩ素子では、リーク電流の発生や易動度の低下など
の特性劣化が生ずる。したがって、ＬＳＩ、特に次世代
の超ＬＳＩとしてのＳＯＩ素子を実現するためには、素
子の活性領域に、結晶粒界の存在しない単結晶ＳＯＩ基
体を形成することが要求される。
問題点を解決するための手段
本発明は、前記問題点を解決するために、ｓｏｒ微小シ
リコン島のレーザ照射による再結晶化法において、２回
のレーザ再結晶化工程を用いるものである。第１回目の
レーザ再結晶化工程において、絶縁物基体上に形成され
た全面にわたる多結晶シリコン層ヲ、デュアルレーザビ
ーム等によりビームエネルギー分布を制御して照射し再
結晶化する。
リコン島のレーザ照射による再結晶化法において、２回
のレーザ再結晶化工程を用いるものである。第１回目の
レーザ再結晶化工程において、絶縁物基体上に形成され
た全面にわたる多結晶シリコン層ヲ、デュアルレーザビ
ーム等によりビームエネルギー分布を制御して照射し再
結晶化する。
このときエネルギービームを一定の間隔で走査すること
により、一定の間隔に大結晶粒の再結晶シリコン層を形
成する。次に、前記一定間隔に合わせて所望の位置に形
成した再結晶シリコン層の一部を種結晶として、非単結
晶シリコンで形成したシリコン島を第２回目のエネルギ
ービーム照射により再結晶化し、結晶粒界のない単結晶
ｓｏｒシリコン島を提供するものである。
により、一定の間隔に大結晶粒の再結晶シリコン層を形
成する。次に、前記一定間隔に合わせて所望の位置に形
成した再結晶シリコン層の一部を種結晶として、非単結
晶シリコンで形成したシリコン島を第２回目のエネルギ
ービーム照射により再結晶化し、結晶粒界のない単結晶
ｓｏｒシリコン島を提供するものである。
作用
第１回目の再結晶化で形成した単結晶シリコンの一部を
シリコン島の所望の位置に存在せしめることにより、こ
の単結晶が種結晶となり、第２回目のエネルギービーム
照射によるシリコン島の再結晶化過程において、安定な
結晶成長を実現され、単結晶ＳＯエシリコン島が形成で
きる。
シリコン島の所望の位置に存在せしめることにより、こ
の単結晶が種結晶となり、第２回目のエネルギービーム
照射によるシリコン島の再結晶化過程において、安定な
結晶成長を実現され、単結晶ＳＯエシリコン島が形成で
きる。
実施例
はじめに、レーザビームのエネルギー分布ヲ所望の形状
にして、絶縁基体上に比較的良質の再結晶シリコン層を
形成する方法を第２図により説明し、次に、この方法を
第１回目の再結晶化工程と ・した本発明の一実施例
を第１図に従って示す。
にして、絶縁基体上に比較的良質の再結晶シリコン層を
形成する方法を第２図により説明し、次に、この方法を
第１回目の再結晶化工程と ・した本発明の一実施例
を第１図に従って示す。
第２図の乙に示す断面礪造の絶縁物（たとえば、シリコ
ン基板１上に熱酸化法により形成した厚さ０−５〜’Ｌ
Ｏμｍ ）８１０２２） 上Ｋ Ｌ Ｐ Ｃ’ｉ Ｄ
法Ｋ ヨり堆積した厚さＯ，Ｓ〜１．０μｍ程度の多
結晶シリコン層３をレーザ照射により再結晶化する場合
を考える。レーザビームとしては、たとえば２本のムｒ
ｃｗレーザを合成してデュアルレーザビームＢを用いる
。このデュアルレーザビームは、そ九ソれのレーザのビ
ーム径を約３０μｍｌ パワーを約７Ｗとし、２本のビ
ームのピーク間か（ｄ＋ をたとえば約３０μｍに調整
する。第２図のｂの平面図に示すように、デュアルレー
ザビームを紙面の左から右の方向（矢印の方向）に、約
１０ｃｍ／、θＣの速度で走査しながら前記多結晶シリ
コン層３を再結晶化する。その結果、第２図のｂｉ／（
示すように、再結晶化されたシリコン層３′はデュアル
レーザビームＢの走査の中心線上に巾約２０μｍ程度の
ほとんど結晶粒界ムのない良質な結晶層になる。このよ
うにデュアルレーザビームの走査の中心線上に良質の結
晶層３′を得る条件は、レーザパワー、ビーム間かく、
試料構造、ビーム走査精度等の種々のパラメータにより
調整が必要となることは言うまでもないが、最適条件下
で上記のような良質な結晶が得られることが実験で確が
めてある。
ン基板１上に熱酸化法により形成した厚さ０−５〜’Ｌ
Ｏμｍ ）８１０２２） 上Ｋ Ｌ Ｐ Ｃ’ｉ Ｄ
法Ｋ ヨり堆積した厚さＯ，Ｓ〜１．０μｍ程度の多
結晶シリコン層３をレーザ照射により再結晶化する場合
を考える。レーザビームとしては、たとえば２本のムｒ
ｃｗレーザを合成してデュアルレーザビームＢを用いる
。このデュアルレーザビームは、そ九ソれのレーザのビ
ーム径を約３０μｍｌ パワーを約７Ｗとし、２本のビ
ームのピーク間か（ｄ＋ をたとえば約３０μｍに調整
する。第２図のｂの平面図に示すように、デュアルレー
ザビームを紙面の左から右の方向（矢印の方向）に、約
１０ｃｍ／、θＣの速度で走査しながら前記多結晶シリ
コン層３を再結晶化する。その結果、第２図のｂｉ／（
示すように、再結晶化されたシリコン層３′はデュアル
レーザビームＢの走査の中心線上に巾約２０μｍ程度の
ほとんど結晶粒界ムのない良質な結晶層になる。このよ
うにデュアルレーザビームの走査の中心線上に良質の結
晶層３′を得る条件は、レーザパワー、ビーム間かく、
試料構造、ビーム走査精度等の種々のパラメータにより
調整が必要となることは言うまでもないが、最適条件下
で上記のような良質な結晶が得られることが実験で確が
めてある。
次に前記の最適レーザ照射条件で、デュアルレーザビー
ムＢをたとえば約２０μｍのピッチｄ２で送りながら、
たとえばｎ回重ね合せ走査しながら照射する。その結果
、再結晶比シリコン層３′は第２図のＣに示すように約
２０ Ａｔｍの間かくでｎ本の巾約２０μｍの良質の再
結晶層として形成される。しかし、この場合、重ね合わ
せの境界以外の良質の結晶層の中にもいくつかの結晶粒
界ムが発生する。したがって、このままの状態で重ね合
せの境界を除いた部分に半導体素子を形成したとしても
、結晶粒界の悪影響を受けて、素子の電気特性は飛躍的
には向上しない。しかし、各レーザ走査の中心線付近の
数μｍ角程度のごく微かな領域をたとえば２０μｍ間隔
程間隔分散して残こせば、この微小領域には結晶粒界は
ほとんど存在せず、はぼ単結晶となる。
ムＢをたとえば約２０μｍのピッチｄ２で送りながら、
たとえばｎ回重ね合せ走査しながら照射する。その結果
、再結晶比シリコン層３′は第２図のＣに示すように約
２０ Ａｔｍの間かくでｎ本の巾約２０μｍの良質の再
結晶層として形成される。しかし、この場合、重ね合わ
せの境界以外の良質の結晶層の中にもいくつかの結晶粒
界ムが発生する。したがって、このままの状態で重ね合
せの境界を除いた部分に半導体素子を形成したとしても
、結晶粒界の悪影響を受けて、素子の電気特性は飛躍的
には向上しない。しかし、各レーザ走査の中心線付近の
数μｍ角程度のごく微かな領域をたとえば２０μｍ間隔
程間隔分散して残こせば、この微小領域には結晶粒界は
ほとんど存在せず、はぼ単結晶となる。
上記に述べてきた結晶化法の特徴を利用したものが、本
発明である。なお、本発明に用いる再結晶化法は第２図
に限られるものではない。次に、本発明にかかる実施例
を第１図に従って示す。
発明である。なお、本発明に用いる再結晶化法は第２図
に限られるものではない。次に、本発明にかかる実施例
を第１図に従って示す。
はじめＫ、第２図の乙に示したものと同様の第１図の乙
に示す断面構造の５ｉｎ２２上に形成した多結晶シリコ
ン層３を第２図で示した条件と同様のデュアルレーザビ
ーム照射条件により重ね合せ照射する。重ね合せ走査間
隔ｄ２を２０μｍとして再結晶化した結果、第１図のｂ
に示すように結晶粒界Ａ′をいくらか含む比較的良質の
再結晶化層３′を得た。次に第１図のＣに示すように、
デュアルレーザビーム走査の中心線Ｃ上に数μｍ角たと
えば約３μｍ角の微小領域４を数１０μｍ間かくで通常
のＩＣ工程のホトリソグラフィ工程によ多形成し、第１
図のｄに示すように、この微小領域４のみを残してそれ
以外の再結晶シリコン層３′を除去し、微小再結晶化シ
リコン島４′を形成する。このとき、第２図で説明した
ように、この微小シリコン島４′は全てはソ単結晶であ
る。第１図のｅは、この状態の断面構造を示す。
に示す断面構造の５ｉｎ２２上に形成した多結晶シリコ
ン層３を第２図で示した条件と同様のデュアルレーザビ
ーム照射条件により重ね合せ照射する。重ね合せ走査間
隔ｄ２を２０μｍとして再結晶化した結果、第１図のｂ
に示すように結晶粒界Ａ′をいくらか含む比較的良質の
再結晶化層３′を得た。次に第１図のＣに示すように、
デュアルレーザビーム走査の中心線Ｃ上に数μｍ角たと
えば約３μｍ角の微小領域４を数１０μｍ間かくで通常
のＩＣ工程のホトリソグラフィ工程によ多形成し、第１
図のｄに示すように、この微小領域４のみを残してそれ
以外の再結晶シリコン層３′を除去し、微小再結晶化シ
リコン島４′を形成する。このとき、第２図で説明した
ように、この微小シリコン島４′は全てはソ単結晶であ
る。第１図のｅは、この状態の断面構造を示す。
次に、このように微小シリコン島４′が形成されている
５ｉＯ２２上に非単結晶シリコン層たとえばｒ、、ｐａ
ｗｎ法で形成した多結晶シリコン層６を約０．５μｍの
厚さで形成する。（第１図のｆ）続いて、第１図のｇに
平面図、ｈに断面図を示すように、多結晶シリコン層５
を通常のＩＣ製造工程で用いられているホトエツチング
工程、ＣＶ ＤＳｉＯ２堆積工程を所望の組み合わせで
用い、ＳｉＯ□２，２′で囲まれた多結晶シリコン島５
′を形成する。このとき、全ての多結晶シリコン島６′
の一方の端部たとえば紙面左端部の底面部に必ず、前記
再結晶微小シリコン島４′が存在するようにパターニン
グ形成する。しかる後レーザビームＢを左から右に走査
して照射し、多結晶シリコン島５′を全て再結晶化する
。得ら九た再結晶化シリコン島ｅを第１図の１に示す。
５ｉＯ２２上に非単結晶シリコン層たとえばｒ、、ｐａ
ｗｎ法で形成した多結晶シリコン層６を約０．５μｍの
厚さで形成する。（第１図のｆ）続いて、第１図のｇに
平面図、ｈに断面図を示すように、多結晶シリコン層５
を通常のＩＣ製造工程で用いられているホトエツチング
工程、ＣＶ ＤＳｉＯ２堆積工程を所望の組み合わせで
用い、ＳｉＯ□２，２′で囲まれた多結晶シリコン島５
′を形成する。このとき、全ての多結晶シリコン島６′
の一方の端部たとえば紙面左端部の底面部に必ず、前記
再結晶微小シリコン島４′が存在するようにパターニン
グ形成する。しかる後レーザビームＢを左から右に走査
して照射し、多結晶シリコン島５′を全て再結晶化する
。得ら九た再結晶化シリコン島ｅを第１図の１に示す。
発明の効果
以上の方法により形成したＳＯＩ再結晶化シリコン島は
、言わゆる種なし再結晶化法にもかかわらず、第１回目
の再結晶化で得られた微小単結晶シリコンが種結晶とな
り、明確な結晶成長の核となるために安定な結晶成長が
実現されはソ完全な単結晶シリコン島となる。従って本
発明は、ＬＳＩあるいは超ＬＳＩのレベルでの単結晶５
Ｃ）Ｉ構造あるいは３次元積層素子を実現する上での飛
躍的な前進をもたらすものと言える。
、言わゆる種なし再結晶化法にもかかわらず、第１回目
の再結晶化で得られた微小単結晶シリコンが種結晶とな
り、明確な結晶成長の核となるために安定な結晶成長が
実現されはソ完全な単結晶シリコン島となる。従って本
発明は、ＬＳＩあるいは超ＬＳＩのレベルでの単結晶５
Ｃ）Ｉ構造あるいは３次元積層素子を実現する上での飛
躍的な前進をもたらすものと言える。
第１図は本発明の一実施例の工程図であり、同ａ、ｅｌ
ｆ、ｈｌ ｉは断面図、ｂ、ｃ、ｄ、ｇは平面図、第
２図はデュアルレーザビーム照射による再結晶シリコン
層の形成状態を説明するための工程図であり、同２Ｌは
断面図、同す、 ｃは平面図である。 １・・・・・・シリコン基板、２．２’・・・・・・Ｓ
ｉＯ２，３゜６・・・・・・多結晶シリコン、３′・・
・・・・再結晶化シリコン層、４′・・・・・・微小再
結晶シリコン島、６′・・・・・・多結晶シリコン島、
６・・・・・・再結晶化シリコン島、島 人′・・・・
・・結晶粒界、Ｂ、Ｂ’、Ｂ、・・・・・・Ｂｎ・・・
・・・デュアルレーザビーム、Ｃ・・・・・・レーザビ
ーム走査の中心線。
ｆ、ｈｌ ｉは断面図、ｂ、ｃ、ｄ、ｇは平面図、第
２図はデュアルレーザビーム照射による再結晶シリコン
層の形成状態を説明するための工程図であり、同２Ｌは
断面図、同す、 ｃは平面図である。 １・・・・・・シリコン基板、２．２’・・・・・・Ｓ
ｉＯ２，３゜６・・・・・・多結晶シリコン、３′・・
・・・・再結晶化シリコン層、４′・・・・・・微小再
結晶シリコン島、６′・・・・・・多結晶シリコン島、
６・・・・・・再結晶化シリコン島、島 人′・・・・
・・結晶粒界、Ｂ、Ｂ’、Ｂ、・・・・・・Ｂｎ・・・
・・・デュアルレーザビーム、Ｃ・・・・・・レーザビ
ーム走査の中心線。
Claims (1)
- 絶縁物基体上に非単結晶半導体層を形成する工程と、前
記半導体層に一定の間隔をおいてエネルギービームを走
査しながら照射して再結晶化する工程と、前記再結晶化
した半導体層の所望の一部を残して除去する工程と、前
記絶縁物基体上に前記一部残存している再結晶半導体を
覆って非単結晶半導体層を形成し、しかる後、前記残存
した再結晶半導体を含んで前記非単結晶半導体層を絶縁
分離して島状に形成する工程と、前記半導体の島にエネ
ルギービームを照射して再結晶化する工程とを備えたこ
とを特徴とする半導体基体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26935685A JPS62130509A (ja) | 1985-12-02 | 1985-12-02 | 半導体基体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26935685A JPS62130509A (ja) | 1985-12-02 | 1985-12-02 | 半導体基体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62130509A true JPS62130509A (ja) | 1987-06-12 |
Family
ID=17471236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26935685A Pending JPS62130509A (ja) | 1985-12-02 | 1985-12-02 | 半導体基体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62130509A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276615A (ja) * | 1988-04-27 | 1989-11-07 | Seiko Epson Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166397A (en) * | 1981-03-31 | 1982-10-13 | Fujitsu Ltd | Converting method of silicon wafer into single crystal |
-
1985
- 1985-12-02 JP JP26935685A patent/JPS62130509A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166397A (en) * | 1981-03-31 | 1982-10-13 | Fujitsu Ltd | Converting method of silicon wafer into single crystal |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276615A (ja) * | 1988-04-27 | 1989-11-07 | Seiko Epson Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4448632A (en) | Method of fabricating semiconductor devices | |
| EP0047140A2 (en) | Method of converting areas of semiconductor material into single crystal areas | |
| JPS59161014A (ja) | 半導体薄膜結晶化方法 | |
| JPS62130509A (ja) | 半導体基体の製造方法 | |
| JPH0232527A (ja) | 単結晶薄膜形成法 | |
| JPS59184517A (ja) | 積層型半導体装置の製造方法 | |
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPH0236051B2 (ja) | ||
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JPH0652712B2 (ja) | 半導体装置 | |
| JPS59128292A (ja) | 薄膜の結晶化方法 | |
| JPH0368532B2 (ja) | ||
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JP2993107B2 (ja) | 半導体薄膜の製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPH0236050B2 (ja) | ||
| JP2793241B2 (ja) | Ｓｏｉ形成法 | |
| JPS6320011B2 (ja) | ||
| JPS62130510A (ja) | 半導体基体の製造方法 | |
| JPS60164316A (ja) | 半導体薄膜の形成方法 | |
| JPH0449250B2 (ja) | ||
| JPH0410212B2 (ja) | ||
| JPH0797556B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6189621A (ja) | 半導体装置の製造方法 | |
| JPH0377654B2 (ja) |